KR100228545B1 - Variable capacitance diode of semiconductor and the manufacturing method thereof - Google Patents
Variable capacitance diode of semiconductor and the manufacturing method thereof Download PDFInfo
- Publication number
- KR100228545B1 KR100228545B1 KR1019960009989A KR19960009989A KR100228545B1 KR 100228545 B1 KR100228545 B1 KR 100228545B1 KR 1019960009989 A KR1019960009989 A KR 1019960009989A KR 19960009989 A KR19960009989 A KR 19960009989A KR 100228545 B1 KR100228545 B1 KR 100228545B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- cathode
- anode
- semiconductor
- variable capacitance
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- -1 A1GaAs Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 125000002524 organometallic group Chemical group 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 238000004943 liquid phase epitaxy Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 18
- 238000000407 epitaxy Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004392 genitalia Anatomy 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
Abstract
본 발명은 반도체 소자의 가변용량 다이오드 및 그 제조방법에 관한 것으로서, 반절연 반도체 기판상에 캐소드층과 활성층 및 애노드층을 형성하되, 유전체막 패턴을 마스크로 사용하는 선택적 에피택시 성장 방법으로 형성하여 캐소드층과 활성층 내에 삼각 형상의 공동을 형성하여 캐소드 전극의 면적이 감소된 가변용량 다이오드를 형성하였으므로, 가변용량 다이오드의 정전 용량 변화비가 캐소드 전극과 애노드 전극의 면적이 동일한 종래의 경우에 비하여 50∼200%까지 증가되어 소자의 동작 특성을 향상시킬 수 있다.The present invention relates to a variable capacitance diode of a semiconductor device and a method of manufacturing the same, wherein a cathode layer, an active layer and an anode layer are formed on a semi-insulated semiconductor substrate, and are formed by a selective epitaxy growth method using a dielectric layer pattern as a mask. Since triangular cavities are formed in the cathode layer and the active layer to form a variable capacitance diode having a reduced area of the cathode electrode, the capacitance change ratio of the variable capacitance diode is 50 to 50 compared with the conventional case where the area of the cathode electrode and the anode electrode is the same. It can be increased up to 200% to improve the device's operating characteristics.
Description
제1도는 종래 기술에 따른 반도체 소자의 가변용량 다이오드의 단면도.1 is a cross-sectional view of a variable capacitance diode of a semiconductor device according to the prior art.
제2도는 본 발명에 따른 반도체 소자의 가변용량 다이오드의 단면도.2 is a cross-sectional view of a variable capacitance diode of a semiconductor device according to the present invention.
제3(a)도 및 제3(b)도는 제1도 및 제2도의 가변용량 다이오드의 개념을 설명하기 위한 개략도.3 (a) and 3 (b) are schematic diagrams for explaining the concept of the variable capacitance diodes of FIGS. 1 and 2.
제4도는 제1도 및 제2도의 가변용량 다이오드의 제어 전압에 대한 정전 용량 그래프.4 is a capacitance graph of the control voltage of the variable capacitance diode of FIGS.
제5도는 본 발명의 다른 실시예에 따른 가변용량 다이오드의 단면도.5 is a cross-sectional view of a variable capacitance diode according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,20,30,50 : 캐소드전극 11,21,51 : 캐소드층10, 20, 30, 50: cathode electrode 11, 21, 51: cathode layer
12,22,32,52 : 활성층 13,23,53 : 애노드층12,22,32,52: active layer 13,23,53: anode layer
14,24,34,54 : 애노드전극 25,55 : 유전체막14, 24, 34, 54 anode electrode 25, 55 dielectric film
26,56 : 반도체 기판 27,57 : 공동26,56: semiconductor substrate 27,57: cavity
33 : 공핍층 경계선33: depletion boundary
본 발명은 PN 접합의 정전 장벽 용량의 전압 의존성을 이용하는 다이오드인 가변용량 다이오드(Varactor Diode) 및 그의 제조방법에 관한 것으로서, 특히 선택적 에피택시 공정을 이용하여 향상된 정전 용량 변화비를 갖는 가변용량 다이오드 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable capacitor diode (Varactor Diode), which is a diode using voltage dependence of a capacitance barrier capacitance of a PN junction, and a method of manufacturing the same. It relates to a manufacturing method.
일반적으로 가변용량 다이오드는 가해지는 전압에 따라 정전 용량이 변화하는 다이오드로서, PN 접합 다이오드에 역방향 전압을 인가하면 전자와 정공이 각기 접합부에서 멀어지게 되고, 접합 부분에는 공핍층이 형성되고, 이곳을 경계점으로 한 콘덴서가 된다.In general, the variable capacitance diode is a diode whose capacitance changes according to the applied voltage. When a reverse voltage is applied to the PN junction diode, electrons and holes are separated from the junction, and a depletion layer is formed at the junction. A capacitor is used as the boundary point.
따라서 역전압을 증가시키면 공핍층이 퍼져 콘덴서의 극판 사이 간격이 증가되므로 정전 용량이 감소한다. 이러한 가변용량 다이오드는 주파수 변조기나 가청주파 초크(AFC)또는 주파수 체배기등에 사용된다.Therefore, increasing the reverse voltage spreads the depletion layer and increases the spacing between the capacitor plates, thereby reducing the capacitance. Such variable capacitance diodes are used in frequency modulators, audio frequency chokes (AFCs), or frequency multipliers.
제1도는 종래 기술에 따른 가변용량 다이오드의 단면도이다.1 is a cross-sectional view of a variable capacitance diode according to the prior art.
먼저, 제1도전형, 예를 들어 n+의 GaAs 등의 반도체로된 캐소드층(11)과, n-의 활성층(12)과 제2도전형, 예를 들어 p+의 애노드층(13)이 접합되어 있으며, 캐소드층(11)과 애노드층(13)상에 각각 캐소드 전극(10)과 애노드 전극(14)이 형성되어 있다.First, a cathode layer 11 made of a semiconductor such as GaAs of n + and a first conductive type, for example, n +, and an active layer 12 of n- and an anode layer 13 of a second type, for example, p +, are joined. The cathode electrode 10 and the anode electrode 14 are formed on the cathode layer 11 and the anode layer 13, respectively.
상기 캐소드층(11)과 애노드층(13)의 사이에 활성층(12)을 둠으로써 전압 변화에 따라 정전 용량의 변화를 얻을 수 있다. 즉 캐소드 전극(10)과 애노드전극(14)에 역방향 전압을 인가하면, 공핍영역이 애노드층(13)으로부터 캐소드층(11)방향으로 확장함에 따라 정전 용량이 점차 감소하게 된다. 이러한 특성을 다음의 식(1)로 표현할 수 있다.By placing the active layer 12 between the cathode layer 11 and the anode layer 13, a change in capacitance can be obtained according to the voltage change. That is, when a reverse voltage is applied to the cathode electrode 10 and the anode electrode 14, the capacitance gradually decreases as the depletion region extends from the anode layer 13 toward the cathode layer 11. Such characteristics can be expressed by the following equation (1).
C(V) = C0/(1 + V/Vbi)r--- (1)C (V) = C 0 / (1 + V / V bi ) r --- (1)
여기서 C0는 제어 전압 V=0 일 때의 정전 용량으로서, 활성층(12)내의 불순물 농도(Doping Concentration)에 대한 함수이다. 또한 γ는 상기 활성층(12)의 불순물 분포(Doping Profile)에 따라 대략 0.5∼2.0사이의 값을 갖는 변수로서, 예를 들어 PN 접합의 경계면에서 불순물형 농도가 급격하게 변화하는 게단형 접합(Abrupt Junction)에서는 0.5, 불순물 농도가 완만하게 변화하는 경사형 접합(Graded Junction)에서는 0.3, 초-계단형 접합(Hyperabrupt Junction)에서는 0.5이상의 값을 갖게 된다.C 0 is the capacitance at the control voltage V = 0, which is a function of the doping concentration in the active layer 12. In addition, γ is a variable having a value between approximately 0.5 and 2.0 depending on the impurity distribution (Doping Profile) of the active layer 12, for example, a breakthrough junction in which the impurity concentration changes abruptly at the interface of the PN junction. It has a value of 0.5 in the junction, 0.3 in the gradient junction where the impurity concentration changes slowly, and 0.5 in the hyper-abrupt junction.
이러한 가변용량 다이오드는 제어 전압에 따라 정전 용량을 변화시킴으로써 원하는 기능을 수행하게 되는데, 일반적으로 사용되는 성능 평가지수(Figure of Merits)는 다음 두가지가 있다.The variable capacitance diode performs a desired function by changing the capacitance according to the control voltage. There are two commonly used figure of merits.
가) 차단 주파수(Cut-off Frequency) .....Fr= 1/(2πRC)A) Cut-off Frequency ..... F r = 1 / (2πRC)
나) 정전 용량 변화비(Capacitance Ratio) ...r = Cmax/Cmin B) Capacitance Ratio ... r = C max / C min
상기의 차단 주파수는 가변용량 다이오드가 동작할 수 있는 주파수 한계를 나타내는데, 일반적으로 큰 차단 주파수를 얻기가 용이하기 때문에 큰 문제가 되지 않는다. 그러나 정전 용량 변화비는 시스템 또는 회로의 요구 사양을 만족시킬 만한 큰 값을 얻기가 어렵다.The cutoff frequency indicates a frequency limit at which the variable capacitance diode can operate. In general, the cutoff frequency is not a big problem because a large cutoff frequency is easily obtained. However, the capacitance change ratio is difficult to obtain a large value that satisfies the requirements of the system or circuit.
여기서 상기 정전 용량 변화비를 증가시키기 위한 방법 중의 하나는 활성층(12)내의 불순물 분포를 저절하는 방법을 사용하는데, 식(1)에서 보는 바와 같이, 같은 제어 전압 변화에 대해 γ가 클수록 정전 용량 변화가 클 것이라는 사실을 쉽게 유추할 수 있다. 따라서 초-단계형 접합의 불순물 분포를 사용하면 계단형 접합의 불순물 분포인 경우보다 정전 용량 변화비를 크게 할 수 있다.Here, one of the methods for increasing the capacitance change ratio uses a method of reducing the impurity distribution in the active layer 12. As shown in Equation (1), the larger the γ for the same control voltage change, the more the capacitance It can be easily inferred that the change will be large. Therefore, using the impurity distribution of the ultra-stage junction can increase the capacitance change ratio than the impurity distribution of the stepped junction.
상기와 같은 종래 기술에 따른 반도체 소자의 가변용량 다이오드는 불순물 분포만으로 정전 용량 변화비를 조절하여야 하므로 충분한 크기의 정전 용량 변화비를 얻기 어려워 소자의 동작 특성이 떨어지는 문제점이 있다.Since the variable capacitance diode of the semiconductor device according to the prior art as described above needs to adjust the capacitance change ratio only by impurity distribution, it is difficult to obtain a capacitance change ratio of sufficient size, resulting in a problem in that the operation characteristics of the device are inferior.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 선택적 애피택시 성정 방법으로 캐소드층과 활성층에 삼각 형상의 공동을 구비하여 정전 용량 변화비를 증가시켜 소자의 동작 특성을 향상시킬 수 있는 반도체 소자의 가변용량 다이오드를 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to provide a triangular cavity in the cathode layer and the active layer in a selective epitaxy method to increase the capacitance change ratio to improve the operating characteristics of the device The present invention provides a variable capacitance diode of a semiconductor device.
본 발명의 다른 목적은 선택적 에피택시 방법으로서 삼각 형상의 공동을 갖는 캐소드층과 활성층을 형성하여 정전 용량 변화비를 향상시킬 수 있는 반도체 소자의 가변용량 다이오드 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a variable capacitance diode of a semiconductor device capable of improving the capacitance change ratio by forming a cathode layer and an active layer having a triangular cavity as a selective epitaxy method.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 가변용량 다이오드는, 반도체 기판상에 형성되어 있는 제1도전형의 캐소드층과, 상기 캐소드층의 일측 상부에 형성되어 있는 캐소드 전극과, 상기 캐소드층의 타측 상부에 제1도전형의 반도체층으로 형성되어 있는 활성층과, 상기 활성층상에 제2도전형의 반도체층으로 형성되어 있는 애노드층과, 상기 애노드층상에 형성되어 있는 애노드전극과, 반도체 기판상에 일정한 간격으로 형성된 유전체 박막패턴과, 상기 박막패턴위에 에피 성정시 상기 캐소드층과 상기 활성층의 일부가 성장되지 않아 형성되는 삼각형성의 공동을 구비하는 것을 특징으로 한다.A variable capacitance diode of a semiconductor device according to the present invention for achieving the above object, the first conductive type cathode layer formed on a semiconductor substrate, the cathode electrode formed on one side of the cathode layer; An active layer formed of a first conductive semiconductor layer on the other side of the cathode layer, an anode layer formed of a second conductive semiconductor layer on the active layer, and an anode electrode formed on the anode layer; And a dielectric thin film pattern formed at regular intervals on the semiconductor substrate, and a triangular cavity formed by not forming a portion of the cathode layer and the active layer during epitaxial formation on the thin film pattern.
본 발명에 따른 반도체 소자의 가변용량 다이오드의 다른 특징은, 반도체 기판상에 형성되어 있는 캐소드층과, 상기 캐소드층의 일측 상부에 형성되어 있는 캐소드 전극과, 상기 캐소드층의 타측 상부에 제1도전형의 반도체층으로 형성되어 있는 활성층과, 성기 활성층상에 형성되어 있는 애노드층과, 상기 애노드 층상에 형성되어 있는 애노드전극과, 반도체 기판상에 일정한 간격으로 형성된 유전체 박막패턴과, 상기 박막패턴위에 에피 성장시 상기 캐소드층과 상기 활성층의 일부가 성장되지 않아 형성되는 삼각형성의 공동을 구비함에 있다.Another characteristic of the variable capacitance diode of the semiconductor device according to the present invention is a cathode layer formed on a semiconductor substrate, a cathode electrode formed on one side of the cathode layer, and a first conductive layer on the other side of the cathode layer. An active layer formed of a semiconductor semiconductor layer, an anode layer formed on the genital active layer, an anode electrode formed on the anode layer, a dielectric thin film pattern formed at regular intervals on the semiconductor substrate, and on the thin film pattern When the epitaxial growth is a portion of the cathode layer and the active layer is provided with a triangular cavity formed by not growing.
다른 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 가변용량 다이오드 제조 방법의 특징은, 반도체 기판상에 소정 방향의 유전체막패턴을 형성하는 공정과, 상기 유전체막 패턴에 의해 노출되어 있는 반도체 기판상에 선택적 애피택시 성장 방법으로 제1도전형의 반도체로 캐소드층을 형성하되, 유전체막 패턴에 의해 갈라져 있는 캐소드층의 상측이 연결되지 않는 두께로 형성하는 공정과, 상기 캐소드층 상에 제1도전형의 반도체를 활성츠을 형성하되, 그 상측이 연결되도록 하여 삼각 형상의 공동이 되도록 형성하는 공정과, 상기 활성층상에 제2도전형의 반도체로 애노드층을 형성하는 공정과, 상기 애노드층상에 애노드 전극을 형서하는 공정과, 상기 캐소드층에서 캐소드 전극으로 예정되어 있는 부분 상의 애노드 전극에서 활성층까지를 순차적으로 제거하여 캐소드층을 노출시키는 공정과, 사기 노출되어 있는 캐소드층 상에 캐소드 전극을 형성하는 공정을 구비함에 있다.According to another aspect of the present invention, there is provided a method of manufacturing a variable capacitance diode of a semiconductor device, the method including forming a dielectric film pattern in a predetermined direction on a semiconductor substrate, and on the semiconductor substrate exposed by the dielectric film pattern. Forming a cathode layer with a semiconductor of the first conductivity type by a selective epitaxial growth method in such a manner that the cathode layer is separated by a dielectric film pattern so that the upper side of the cathode layer is not connected; and a first conductive layer on the cathode layer. Forming a semiconductor of an active type, wherein the upper side is connected to form a triangular cavity, a process of forming an anode layer of a second conductive semiconductor on the active layer, and an anode on the anode layer Forming an electrode and from the anode layer to the active layer on the portion of the cathode layer The primary step of removing the exposed cathode layer and can as a step of forming a cathode electrode on the cathode layer, which is exposed fraud.
본 발명에 따른 반도체 소자의 가변용량 다이오드 제조 방법의 다른 특징은, 반도체 기판상에 제1도전형의 반도체로 캐소드층을 형성하는 공정과, 상기 캐소드상에 소정 방향의 유전체막 패턴을 형성하는 공정과, 상기 유전체막 패턴에 의해 노출되어있는 캐소드층 상에 제1도전형의 반도체로 활서층을 형성하되, 그 상측이 연결되도록 하여 삼각 형상의 공동이 형성되도록 하는 공정과, 상기 활성층상에 제2도전형의 반도체를 애노드층을 형성하는 공정과, 상기 애노드층상에 애노드 전극을 형성하는 공정과, 상기 캐소드층에서 캐소드 전극으로 예정되어 있는 부분 상의 애노드층극에서 활성층까지를 순차적으로 제거하여 캐소드층을 노출시키는 공정과, 상기 노출되어 있는 캐소드층 상에 캐소드 전극을 형성하는 공정을 구비하는 반도체 소자의 가변용량 다이오드의 제조방법.Another aspect of the method of manufacturing a variable capacitance diode of a semiconductor device according to the present invention is a step of forming a cathode layer with a semiconductor of a first conductivity type on a semiconductor substrate, and a step of forming a dielectric film pattern in a predetermined direction on the cathode. And forming a active layer of a first conductive semiconductor on the cathode layer exposed by the dielectric film pattern, and connecting the upper side thereof to form a triangular cavity, and forming the active layer on the active layer. Forming a cathode layer of a two-conducting semiconductor, forming an anode electrode on the anode layer, and removing the cathode layer from the anode layer to the active layer on a portion of the cathode layer, which is intended to be a cathode electrode, sequentially And a step of forming a cathode electrode on the exposed cathode layer. Method of manufacturing a capacitance diode.
이하, 본 발명에 따른 반도체 소자의 가변용량 다이오드 및 그 제조 방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a variable capacitance diode of a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 일실시예에 따른 반도체 소자의 가변용량 다이오드의 단면도이다.2 is a cross-sectional view of a variable capacitance diode of a semiconductor device according to an embodiment of the present invention.
먼저, 제1도전형, 예를 들어 n형의 반절연 반도체 기판(26)상에 n+형 반도체층으로된 캐소드층(21)이 형성되어 있으며, 상기 캐소드층(21)의 일측 상부에 캐소드 전극(20)이 형성되어 있고, 타측 상부에는 n-형 반도체층으로된 활성층(22)과 제2도전형, 예를 들어 p+형 반도체층으로된 애노드층(23) 및 애노드 전극(24)이 순차적으로 형성되어 있다.First, a cathode layer 21 made of an n + type semiconductor layer is formed on a first conductive type, for example, an n type semi-insulating semiconductor substrate 26, and a cathode electrode is formed on one side of the cathode layer 21. 20 is formed, and the active layer 22 made of an n-type semiconductor layer and the anode layer 23 made of a second conductive type, for example, a p + type semiconductor layer, and the anode electrode 24 are sequentially formed on the other side. It is formed.
또한 상기 반절연 반도체 기판(26)상에 유전체막 패턴(25)이 형성되어있으며, 그위에 선택적 에피택시 성장을 수행함으로써, 사이 캐소드층(21)과 활성층(22)내에 다수의 삼각형상의 공동(27)이 형성되어있다.In addition, a dielectric film pattern 25 is formed on the semi-insulating semiconductor substrate 26, and by performing selective epitaxy growth thereon, a plurality of triangular cavities in the cathode layer 21 and the active layer 22 are formed. 27) is formed.
여기서 상기 반도체 기판(26)과 캐소드층(21)과 활성층(22)과, 애노드층(23)은 마이크로파 집적회로에 응용이 2가능하도록 하기 위하여 GsAs나 InP, GaP, InGaAs, A1GaAs, SiGe, Si등의 반도체물질로 형성되고, 상기 유전체막(25)은 100∼2000Å 두께의 Si3N4또는 SiO2로 형성된다. 또한 상기 반도체 기판(26)은 반절연성이 아닌 캐소드층(21)과 같은 n+형 일수도 있다.Here, the semiconductor substrate 26, the cathode layer 21, the active layer 22, and the anode layer 23 are made of GsAs, InP, GaP, InGaAs, A1GaAs, SiGe, and Si so as to be applicable to microwave integrated circuits. The dielectric film 25 is formed of Si 3 N 4 or SiO 2 having a thickness of 100 to 2000 GPa. In addition, the semiconductor substrate 26 may be an n + type like the cathode layer 21 which is not semi-insulated.
또한 도시되어 있지는 않으나, 상기 캐소드층(21)들은 상기 유전체막(25) 및 삼각 형상의 공동(27)에 의해 분리되어 있으므로, 분리되어 있는 각각의 캐소드층(21)들에도 동시에 같은 애노드 전압을 인가하기 위하여 상기 캐소드 전극(20)이 모두 형성된다.In addition, although not shown, the cathode layers 21 are separated by the dielectric layer 25 and the triangular cavity 27, so that the same anode voltages are simultaneously applied to the respective cathode layers 21. All of the cathode electrodes 20 are formed to be applied.
상기와 같은 구조의 본 발명에 따른 반도체 소자의 가변용량 다이오드의 제조 공정은 반절연 반도체 기판(26)상에 일정 방향을 갖는 SiO2또는 Si3N4의 유전체막(25) 패턴을 형성한다. 이때 상기 유전체막(25) 패턴은 (001) 방향의 반절연 반도체 기판(26)위에 [110]방향으로부터 10。∼40。정도 비스듬한 방향을 형성한다.In the process of manufacturing the variable capacitance diode of the semiconductor device according to the present invention having the above structure, a dielectric film 25 pattern of SiO 2 or Si 3 N 4 having a predetermined direction is formed on the semi-insulating semiconductor substrate 26. At this time, the dielectric film 25 pattern is formed on the semi-insulating semiconductor substrate 26 in the (001) direction obliquely about 10 ° to 40 ° from the [110] direction.
그다음 상기 반도체 기판(26)상에 상기 유전체막(25) 패턴이 마스크역할을 하는 선택적 에피택시 성장을 수행하여 캐소드층(21)과 활성층(22) 및 애너드층(23)을 순차적으로 형성한다. 이때 상기 유전체막(25) 패턴이 없는 곳에서만 성장이 이루어져 결국 삼각형 모양의 공동(27)이 형성된다. 상기의 성장 방법은 유기 금속 화학 기상 증착법(MOCVD), 분자선 에피택시법(MBE), 기상 에피택시법(VPE)등의 통상의 반도체 에피택시 성장법 중의 하나를 이용한다.Afterwards, the epitaxial growth of the dielectric layer 25 as a mask is performed on the semiconductor substrate 26 to sequentially form the cathode layer 21, the active layer 22, and the anode layer 23. In this case, growth occurs only where the dielectric layer 25 pattern is not formed, thereby forming a triangular cavity 27. The above growth method uses one of conventional semiconductor epitaxy growth methods such as organometallic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), and vapor phase epitaxy (VPE).
또한 상기 유전체막(25) 패턴의 폭과 캐소드층(21) 및 활성층(22)의 두께를 조절하여 삼각형 공동(27)의 꼭지점이 활성층(22)과 애노드층(23)의 경계면에 최대한 근접하도록, 예를 들어 50㎛ 이하로 근접하도록 형성한다.In addition, the width of the dielectric layer 25 pattern and the thickness of the cathode layer 21 and the active layer 22 are adjusted so that the vertices of the triangular cavity 27 are as close as possible to the interface between the active layer 22 and the anode layer 23. For example, it forms so that it may approach to 50 micrometers or less.
그다음 상기 애노드층(23)상에 애노드 전극(24)을 형성한 후, 캐소드 전극으로 예정되어 있는 부분 상의 애노드 전극(24)에서 활성층(22)까지 순차적으로 제거하여 캐소드층(21)을 노출시키고, 노출된 캐소드층(21)상에 캐소드 전극(20)을 형성한다.Then, the anode electrode 24 is formed on the anode layer 23, and then sequentially removed from the anode electrode 24 on the portion intended as the cathode electrode to the active layer 22 to expose the cathode layer 21. The cathode electrode 20 is formed on the exposed cathode layer 21.
만약 금속-반도체 정류 접합을 원할 경우에는 상기 애노드층(23)을 상기 에피택시 성장시 형성하지 않으면 된다.If the metal-semiconductor rectification junction is desired, the anode layer 23 may not be formed during the epitaxy growth.
여기서 본 발명과 종래 기술에 따른 가변용량 다이오드의 정전 용량 변화율을 제3A도, 제3B도 및 제4도를 참조하여 비교해 보면 다음과 같다.Herein, the rate of change in capacitance of the variable capacitance diode according to the present invention and the related art is compared with reference to FIGS. 3A, 3B, and 4 as follows.
먼저, 본 발명의 가변용량 다이오드의 불순물 농도와 분포 및 애노드 전극 면적이 종래 기술의 경우와 동일하다고 가정하면, 종래의 가변용량 다이오드는 제3A도에 도시되어 있는 바와 같이, 캐소드층과, 활성층 및 애노드층으로 구성되는 반도체층(32)의 상하로 캐소드 전극(30)과 애노드 전극(34)이 동일한 면적으로 형성되어 있고, 전압 인가시 공핍층의 경계면(33)이 d 두께로 형성된다.First, assuming that the impurity concentration and distribution and the anode electrode area of the variable capacitance diode of the present invention are the same as in the prior art, the conventional variable capacitance diode has a cathode layer, an active layer and The cathode electrode 30 and the anode electrode 34 are formed in the same area above and below the semiconductor layer 32 composed of the anode layer, and the boundary surface 33 of the depletion layer is formed to have a thickness d when voltage is applied.
본 발명에 따른 가변용량 다이오드는 제3B도에 도시되어 있는 바와 같이, 애노드 전극(34)면적은 종래와 동일하지만 캐소드 전극(30)의 면적은 종래 경우보다 작다.In the variable capacitance diode according to the present invention, as shown in FIG. 3B, the area of the anode electrode 34 is the same as in the prior art, but the area of the cathode electrode 30 is smaller than in the conventional case.
상기의 가변용량 다이오드의 애노드 전극(34)과 캐소드 전극(30)에 제어 전압을 인가함에 따라 공핍영역의 경계면(33)이 활성층 내에서 캐소드쪽으로 확장하게 된다. 그런데 정전 용량은 하기의 식(2)에서와 같이,As a control voltage is applied to the anode electrode 34 and the cathode electrode 30 of the variable capacitance diode, the interface 33 of the depletion region extends toward the cathode in the active layer. However, the capacitance is as shown in Equation (2) below,
C = ε (Area/depth) ----- (2)C = ε (Area / depth) ----- (2)
로 표시되어 공핍층의 두께(depth)에 반비례하고 공핍영역의 면적(Area)에 비례한다.It is denoted as inversely proportional to the depth of the depletion layer and is proportional to the area of the depletion region.
따라서 제어 전압이 0V 일 때는 제3A도와 제3B도의 경우 공핍층의 두께와 면적이 같아, 최대 정전 용량(Cmax)도 같다. 그러나 제어 전압이 증가함에 따라 공핍층의 두께(depth)는 동일하게 증가하지만, 공핍층의 면적(Area)은 제3A도의 경우는 변하지 않지만 제3B도의 경우는 점차 감소하게 된다. 따라서 제어 전압 증가에 따른 정전 용량의 감소가 종래의 경우보다 본 발명이 더욱 크게 나타난다.Therefore, when the control voltage is 0V, the thickness and area of the depletion layer are the same in the case of 3A and 3B, and the maximum capacitance C max is also the same. However, as the control voltage increases, the depth of the depletion layer increases equally, but the area of the depletion layer does not change in the case of FIG. 3A, but gradually decreases in the case of FIG. Therefore, the present invention exhibits a larger reduction in capacitance due to an increase in control voltage than in the conventional case.
또한 활성층이 완전히 공핍된 경우를 생각하면 종래와 본 발명에 따른 가변용량 다이오드의 최소 정전 용량(Cmin)은 각각의 캐소드 전극의 길이 A1, A2에 비례하게 되므로 본 발명의 경우가 더 작은 최소 정전 용량(Cmin2)을 얻을 수 있다.In addition, considering the case where the active layer is completely depleted, the minimum capacitance C min of the variable capacitance diode according to the related art and the present invention is proportional to the lengths A1 and A2 of the respective cathode electrodes. The capacity C min2 can be obtained.
따라서 제4도에 도시되어 있는 바와 같이, 종래 기술과 본 발명에 따른 가변용량 다이오드의 인가 전압에 따른 정전 용량 변화비(Cmax/Cmin)가 본 발명이 종래에 비하여 증가함을 알 수 있다.Therefore, as shown in FIG. 4, it can be seen that the capacitance change ratio C max / C min according to the applied voltage of the conventional technology and the variable capacitance diode according to the present invention is increased compared to the conventional art. .
이러한 정전 용량 변화비의 증가는 유전체막(25) 패턴의 폭과 그들사이의 간격에 따라 다르지만 대체로 50%에서 200%의 증가를 얻을 수 있다. 이 구조가 갖는 또 다른 장점은 종래 구조와 비교할 때 동작 특성(Quality Factor)의 감소가 거의 없다는 것이다. 즉 본 발명의 가변용량 다이오드는 마이크로파 영역에서의 응용에도 적합하다.The increase in the capacitance change ratio depends on the width of the dielectric film 25 pattern and the gap therebetween, but an increase of 50% to 200% can be obtained. Another advantage of this structure is that there is almost no reduction in the quality factor compared with the conventional structure. That is, the variable capacitance diode of the present invention is also suitable for applications in the microwave region.
제5도는 본 발명의 다른 실시예에 따른 반도체 소자의 가변용량 다이오드의 단면도이다.5 is a cross-sectional view of a variable capacitance diode of a semiconductor device according to another embodiment of the present invention.
먼저, 반도체 기판(56)위에 캐소드층(51)이 형성되어 있으며, 상기 캐소드층(51)의 일측에 캐소드 전극(50)이 형성되어 있고, 캐소드층(51)의 타측 상부에 활성층(52)과 애노드층(53) 및 애노드 전극(54)이 순차적으로 형성되어 있다.First, the cathode layer 51 is formed on the semiconductor substrate 56, the cathode electrode 50 is formed on one side of the cathode layer 51, and the active layer 52 is formed on the other side of the cathode layer 51. The anode layer 53 and the anode electrode 54 are sequentially formed.
또한 상기 활성층(52)에는 일정 간격으로 삼각 형상의 공동(57)들이 형성되어 있고, 상기 공동 저면의 캐소드층(51) 상부에는 유전체막(55) 패턴이 형성되어 있다. 이때 상기 공동(57)의 꼭지점은 활성층(52)과 애노드층(53)의 계면에 근접하도록 형성하며, 상기 에피층들 및 유전체막(55)은 제2도에서와 같은 층들로 형성한다.In addition, triangular cavities 57 are formed in the active layer 52 at regular intervals, and a dielectric film 55 pattern is formed on the cathode layer 51 on the bottom surface of the cavity. In this case, the vertex of the cavity 57 is formed to be close to the interface between the active layer 52 and the anode layer 53, and the epi layers and the dielectric film 55 are formed of the same layers as in FIG.
또한 애노드층(53)이 생략되면 활성층(52)내의 공핍은 반도체 정류접합(P-N Junction)이 아닌 금속-반도체 정류 접합(Schotty Junction)으로 인해 형성되는데 그러한 경우에도 본 발명의 목적은 달성할 수 있다.In addition, if the anode layer 53 is omitted, the depletion in the active layer 52 is formed due to the metal-semiconductor rectification junction rather than the semiconductor rectification junction (PN junction). Even in such a case, the object of the present invention can be achieved. .
상기한 구조의 제조방법은 반도체 기판(56)상에 캐소드층(51)을 에피택시 성장하고, 그 위에 유전체막(55) 패턴을 형성한 후, 활성층(52)과 애노드층(53)을 선택적 에피택시 성장하여 공동(57)이 형성되도록 한다.In the above-described manufacturing method, the cathode layer 51 is epitaxially grown on the semiconductor substrate 56, the dielectric film 55 pattern is formed thereon, and then the active layer 52 and the anode layer 53 are selectively selected. Epitaxy is grown to allow the cavity 57 to be formed.
그다음 애노드 전극(54)을 형성하고, 사진 식각 공정을 거친 후, 캐소드 전극(50)을 형성한다.Then, the anode electrode 54 is formed, and after the photolithography process, the cathode electrode 50 is formed.
상기 구조의 가변용량 다이오드는 첫실시예의 가변용량 다이오드에 비해 더욱 우수한 정전 용량 변화비를 갖는다.The variable capacitance diode of the above structure has a better capacitance change ratio than the variable capacitance diode of the first embodiment.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 가변용량 다이오드 빛 그 제조방법은 반절연 반도체 기판상에 캐소드층과 활성층 및 애노드층을 형성하되, 유전체막 패턴을 마스크로 사용하는 선택적 에피택시 성장 방법으로 형성하여 캐소드층과 활성층 또는 활성층 내에 삼각 형상의 공동을 형성하여 캐소드 전극의 면적이 감소된 가변용량 다이오드를 형성하였으므로, 가변용량 다이오드의 정전 용량 변화비가 캐소드 전극과 애노드 전극의 면적이 동일한 종래의 경우에 비하여 50∼200%까지 증가되어 소자의 동작 특성을 향상시킬 수 있는 이점이 있다.As described above, in the method of manufacturing a variable capacitance diode light of the semiconductor device according to the present invention, a cathode, an active layer, and an anode layer are formed on a semi-insulated semiconductor substrate, and selective epitaxy growth using a dielectric layer pattern as a mask is performed. Since the method is formed by forming a triangular cavity in the cathode layer and the active layer or the active layer to form a variable capacitance diode having a reduced area of the cathode electrode, the capacitance change ratio of the variable capacitance diode has the same area of the cathode electrode and the anode electrode. Compared to the case, it is increased by 50 to 200%, and there is an advantage of improving the operating characteristics of the device.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960009989A KR100228545B1 (en) | 1996-04-03 | 1996-04-03 | Variable capacitance diode of semiconductor and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960009989A KR100228545B1 (en) | 1996-04-03 | 1996-04-03 | Variable capacitance diode of semiconductor and the manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072504A KR970072504A (en) | 1997-11-07 |
| KR100228545B1 true KR100228545B1 (en) | 1999-11-01 |
Family
ID=19454934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960009989A KR100228545B1 (en) | 1996-04-03 | 1996-04-03 | Variable capacitance diode of semiconductor and the manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228545B1 (en) |
-
1996
- 1996-04-03 KR KR1019960009989A patent/KR100228545B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970072504A (en) | 1997-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| TWI513008B (en) | Hyperabrupt diode structure and method for making same | |
| US6674152B2 (en) | Bipolar diode | |
| JP2003318413A (en) | High breakdown voltage silicon carbide diode and manufacturing method therefor | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP6193849B2 (en) | Heterojunction unipolar diode with low turn-on voltage | |
| US8163612B2 (en) | Silicon germanium heterostructure barrier varactor | |
| KR100228545B1 (en) | Variable capacitance diode of semiconductor and the manufacturing method thereof | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
| US5158896A (en) | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions | |
| US6787882B2 (en) | Semiconductor varactor diode with doped heterojunction | |
| EP0627761B1 (en) | Epitaxial overgrowth method and devices | |
| JP6262612B2 (en) | Heterojunction bipolar transistor | |
| EP0552067A2 (en) | Field effect transistor and a fabricating method thereof | |
| JP2694260B2 (en) | Semiconductor element | |
| KR100319738B1 (en) | A method of fabricating hetero-junction bipolar transistors having the same ohmic metal as electrodes | |
| JP2598044B2 (en) | Semiconductor semi-insulation method | |
| JPH0773130B2 (en) | Detector operating at zero bias voltage, mixer diode, and method of manufacturing the same | |
| KR100333634B1 (en) | Fabrication of three kinds of PN junction diodes which have a different turn-on voltages | |
| JPH023988A (en) | Structure of electrode of semiconductor device | |
| JP2001257364A (en) | Diode, diode array, and manufacturing method of the diode | |
| JP2004071876A (en) | Resonant tunneling semiconductor device | |
| JPS62274661A (en) | Manufacture of lateral bipolar transistor | |
| JPH03227574A (en) | Manufacture of varactor diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090810 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |