KR100226789B1 - driving device for LCD - Google Patents

driving device for LCD Download PDF

Info

Publication number
KR100226789B1
KR100226789B1 KR1019970004607A KR19970004607A KR100226789B1 KR 100226789 B1 KR100226789 B1 KR 100226789B1 KR 1019970004607 A KR1019970004607 A KR 1019970004607A KR 19970004607 A KR19970004607 A KR 19970004607A KR 100226789 B1 KR100226789 B1 KR 100226789B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display device
gate
tft array
Prior art date
Application number
KR1019970004607A
Other languages
Korean (ko)
Other versions
KR19980068141A (en
Inventor
이원기
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970004607A priority Critical patent/KR100226789B1/en
Publication of KR19980068141A publication Critical patent/KR19980068141A/en
Application granted granted Critical
Publication of KR100226789B1 publication Critical patent/KR100226789B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시 소자(Liquid Crystal Display : LCD)에 관한 것으로, 특히 액정표시 소자의 화질을 개선 시키는데 적당하도록 한 액정표시 소자의 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to a driving device of a liquid crystal display device suitable for improving the image quality of a liquid crystal display device.

이를위한 본 발명의 액정표시 소자의 구동장치는 액정표시 소자용 TFT 어레이부에 신호를 전달하는 게이트 드라이버 IC의 출력단에 있어서, 각 출력 버퍼의 n 채널 트랜지스터 및 p 채널 트랜지스터의 채널 폭의 크기를 각 게이트 라인간의 길이 차에 상응하는 기생 커패시턴스 차에 의한 신호지연 및 신호왜곡이 보상되도록 각 게이트 라인의 길이에 상응하여 설정되도록 함을 특징으로 한다.The driving device of the liquid crystal display device of the present invention for this purpose at the output terminal of the gate driver IC for transmitting a signal to the TFT array portion for the liquid crystal display device, the size of the channel width of the n-channel transistor and p-channel transistor of each output buffer The signal delay and signal distortion caused by the parasitic capacitance difference corresponding to the length difference between the gate lines is set to correspond to the length of each gate line.

Description

액정표시 소자의 구동장치{driving device for LCD}Driving device for LCD device

본 발명은 액정표시 소자(Liquid Crystal Display : LCD)에 관한 것으로, 특히 액정표시 소자의 화질을 개선 시키는데 적당하도록 한 액정표시 소자의 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to a driving device of a liquid crystal display device suitable for improving the image quality of a liquid crystal display device.

이하, 첨부된 도면을 참조하여 종래의 액정표시 소자의 구동장치에 대하여 설명하면 다음과 같다.Hereinafter, a driving apparatus of a conventional liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 액정표시 소자 패널의 구성도이다.1 is a configuration diagram of a general liquid crystal display device panel.

도 1에 도시한 바와같이 기판(1)상에 액정표시 소자용 TFT 어레이부(Thin Film Transistor Array: 2)가 배열되고, 상기 액정표시 소자용 TFT 어레이부(2)에 신호를 전달하기 위한 게이트 드라이버 IC(3)는 TCP(Tape Carrier Package : 4)로 패키지되어, PCB 기판(5)과 상기 기판(1)에 연결되어 있다.As shown in FIG. 1, a TFT array unit 2 for a liquid crystal display element is arranged on a substrate 1, and a gate for transmitting a signal to the TFT array unit 2 for a liquid crystal display element. The driver IC 3 is packaged in a tape carrier package (TCP) 4 and is connected to the PCB substrate 5 and the substrate 1.

여기서, 액정표시 소자용 TFT 어레이부(2)는 일정간격을 갖고 일 방향으로 복수개의 게이트 라인(Gate Line)이 배열되고, 상기 게이트 라인과 수직한 방향으로 일정간격을 갖는 복수개의 데이타 라인(Date Line)이 배열된다.Here, the TFT array unit 2 for the liquid crystal display device has a predetermined interval and a plurality of gate lines are arranged in one direction, and a plurality of data lines having a predetermined interval in a direction perpendicular to the gate line. Line) is arranged.

그리고 각 게이트 라인와 데이타 라인 사이에 형성되어 화소전극에 신호가 인가되도록 스위칭 하는 복수개의 박막 트랜지스터가 매트릭스 형태로 형성되고, 상기 각 박막 트랜지스터에는 스토리지 커패시터(storage capacitor)와 LC 커패시터가 형성된다.A plurality of thin film transistors formed between each gate line and the data line and switching to apply a signal to the pixel electrode are formed in a matrix form, and each of the thin film transistors includes a storage capacitor and an LC capacitor.

이때, 상기 게이트 드라이버 IC(3)는 대부분 100개 이상의 출력단자을 가지고 있으며, 각각의 출력단자는 액정표시 소자용 TFT 어레이부(2)의 게이트 라인에 일대일로 연결되어 신호를 전달한다.At this time, the gate driver IC 3 has more than 100 output terminals, and each output terminal is connected one-to-one to the gate line of the TFT array portion 2 for the liquid crystal display device to transmit a signal.

도 2는 종래의 액정표시 소자의 게이트 드라이버 IC와 액정표시 소자용 TFT 어레이부의 연결을 나타낸 구성도이고, 도 3은 종래의 액정표시 소자의 게이트 드라이버 IC의 출력 버퍼를 나타낸 구성도이다.FIG. 2 is a block diagram showing a connection of a gate driver IC of a conventional liquid crystal display device and a TFT array unit for a liquid crystal display device, and FIG. 3 is a block diagram showing an output buffer of a gate driver IC of a conventional liquid crystal display device.

도 2에 도시한 바와같이 게이트 드라이버 IC(3)의 출력단(6)은 복수개의 출력 버퍼를 갖도록 구성된다. 그리고 출력단(6) 각각의 출력 버퍼는 그에 대응하는 액정표시 소자용 TFT 어레이부(2)의 게이트 라인에 일대일로 연결한다.As shown in Fig. 2, the output terminal 6 of the gate driver IC 3 is configured to have a plurality of output buffers. An output buffer of each of the output terminals 6 is connected one-to-one to the gate line of the TFT array portion 2 for the liquid crystal display element corresponding thereto.

이때, 게이트 라인은 박막 트랜지스터의 게이트 전극에 신호를 전달하는 역할을 한다.In this case, the gate line serves to transfer a signal to the gate electrode of the thin film transistor.

여기서 상기 출력단(6)의 출력 버퍼를 200개 구성 하였을 경우에 대하여 설명하면 다음과 같다.Herein, a case in which 200 output buffers of the output terminal 6 are configured will be described.

상기 출력단(6)의 제 1 출력 버퍼(out1)와 액정표시 소자용 TFT 어레이부(2)의 제 1 박막 트랜지스터와의 접점 A에서 제 1 박막 트랜지스터 게이트 전극 까지의 길이를l1, 그리고 제 100 출력 버퍼(out100)와 액정표시 소자용 TFT 어레이부(2)의 제 100 박막 트랜지스터와의 접점 B에서 제 100 박막 트랜지스터 게이트 전극 까지의 길이를 l100,및 제 200 출력 버퍼(out200)와 액정표시 소자용 TFT 어레이부(2)의 제 200 박막 트랜지스터와의 접점 C에서 제 200 박막 트랜지스터 게이트 전극 까지의 길이를 l200이라 하면,상기 게이트 드라이버 IC(3)의 출력 버퍼간의 간격에 비해 액정표시 소자용 TFT 어레이부(2)의 게이트 라인간의 간격이 더 넓기 때문에 그 길이가 서로 다르다.The length from the contact A of the first output buffer out1 of the output terminal 6 to the first thin film transistor of the TFT array portion 2 for the liquid crystal display element is 1 1 , and 100 The length from the contact B of the output buffer out100 to the 100th thin film transistor of the TFT array unit 2 for the liquid crystal display element to the 100th thin film transistor gate electrode is 100, and the 200th output buffer out200 and the liquid crystal display. a liquid crystal display element than the distance between the output buffers of the device TFT array part (2) of claim 200 when referred to as a length in the contact point C of the thin film transistor to the 200 thin film transistor gate electrode l 200, the gate driver IC (3) for the Since the distance between the gate lines of the TFT array unit 2 is wider, the lengths are different from each other.

이 경우 l1, l100, 그리고 l200의 길이의 차에 의해 게이트 라인 간의 기생 커패시턴스의 값에 차이가 발생한다.In this case, the difference in the parasitic capacitance between gate lines is caused by the difference in lengths of l 1 , l 100 , and l 200 .

예를들어 액정표시 소자용 TFT 에레이부에 200개로 구성된 게이트 라인의 경우, 가장 길이가 긴 양측 게이트 라인(l1,l200)의 기생 커패시턴스는 약 240pF 인데 반하여 길이가 가장 짧은 게이트 라인(l100)의 기생 커패시턴스는 약 200pF 이다. 따라서 이들 사이에는 최대 40pF 까지 차이가 발생할 수 있다.For example, in the case of 200 gate lines in the TFT array portion for a liquid crystal display device, the parasitic capacitance of the longest gate line (l 1, l 200 ) is about 240pF, whereas the shortest gate line (l 100 The parasitic capacitance of) is about 200pF. Therefore, a difference of up to 40 pF can occur between them.

한편, 도 3에 도시한 바와같이 게이트 드라이버 IC(3)의 출력단(6)에서 액정표시 소자용 TFT 에레이부(2)의 게이트 라인의 신호를 증폭 시키는 각각의 출력 버퍼의 n채널 트랜지스터의 채널 폭(Wn)은 대략 200μm, p채널 트랜지스터의 채널 폭(Wp)은 대략 500μm로 모두 크기 같다.Meanwhile, as shown in FIG. 3, the channel width of the n-channel transistor of each output buffer which amplifies the signal of the gate line of the TFT array portion 2 for the liquid crystal display element at the output terminal 6 of the gate driver IC 3. (Wn) is approximately 200 µm, and the channel width W p of the p-channel transistor is approximately 500 µm, which is the same size.

그러나 상기와 같은 종래의 액정표시 소자용 구동장치에 있어서는 다음과 같은 문제점이 있었다.However, the above-described conventional driving apparatus for liquid crystal display elements has the following problems.

게이트 라인간의 기생 커패시턴스 값이 출력 단자별로 다른데도 불구하고 드라이버 IC의 출력 버퍼의 크기를 같게 하기 때문에 각 게이트 라인에 인가되는 신호의 상승시간 및 지연시간 그리고 하강시간등 AC특성의 차이를 가져오므로 액정표시 소자의 패널 특성을 나쁘게 한다. 따라서 액정표시 소자의 화질에도 나쁜 영향을 준다.Even though the parasitic capacitance value between gate lines is different for each output terminal, the output buffer of the driver IC is the same. The panel characteristics of the liquid crystal display element are deteriorated. Therefore, it also adversely affects the image quality of the liquid crystal display device.

본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 액정표시 소자의 게이트 드라이버 IC의 출력단의 출력 버퍼의 크기를 기생 커패시턴스 값의 차를 보상 하도록 다르게 하여 액정표시 소자의 화질을 향상 시키는데 적당하도록 한 액정표시 소자의 구동장치를 제공하는데 그 목적이 있다.The present invention has been made to solve such a problem, and the size of the output buffer of the output terminal of the gate driver IC of the liquid crystal display device is different so as to compensate for the difference in parasitic capacitance value so that the liquid crystal display device is suitable for improving the image quality of the liquid crystal display device. Its purpose is to provide a drive device for a display element.

도 1은 일반적인 액정표시 소자 패널의 구성도1 is a configuration diagram of a general liquid crystal display device panel

도 2는 종래의 액정표시 소자의 게이트 드라이버 IC와 액정표시 소자용 TFT 어레이부의 연결을 나타낸 구성도2 is a block diagram showing a connection between a gate driver IC of a conventional liquid crystal display device and a TFT array unit for a liquid crystal display device.

도 3은 종래의 액정표시 소자의 게이트 드라이버 IC의 출력 버퍼를 나타낸 구성도3 is a block diagram showing an output buffer of a gate driver IC of a conventional liquid crystal display device.

도 4는 일반적인 출력 버퍼를 구성하는 인버터를 나타낸 회로도4 is a circuit diagram illustrating an inverter constituting a general output buffer.

도 5는 본 발명의 게이트 드라이버 IC의 출력단의 출력 버퍼를 개략적으로 나타낸 구성도5 is a schematic view showing an output buffer of an output stage of a gate driver IC of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

51 : 게이트 드라이버 IC 52 : 출력단51: gate driver IC 52: output stage

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시 소자의 구동장치는 액정표시 소자용 TFT 어레이부에 신호를 전달하는 게이트 드라이버 IC의 출력단에 있어서, 각 출력 버퍼의 n 채널 트랜지스터 및 p 채널 트랜지스터의 채널 폭의 크기를 각 게이트 라인간의 길이 차에 상응하는 기생 커패시턴스 차에 의한 신호지연 및 신호왜곡이 보상되도록 각 게이트 라인의 길이에 상응하여 설정되도록 함을 특징으로 한다.The driving device of the liquid crystal display device of the present invention for achieving the above object is in the output terminal of the gate driver IC for transmitting a signal to the TFT array portion for the liquid crystal display device, the n-channel transistor and the p-channel transistor of each output buffer The channel width is set to correspond to the length of each gate line so that signal delay and signal distortion due to parasitic capacitance difference corresponding to the length difference between each gate line are compensated for.

이하, 첨부된 도면을 참조하여 본 발명의 액정표시 소자의 구동장치에 대하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a driving apparatus of the liquid crystal display device of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 일반적인 출력 버퍼를 구성하는 인버터를 나타낸 회로도이고, 도 5는 본 발명의 게이트 드라이버 IC의 출력단의 출력 버퍼를 개략적으로 나타낸 구성도이다.4 is a circuit diagram illustrating an inverter constituting a general output buffer, and FIG. 5 is a schematic diagram illustrating an output buffer of an output terminal of the gate driver IC of the present invention.

도 4에 도시한 바와같이 출력 버퍼의 인버터는 P-모스 트랜지스터(PMOS) 및 N-모스 트랜지스터(NMOS)로 구성되고 입력신호(IN)는 제 1, 제 2 인버터(I1)(I2)을 통해 N-모스 트랜지스터(NMOS)의 게이트에, 그리고 제 3 인버터(I3)을 통해 P-모스 트랜지스터(PMOS)에 각각 연결된다.As shown in FIG. 4, the inverter of the output buffer includes a P-MOS transistor (PMOS) and an N-MOS transistor (NMOS), and the input signal IN is connected to the first and second inverters I1 and I2. It is connected to the gate of the N-MOS transistor NMOS and to the P-MOS transistor PMOS through the third inverter I3, respectively.

그리고 N-모스 트랜지스터(NMOS)와 P-모스 트랜지스터(PMOS)의 드레인은 공통접속하여 출력신호(OUT)을 내고, N-모스 트랜지스터(NMOS)의 소오스는 접지전압(GND)에, P-모스 트랜지스터(PMOS)의 소오스는는 전원전압(VDD)에 접속한다.The drain of the N-MOS transistor (NMOS) and the P-MOS transistor (PMOS) are connected in common to give an output signal OUT, and the source of the N-MOS transistor (NMOS) is connected to the ground voltage (GND) and the P-MOS. The source of the transistor PMOS is connected to the power supply voltage V DD .

도 5에 도시한 바와같이 액정표시 소자용 TFT 어레이부(종래와 같은 구성을 갖음)에 신호를 전달하는 게이트 드라이버 IC(51)는 종래와 마찬가지로 TCP로 패키지 되어 액정표시 소자용 TFT 어레이부에 연결되며, 게이트 드라이버 IC의 출력단(52)과 액정표시 소자용 TFT 어레이부의 게이트 라인간의 연결도 종래와 같다(도면에 도시하지 않았음)As shown in Fig. 5, the gate driver IC 51 which transmits a signal to the liquid crystal display element TFT array portion (having the same configuration as the conventional one) is packaged in TCP as in the prior art and connected to the TFT array portion for the liquid crystal display element. In addition, the connection between the output terminal 52 of the gate driver IC and the gate line of the TFT array portion for the liquid crystal display element is the same as in the related art (not shown).

여기서, 상기 게이트 드라이버 IC(51)의 출력단(52)의 출력 버퍼를 200개로 구성한 경우에 대하여 설명하면 다음과 같다.A case where 200 output buffers of the output terminal 52 of the gate driver IC 51 are configured will be described below.

n 채널 트랜지스터의 채널 폭(Wn) 및 p 채널 트랜지스터의 채널 폭(Wp)에 있어서, 최대 길이를 갖는 게이트 라인(l1, l200)는 n 채널 트랜지스터의 채널 폭(Wn)을 200μm, p 채널 트랜지스터의 채널 폭(Wp)을 500μm로 하고, 최소 길이를 갖는 게이트 라인(l100)는 n 채널 트랜지스터의 채널 폭(Wm)과 p 채널 트랜지스터의 채널 폭(Wp)를 각각 170μm, 420μm로 한다. 그리고 이들사이의 각 게이트 라인에 대해서는 최소 길이의 게이트 라인(l100)으로 부터 한 라인씩 떨어질때마다 n 채널 트랜지스터의 채널 폭(Wn)은 0.3μm, p 채널 트랜지스터의 채널 폭(Wp)은 0.8μm 만큼 증가 하도록 하여 각 게이트 라인에 상응하는 출력 버퍼를 이루므로서 n 채널(Wn) 및 p 채널(Wp)의 트랜지스터의 채널 폭을 다르게 구성하여 트랜지스터의 게이트 라인간의 길이 차에 의한 기생 커패시턴스 값을 보상함으로써 신호지연이나 신호왜곡을 막도록 한다.In the channel width Wn of the n-channel transistor and the channel width Wp of the p-channel transistor, the gate lines l 1 and l 200 having the maximum lengths are 200 μm and the p-channel of the channel width Wn of the n-channel transistor. The channel width W p of the transistor is 500 μm, and the gate line l 100 having the minimum length sets the channel width W m of the n channel transistor and the channel width W p of the p channel transistor 170 μm and 420 μm, respectively. . For each gate line between them, the channel width (Wn) of the n-channel transistor is 0.3 μm and the channel width (Wp) of the p-channel transistor is 0.8 for each one line from the minimum length of the gate line (l 100 ). By setting the output buffer corresponding to each gate line by increasing the μm, the channel widths of the transistors of the n-channel (Wn) and the p-channel (Wp) are configured differently so that the parasitic capacitance value due to the difference in length between the gate lines of the transistors can be obtained. Compensation ensures that signal delay or signal distortion is avoided.

이상에서 설명한 바와같이 본 발명의 액정표시 소자의 구동장치에 있어서는 다음과 같은 효과가 있다.As described above, the driving device of the liquid crystal display device of the present invention has the following effects.

게이트 드라이버 IC의 출력 버퍼의 크기 즉, p 채널 및 n 채널 트랜지스터의 채널 폭(Wp,Wn)을 액정표시 소자용 TFT 어레이부의 게이트 라인간의 길이 차를 보상할 수 있도록 각각 다르게 하므로서 게이트 라인간의 기생 커패시턴스 값의 차에 의한 신호지연 및 신호왜곡을 방지 할수 있기 때문에 액정표시 소자의 화질을 개선 시킬 수 있다.The parasitic capacitance between the gate lines is made by varying the size of the output buffer of the gate driver IC, that is, the channel widths Wp and Wn of the p-channel and n-channel transistors to compensate for the difference in length between the gate lines of the TFT array portion for the liquid crystal display device. It is possible to prevent signal delay and signal distortion due to the difference in value, thereby improving the image quality of the LCD.

Claims (1)

일정 간격을 갖고 일방향으로 복수개 구성되는 게이트 라인과 상기 게이트 라인에 수직으로 교차하여 복수개 구성되는 데이터 라인 그리고 상기 게이트 라인과 데이터 라인이 교차하는 부분에 각각 구성되는 TFT를 포함하는 TFT 어레이부;A TFT array unit including a plurality of gate lines and a plurality of data lines vertically intersecting the gate lines at predetermined intervals, and TFTs respectively formed at portions where the gate lines and the data lines cross each other; 상기 복수개의 출력단으로 구성되어 대응되는 게이트 라인에 구동 신호를 인가하는 게이트 드라이버 IC를 포함하고 구성되어,And a gate driver IC configured to apply a driving signal to a corresponding gate line, the plurality of output terminals being configured. 전원 전압 단자와 접지 단자 사이에 서로 직렬 연결되어 입력신호(IN)가 제 3 인버터(I3)를 통하여 입력되는 PMOS와 입력신호(IN)가 제 1,2 인버터(I1)(I2)를 통하여 입력되는 NMOS를 포함하고 구성되는 출력버퍼들의 PMOS,NMOS의 채널폭을 중앙 출력단을 중심으로 그에서 멀어지는 출력단일 수록 점차 증가시키는 것을 특징으로 하는 액정 표시 소자의 구동 장치.The PMOS and the input signal IN, which are connected in series between the power supply voltage terminal and the ground terminal, are input through the third inverter I3, and the input signal IN is input through the first and second inverters I1 and I2. And a channel width of the PMOS and the NMOS of the output buffers including the NMOS, which is configured to be gradually increased as the output stage moves away from the center output stage.
KR1019970004607A 1997-02-15 1997-02-15 driving device for LCD KR100226789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004607A KR100226789B1 (en) 1997-02-15 1997-02-15 driving device for LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004607A KR100226789B1 (en) 1997-02-15 1997-02-15 driving device for LCD

Publications (2)

Publication Number Publication Date
KR19980068141A KR19980068141A (en) 1998-10-15
KR100226789B1 true KR100226789B1 (en) 1999-10-15

Family

ID=19497130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004607A KR100226789B1 (en) 1997-02-15 1997-02-15 driving device for LCD

Country Status (1)

Country Link
KR (1) KR100226789B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592640B1 (en) 2004-07-27 2006-06-26 삼성에스디아이 주식회사 Light emitting display and scan driver
KR100751197B1 (en) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 Circuit driving Gate of Liquid Crystal display

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734927B1 (en) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 Lcd
KR100870393B1 (en) * 2001-12-26 2008-11-25 엘지디스플레이 주식회사 Liquid Crystal Display
KR100972163B1 (en) * 2009-09-30 2010-07-26 (주)줄라이세미컨덕터 Driving current supplying method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751197B1 (en) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 Circuit driving Gate of Liquid Crystal display
KR100592640B1 (en) 2004-07-27 2006-06-26 삼성에스디아이 주식회사 Light emitting display and scan driver

Also Published As

Publication number Publication date
KR19980068141A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US20220310588A1 (en) Semiconductor device, display device, and electronic apparatus
US7133034B2 (en) Gate signal delay compensating LCD and driving method thereof
US10424228B2 (en) Array substrate having different display areas, electronic paper display panel and driving method thereof
US5790090A (en) Active matrix liquid crystal display with reduced drive pulse amplitudes
US7852308B2 (en) Source driver and driving method thereof
KR20180008957A (en) Gate driving circuit and display device having the same
KR100995637B1 (en) Shift register
KR960012720A (en) Logic Circuit and Liquid Crystal Display
KR960025301A (en) Driving circuit for liquid crystal display
KR950033624A (en) Electro-optical devices
US7327343B2 (en) Display driving circuit
KR100941843B1 (en) Inverter and display device having the same
KR970007424A (en) Structure and Driving Method of LCD
US20060125743A1 (en) LCD panel driving device and conductive pattern on LCD panel therefore
KR100226789B1 (en) driving device for LCD
US6292163B1 (en) Scanning line driving circuit of a liquid crystal display
KR20090114767A (en) Liquid crystal display device
US7132862B2 (en) Analog buffer and method for driving the same
US20040263463A1 (en) Analog buffer and method for driving the same
JPH0818062A (en) Switching circuit and display using this circuit
JP2791622B2 (en) Active matrix circuit and driving method thereof
KR100634271B1 (en) Liquid-crystal display apparatus, transistor, and display apparatus
KR100864487B1 (en) a thin film transistor array panel having a means for visual inspection and a method of visual test
CN114627836B (en) Display panel and display device
JP3603891B2 (en) Drive circuit for liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 18