KR100225851B1 - Read voltage boosting circuit for non-volatile semiconductor memory - Google Patents

Read voltage boosting circuit for non-volatile semiconductor memory Download PDF

Info

Publication number
KR100225851B1
KR100225851B1 KR1019960066431A KR19960066431A KR100225851B1 KR 100225851 B1 KR100225851 B1 KR 100225851B1 KR 1019960066431 A KR1019960066431 A KR 1019960066431A KR 19960066431 A KR19960066431 A KR 19960066431A KR 100225851 B1 KR100225851 B1 KR 100225851B1
Authority
KR
South Korea
Prior art keywords
voltage
output
vboosting
power supply
boosting
Prior art date
Application number
KR1019960066431A
Other languages
Korean (ko)
Other versions
KR19980047905A (en
Inventor
최기환
정태성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960066431A priority Critical patent/KR100225851B1/en
Publication of KR19980047905A publication Critical patent/KR19980047905A/en
Application granted granted Critical
Publication of KR100225851B1 publication Critical patent/KR100225851B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 독출동작시 동작전압에 비해 높은 전압레벨이 요구되는 독출전압을 부스팅하고, 이를 동작전압의 변동에 관계없이 일정하게 유지시키기 위한 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로에 관한 것으로써, 본 발명은 전원전압에 응답하여, 소정레벨의 제 1 전압을 출력하되 상기 전원전압이 미리 설정된 소정레벨까지 상승하는 동안 상기 제 1 전압도 함께 상승하며 상기 전원전압이 상기 소정레벨 이상에서는 감소하는 상기 제 1 전압을 출력하는 부스팅전압 발생부와; 상기 부수팅전압 발생부로부터 출력된 상기 제 1 전압을 입력받아, 외부로부터 인가되는 제 1 제어신호에 응답하여 상기 제 1 전압을 출력하는 전달수단과; 외부로부터 인가되는 제 2 제어신호에 응답하여, 독출전압이 출력되는 출력단자를 상기 전원원압으로 프리챠지하는 프리챠지수단과; 상기 프리챠지수단으로부터 출력된 상기 전원전압을 챠지한 후, 상기 전달수단으로부터 출력된 상기 제 1 전압과 상기 프리챠지된 전원전압을 커플링하여 원하는 레벨로 상기 독출전압을 부스팅하는 커플링수단으로 이루어졌다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a nonvolatile semiconductor memory for boosting a read voltage requiring a higher voltage level compared to an operating voltage during a read operation, and maintaining the read voltage constant regardless of a change in the operating voltage. A readout voltage boosting circuit of a device, the invention outputs a first voltage of a predetermined level in response to a power supply voltage, while the first voltage also rises with the power supply voltage rising to a predetermined predetermined level and the A boosting voltage generator for outputting the first voltage at which a power supply voltage is reduced above the predetermined level; Transfer means for receiving the first voltage output from the sub-shooting voltage generator and outputting the first voltage in response to a first control signal applied from the outside; Precharge means for precharging the output terminal to which the read voltage is output to the power source voltage in response to a second control signal applied from the outside; Coupling means for boosting the read voltage to a desired level by coupling the first voltage output from the transfer means with the precharged power supply voltage after charging the power supply voltage output from the precharge means; lost.

Description

불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.A read voltage boosting circuit of a nonvolatile semiconductor memory device.

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 독출동작시 동작전압에 비해 높은 전압레벨이 요구되는 독출전압을 부스팅하고, 이를 동작전압의 변동에 관계없이 일정하게 유지시키기 위한 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a nonvolatile semiconductor memory for boosting a read voltage requiring a higher voltage level compared to an operating voltage during a read operation, and maintaining the read voltage constant regardless of a change in the operating voltage. A read voltage boosting circuit of a device is provided.

NOR형 불휘발성 반도체 메모리 장치의 독출동작은 어드레스가 입력되면 상기 어드레스의 전달을 검출한 후(이하 ATD 신호라 칭한다.) 상기 ATD 신호를 기준으로 하여 센스 앰프(sense amplifier)의 등화(equalizing) 동작 및 프리챠지(precharge) 동작등 일련의 동작을 행하게 된다. 일반적인 독출 동작의 사이클은 약 100ns 정도 소요되며, 이 시간동안 선택된 메모리 셀에 인가될 독출전압(read voltage)을 발생하고 상기 센스 앰프의 제 동작이 모두 이루어진다. 그리고, 상기 센스 앰프를 통해 선택된 셀로부터 센싱된 데이터를 출력하게 된다. 이와같이, NOR형 메모리의 독출동작에 있어서, 온 셀(on cell) 및 오프 셀(off cell)의 문턱전압 분포는, 통상적으로, 각각 1볼트 내지 3볼트, 그리고 5볼트 내지 7볼트의 전압분포를 갖는다.The read operation of the NOR type nonvolatile semiconductor memory device detects the transfer of the address when the address is input (hereinafter referred to as an ATD signal), and then equalizes a sense amplifier based on the ATD signal. And a series of operations such as precharge operation. A cycle of a typical read operation takes about 100 ns, during which time a read voltage is generated to be applied to the selected memory cell and all of the sense amplifiers are operated. The data sensed by the selected cell is output through the sense amplifier. As described above, in the read operation of the NOR type memory, the threshold voltage distributions of the on cell and the off cell are typically 1 to 3 volts and 5 to 7 volts, respectively. Have

상기한 바와같은 문턱전압의 분포를 갖는 온 셀 및 오프 셀을 구별하기 위해, 상기 독출전압(Vread, 워드라인 인가전압)은 상기 온 셀 및 상기 오프 셀의 마진을 고려할 때 대략 4볼트 정도가 적당하다. 현재, 반도체 칩을 사용하는 곳이 다양해짐에 따라 낮은 동작전압의 범위(예를들면, 2.5볼트 내지 3.8볼트)도 요구되기 때문에 상기 독출전압( - 4볼트)을 얻기 위해서는 별도의 방법이 필요로하게 되며 주로 사용되는 방법으로는 부스팅 방법이 많이 사용되고 있다. 또한, 상기 온 셀 및 상기 오프 셀의 문턱전압 분포를 고려할 때 전원전압(VCC)에 따라 일정한 독출전압을 얻는 것이 요구된다.In order to distinguish the on-cell and off-cell having the distribution of the threshold voltage as described above, the read voltage (Vread, word line applied voltage) is approximately 4 volts considering the margin of the on-cell and the off-cell. Do. Currently, as the place where semiconductor chips are used varies, a low operating voltage range (for example, 2.5 to 3.8 volts) is also required, so a separate method is required to obtain the read voltage (−4 volts). The boosting method is used a lot as the main method. In addition, considering the threshold voltage distribution of the on cell and the off cell, it is required to obtain a constant read voltage according to the power supply voltage VCC.

도 1에는 종래기술에 따른 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로를 보여주는 회로도가 도시되어 있다.1 is a circuit diagram illustrating a read voltage boosting circuit of a nonvolatile semiconductor memory device according to the related art.

도 1에 도시된 종래의 독출전압 부스팅회로는 복수개의 부스팅수단들(30a, 30b)로 이루어진 부스팅부(30), 그리고 프리챠지수단(40)으로 구성되어 있다. 상기 각 부스팅수단(30a, 30b)은 전달수단(32)과 챠지수단(34)으로 구성되어 있다. 상기 전달수단(32)은 외부로부터 인가되는 제어신호(ψB1)에 응답하여 전원전압(VCC)을 출력하며, 상기 제어 신호(ψB1)에 응답하여 인에이블되는 PMOS 트랜지스터(10)와 NMOS 트랜지스터(11)로 이루어졌다.The conventional read voltage boosting circuit shown in FIG. 1 is composed of a boosting part 30 including a plurality of boosting means 30a and 30b, and a precharge means 40. Each boosting means (30a, 30b) is composed of a transmission means 32 and the charging means (34). The transfer means 32 outputs a power supply voltage VCC in response to a control signal ψ B1 applied from the outside, and a PMOS transistor 10 and an NMOS transistor 11 which are enabled in response to the control signal ψ B1. )

그리고, 상기 챠지수단(34)은 상기 전달수단(32)으로부터 출력되는 전원전압(VCC)을 챠지하며, 부스팅 역할을 하는 커패시터(C1)로 이루어졌다. 상기 프리챠지수단(40)은 외부로부터 인가되는 제어신호(ψen)에 응답하여 독출전압(Vread)이 출력되는 출력단자(5)를 전원전압(VCC)으로 프리챠지한다. 그리고, 상기 프리챠지수단(40)은 상기 제어신호(ψen)에 응답하여 인에이블되는 PMOS 트랜지스터(14)로 이루어졌다. 상기 출력다자(5)와 접지전압(Vss)이 인가되는 접지단자(2) 사이에 연결된 커패시터(C3)는 상기 독출전압(Vread)이 전달되는 워드라인 기타 신호라인들의 로드 커패시턴스 값을 의미한다.In addition, the charging means 34 charges the power supply voltage VCC output from the transmission means 32, and consists of a capacitor C1 serving as a boost. The precharge means 40 precharges the output terminal 5 to which the read voltage Vread is output in response to the control signal? En applied from the outside, to the power supply voltage VCC. The precharge means 40 includes a PMOS transistor 14 that is enabled in response to the control signal. The capacitor C3 connected between the output terminal 5 and the ground terminal 2 to which the ground voltage Vss is applied refers to a load capacitance value of the word line and other signal lines to which the read voltage Vread is transferred.

도 2에는 종래기술에 따른 동작 타이밍도가 도시되어 있고, 도 3에는 전원전압의 변화에 따른 독출전압이 변화하는 파형을 보여주는 도면이 도시되어 있다. 도 1 내지 도 3를 참조하면서, 종래기술에 따른 독출전압 부스팅 동작을 설명하면 다음과 같다.FIG. 2 is a timing diagram of a conventional operation, and FIG. 3 is a view illustrating a waveform in which a read voltage changes according to a change in a power supply voltage. 1 to 3, the read voltage boosting operation according to the prior art will be described.

도 2에 도시된 바와같이, 외부로부터 소정 어드레스(XAi)(여기서, i는 양의 정수)가 입력되면 칩 내부적으로 ATD 신호가 발생하게 되며, 상기 ATD 신호에 의해 프리챠지수단(40)으로 인가되는 제어신호(ψen)가 로우 레벨(low level)에서 하이 레벨(high level)로 천이된다. 이로인해, 독출전압(Vread)이 출력되는 출력단자(5)를 전원전압(VCC)으로 프리챠지시키기 위한 상기 프리챠지수단(40)의 PMOS 트랜지스터(14)는 턴-오프(turn-off)되어 더 이상 상기 출력단자(5)를 프리챠지하지 않는다. 여기서, 상기 출력단자(5)에 연결된 로드 커패시터(C3)는 상기 프리챠지수단(40)을 통해 전달된 전원전압(VCC)을 챠지하게 된다.As shown in FIG. 2, when a predetermined address XAi (where i is a positive integer) is input from the outside, an ATD signal is generated inside the chip, and is applied to the precharge means 40 by the ATD signal. The control signal? En to be transitioned from a low level to a high level. As a result, the PMOS transistor 14 of the precharge means 40 for precharging the output terminal 5 to which the read voltage Vread is output to the power supply voltage VCC is turned off. The output terminal 5 is no longer precharged. Here, the load capacitor C3 connected to the output terminal 5 charges the power supply voltage VCC transferred through the precharge means 40.

이후, 도면에는 도시되지 않았지만, 전원전압 검출회로에 의하여 상기 전원전압(VCC)의 레벨에 따라 소정의 제어신호들을 하이 레벨에서 로우 레벨로 천이시킨다. 상기 제어신호들(ψB1, ψB2)은 상기 전원전압 레벨에 따라 모두 선택되거나 또는 어느 하나만 선택된다. 이로인해, 선택된 상기 제 2 제어신호들(ψB1, ψB2)에 의해 상기 각 부스팅 수단(30a, 30b)의 전달수단(32)의 각 PMOS 트랜지스터(10, 12)가 턴-온된다. 그리고, 상기 챠지수단(34)의 각 부스팅 커패시터(C1, C2)는 상기 각 트랜지스터(10, 12)를 통해 전달된 전원전압(VCC)으로 챠지된다. 따라서, 상기 로드 커패시터(C3)와 상기 부스팅 커패시터들(C1, C2)의 커플링 비율에 따라 상기 부스팅 커패시터들(C1, C2)에 각각 챠지된 부스팅 전압(Vboosting)과 상기 로드 커패시터(C3)에 챠지된 전압을 커플링시킴으로써 원하는 레벨로 상기 독출전압(Vread)을 부스팅하게 된다.Subsequently, although not shown in the drawing, the predetermined voltage control circuit transitions predetermined control signals from the high level to the low level according to the level of the power supply voltage VCC. The control signals ψ B1 and ψ B2 are all selected or only one is selected according to the power supply voltage level. As a result, the PMOS transistors 10 and 12 of the transfer means 32 of the boosting means 30a and 30b are turned on by the selected second control signals ψ B1 and ψ B2. The boosting capacitors C1 and C2 of the charging means 34 are charged with the power supply voltage VCC delivered through the transistors 10 and 12. Therefore, according to the coupling ratio of the load capacitor C3 and the boosting capacitors C1 and C2, the boosting voltage Vboosting charged to the boosting capacitors C1 and C2, respectively, and the load capacitor C3, respectively. Coupling the charged voltage boosts the read voltage Vread to a desired level.

다시말해서, 상기 프리챠지수단(40)에 의해 상기 로드커패시터(C3)가 전원전압(VCC)으로 챠지되며, 상기 각 부수팅 수단(30a, 30b)의 부스팅 커패시터들(C1, C2)에 의한 부스팅 전압(Vboosting)으로 상기 전원전압(VCC)을 커플링함으로써 원하는 전압레벨로 상기 독출전압(Vread)을 부스팅하게 된다. 이때, 상기 부스팅 커패시터들(C1, C2)과 상기 로드 커패시터(C3)의 커플링 비율에 의하여 상기 독출전압(Vread)의 전압레벨이 결정된다. 여기서, 도면에는 도시되지 않았지만, 전원전압 검출회로는 부스팅되는 독출전압(Vread)을 전원전압(VCC)에 따라 일정한 값을 갖게하기 위하여, 상기 전원전압(VCC)이 원하는 전압레벨에 비해 높을 경우 이를 검출하여 상기 제 2 제어신호들(ΦB1, ΦB2) 중 상기 제어신호 ΦB1만 로우 레벨로 활성화시킨다. 반대로, 상기 전원전압(VCC)이 원하는 전압레벨에 비해 낮을 경우 상기 제 2 제어신호들(ΦB1, ΦB2) 모두 로우 레벨로 활성화시키게 된다. 즉, 상기 전원전압(VCC)의 범위에 따라 상기 부스팅 커패시터들(C1, C2)과 상기 로드 커패시터(C3) 사이의 커플링 비율을 변화시킴으로써 소정레벨의 독출전압(Vread)을 얻을 수 있다.In other words, the load capacitor C3 is charged by the precharge means 40 to the power supply voltage VCC, and boosted by the boosting capacitors C1 and C2 of the respective boosting means 30a and 30b. By coupling the power supply voltage VCC to a voltage Vboosting, the read voltage Vread is boosted to a desired voltage level. In this case, the voltage level of the read voltage Vread is determined by a coupling ratio between the boosting capacitors C1 and C2 and the load capacitor C3. Here, although not shown in the drawing, the power supply voltage detection circuit, when the power supply voltage VCC is higher than a desired voltage level in order to have a constant value of the boosted read voltage Vread according to the power supply voltage VCC. It detects and activates only the control signal .phi.B1 among the second control signals .phi.B1, .phi.B2 at a low level. On the contrary, when the power supply voltage VCC is lower than a desired voltage level, both of the second control signals Φ B1 and Φ B2 are activated at a low level. That is, a read voltage Vread having a predetermined level may be obtained by changing a coupling ratio between the boosting capacitors C1 and C2 and the load capacitor C3 according to the range of the power supply voltage VCC.

그러나, 상술한 바와같은 종래의 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로에 의하면, 필요할 경우 부스팅부(30)의 부스팅 커패시터들(C1, C2) 이외에 다수의 부스팅 커패시터들을 추가로 구현할 수도 있으며, 이 경우 전원전압 레벨이 세분화되어 전원전압(VCC)의 변화에 따라 좀더 안정된 독출전압(Vread)을 얻을 수 있다. 그러나, 세분화하는데 일정한 한계가 존재하며, 이러한 한계로 인해 전원전압(VCC)에 따라 독출전압(Vread)에 어느 정도의 변화폭이 생기게 된다.However, according to the read voltage boosting circuit of the conventional nonvolatile semiconductor memory device as described above, if necessary, a plurality of boosting capacitors may be additionally implemented in addition to the boosting capacitors C1 and C2 of the boosting unit 30. In this case, the power supply voltage level is subdivided to obtain a more stable read voltage Vread according to the change of the power supply voltage VCC. However, there is a certain limit in subdivision, and this limit causes some variation in the read voltage Vread according to the power supply voltage VCC.

이와같이, 종래의 경우 원하는 레벨의 독출전압(Vread)을 얻기 위해서는 미도시된 전원전압 검출회로의 정확도가 중요한 요인으로 작용한다. 따라서, 공정상의 변화에 따라 검출되는 전원전압(VCC)의 레벨이 변화될 경우 부스팅되는 독출전압(Vread)의 변화가 심해져 불규칙한 독출전압(Vread)을 출력하게 된다. 아울러, 상기 독출전압(VCC)의 변동에 따라 독출동작시 반도체 메모리 장치가 오동작하는 문제점이 생겼다.As described above, in order to obtain a read voltage Vread having a desired level in the related art, the accuracy of the power supply voltage detection circuit, which is not shown, is an important factor. Therefore, when the level of the power supply voltage VCC detected according to the change in the process is changed, the boosted read voltage Vread becomes severe and outputs an irregular read voltage Vread. In addition, there is a problem that the semiconductor memory device malfunctions during a read operation due to the change of the read voltage VCC.

따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 독출동작시 동작전압에 비해 높은 전압레벨이 요구되는 독출전압을 부스팅하고 이를 전원전압의 변동에 관계없이 일정하게 유지시키기 위한 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로를 제공하는데 있다.Accordingly, an object of the present invention has been proposed to solve the above-mentioned problems, and it is necessary to boost a read voltage requiring a higher voltage level compared to an operating voltage during a read operation, and to maintain it constant regardless of a change in power supply voltage. A read voltage boosting circuit of a volatile semiconductor memory device is provided.

도 1은 종래기술에 따른 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로를 보여주는 회로도;1 is a circuit diagram illustrating a read voltage boosting circuit of a nonvolatile semiconductor memory device according to the prior art;

도 2는 종래기술에 따른 동작 타이밍도;2 is an operation timing diagram according to the prior art;

도 3은 종래의 전원전압 변화에 따른 독출전압의 출력파형을 보여주는 도면;3 is a view showing an output waveform of a read voltage according to a change in a conventional power supply voltage;

도 4는 본 발명에 따른 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로의 구성을 보여주는 블록도;4 is a block diagram showing a configuration of a read voltage boosting circuit of a nonvolatile semiconductor memory device according to the present invention;

도 5는 본 발명에 따른 동작 타이밍도;5 is an operation timing diagram according to the present invention;

도 6A 내지 도 6C는 본 발명에 따른 각 블록의 출력 파형을 보여주는 도면,6A to 6C show an output waveform of each block according to the present invention;

*도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

160 : 전달수단40, 170 : 프리챠지수단160: transmission means 40, 170: precharge means

180 : 커플링수단200 : 부스팅전압 발생부180: coupling means 200: boosting voltage generating unit

200 : 부스팅전압 발생부200: boosting voltage generator

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 전원전압에 응답하여, 소정레벨의 제 1 전압을 출력하되 상기 전원전압이 미리 설정된 소정레벨까지 상승하는 동안 상기 제 1 전압도 함께 상승하며 상기 전원전압이 상기 소정레벨 이상에서는 감소하는 상기 제 1 전압을 출력하는 부스팅전압 발생부와; 상기 부수팅전압 발생부로부터 출력된 상기 제 1 전압을 입력받아, 외부로부터 인가되는 제 1 제어신호에 응답하여 상기 제 1 전압을 출력하는 전달수단과; 외부로부터 인가되는 제 2 제어신호에 응답하여, 독출전압이 출력되는 출력단자를 상기 전원원압으로 프리챠지하는 프리챠지수단과; 상기 프리챠지수단으로부터 출력된 상기 전원전압을 챠지한 후, 상기 전달수단으로부터 출력된 상기 제 1 전압과 상기 프리챠지된 전원전압을 커플링하여 원하는 레벨로 상기 독출전압을 부스팅하는 커플링수단을 포함한다.According to one aspect of the present invention for achieving the above object, in response to a power supply voltage, while outputting a first voltage of a predetermined level while the power supply voltage rises to a predetermined predetermined level together with the first voltage A boosting voltage generation unit configured to output the first voltage which rises and decreases when the power supply voltage is above the predetermined level; Transfer means for receiving the first voltage output from the sub-shooting voltage generator and outputting the first voltage in response to a first control signal applied from the outside; Precharge means for precharging the output terminal to which the read voltage is output to the power source voltage in response to a second control signal applied from the outside; Coupling means for boosting the read voltage to a desired level by coupling the first voltage output from the transfer means with the precharged power supply voltage after charging the power supply voltage output from the precharge means; do.

이 실시에에 있어서, 상기 부스팅전압 발생부는, 소정레벨의 기준전압을 출력하는 기준전압 발생수단과; 상기 기준전압 발생수단으로부터 출력된 상기 기준전압과 소정레벨의 분배전압을 입력받아, 이를 비교하여 소정레벨의 비교신호를 출력하는 비교수단과; 상기 비교수단으로부터 출력된 상기 비교신호에 응답하여, 상기 제 1 전압을 출력하는 스위칭수단과; 상기 스위칭수단으로부터 출력된 상기 제 1 전압을 입력받아, 이를 소정레벨로 변환한 분배전압을 출력하는 분배수단과; 상기 스위칭수단으로부터 출력되는 상기 제 1 전압이 발진되는 것을 방지하기 위한 완충수단으로 구성된다.In this embodiment, the boosting voltage generating unit comprises: reference voltage generating means for outputting a reference voltage of a predetermined level; Comparison means for receiving the reference voltage outputted from the reference voltage generating means and a divided voltage of a predetermined level, comparing the reference voltage, and outputting a comparison signal having a predetermined level; Switching means for outputting said first voltage in response to said comparison signal output from said comparing means; Distribution means for receiving the first voltage output from the switching means and outputting a distribution voltage obtained by converting the voltage to a predetermined level; And buffer means for preventing the first voltage output from the switching means from oscillating.

이 실시에에 있어서, 상기 기준전압 발생수단은 복수개의 저항수단들과 제 1 및 제 2 MOS 트랜지스터들로 구성된다.In this embodiment, the reference voltage generating means comprises a plurality of resistance means and first and second MOS transistors.

이 실시에에 있어서, 상기 비교수단은 제 3 내지 제 6 MOS 트랜지스터들로 구성된다.In this embodiment, the comparing means is composed of third to sixth MOS transistors.

이 실시에에 있어서, 상기 스위칭수단은 제 7 MOS 트랜지스터로 구성된다.In this embodiment, the switching means is constituted by a seventh MOS transistor.

이 실시에에 있어서, 상기 분배수단은 상기 제 1 전압이 출력되는 제 1 접속점과 접지전압이 인가되는 접지단자 사이에 직렬연결된 복수개의 저항수단들로 구성된다.In this embodiment, the distribution means is composed of a plurality of resistance means connected in series between a first connection point to which the first voltage is output and a ground terminal to which a ground voltage is applied.

이 실시에에 있어서, 상기 완충수단은 상기 제 1 접속점과 상기 비교신호가 전달되는 신호라인 사이에 연결된 커패시터수단으로 구성된다.In this embodiment, the buffer means comprises a capacitor means connected between the first connection point and the signal line to which the comparison signal is transmitted.

이 실시에에 있어서, 상기 전달수단은 상기 제 1 제어신호에 응답하여 인이에이블되며, 상기 제 1 전압이 출력되는 상기 제 1 접속점과 제 2 접속점 사이에 채널이 연결된 제 8 MOS 트랜지스터와; 상기 제 1 제어신호에 응답하여 인에이블되며, 상기 제 2 접속점과 상기 접지단자 사이에 채널이 연결된 제 9 MOS 트랜지스터로 구성된다.In this embodiment, the transmission means is an eighth MOS transistor is enabled in response to the first control signal, the channel is connected between the first connection point and the second connection point to which the first voltage is output; And a ninth MOS transistor enabled in response to the first control signal and having a channel connected between the second connection point and the ground terminal.

이 실시에에 있어서, 상기 프리챠지수단은 상기 제 2 제어신호에 응답하여 인에이블되며 전원전압이 인가되는 전원단자와 상기 출력단자 사이에 채널이 연결된 제 10 MOS 트랜지스터로 구성된다.In this embodiment, the precharge means comprises a tenth MOS transistor which is enabled in response to the second control signal and has a channel connected between a power supply terminal to which a power supply voltage is applied and the output terminal.

이 실시에에 있어서, 상기 커플링수단은 상기 전달수단의 출력단과 상기 출력단자 사이에 연결된 부스팅 커패시터로 구성된다.In this embodiment, the coupling means comprises a boosting capacitor connected between the output end of the transfer means and the output terminal.

본 발명의 다른 특징에 의하면, 소정레벨의 기준전압을 출력하는 기준전압 발생수단과; 상기 기준전압 발생수단으로부터 출력된 상기 기준전압과 소정레벨의 분배전압을 입력받아, 이를 비교하여 소정레벨의 비교신호를 출력하는 비교수단과; 상기 비교수단으로부터 출력된 상기 비교신호에 응답하여, 소정레벨의 제 1 전압을 출력하는 스위칭 수단과, 상기 스위칭 수단으로부터 출력된 상기 제 1 전압을 입력받아, 이를 소정레벨로 변환한 상기 분배전압을 출력하는 분배수단과; 상기 스위칭수단으로부터 출력된 상기 제 1 전압이 발진되는 것을 방지하기 위한 완충수단과; 상기 스위칭수단으로부터 출력된 상기 제 1 전압을 입력받아, 외부로부터 인가되는 제 1 제어신호에 응답하여 상기 제 1 전압을 출력하는 전달수단과; 외부로부터 인가되는 제 2 제어신호에 응답하여, 독출전압이 출력되는 출력단자를 전원전압으로 프리챠지하는 프리챠지수단과; 상기 전달수단으로부터 출력된 상기 제 1 전압을 입력받아, 상기 전원전압으로 프리챠지된 상기 출력단자를 상기 제 1 전압으로 커플링시키는 커플링 수단을 포함한다.According to another feature of the invention, the reference voltage generating means for outputting a reference voltage of a predetermined level; Comparison means for receiving the reference voltage outputted from the reference voltage generating means and a divided voltage of a predetermined level, comparing the reference voltage, and outputting a comparison signal having a predetermined level; A switching means for outputting a first voltage having a predetermined level in response to the comparison signal output from the comparing means, and receiving the first voltage output from the switching means and converting the divided voltage into a predetermined level. Distribution means for outputting; Buffer means for preventing oscillation of the first voltage output from the switching means; Transfer means for receiving the first voltage output from the switching means and outputting the first voltage in response to a first control signal applied from the outside; Precharge means for precharging the output terminal to which the read voltage is output to the power supply voltage in response to a second control signal applied from the outside; And coupling means for receiving the first voltage output from the transfer means and coupling the output terminal precharged with the power supply voltage to the first voltage.

이와같은 회로에 의해서, 낮은 전원전압에서 독출동작시 필요한 독출전압을 전원전압의 변화에 관계없이 일정한 레벨을 유지할 수 있게 되었다.Such a circuit makes it possible to maintain a constant level of the read voltage required for the read operation at a low power supply voltage regardless of the change in the power supply voltage.

이하 본 발명의 실시예에 따른 참조도면 도 4 내지 도 6에 의거하여 상세히 설명한다.Hereinafter, reference will be made in detail with reference to FIGS. 4 to 6 according to an embodiment of the present invention.

도 4에는 본 발명의 바람직한 실시예에 따른 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로의 구성을 보여주는 블록도가 도시되어 있다.4 is a block diagram illustrating a configuration of a read voltage boosting circuit of a nonvolatile semiconductor memory device according to an exemplary embodiment of the present invention.

도 4에 도시된 본 발명에 따른 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로는 부수팅전압 발생부(200), 전달수단(160), 프리챠지수단(170), 그리고 커플링수단(180)으로 구성되어 있다. 상기 부스팅전압 발생부(200)는 전원전압(VCC)에 응답하여 소정레벨의 부스팅 전압(Vboosting)을 발생한다. 여기서, 상기 부스팅전압(Vboosting)은 상기 전원전압(VCC)이 미리 설정된 소정레벨까지 상승하는 동안 상기 부수팅 전압(Vboosting)도 함께 상승하며 상기 전원전압(VCC)이 상기 소정레벨 이상에서는 감소하는 특성을 가지고 있다. 상기 부스팅전압 발생부(200)는 기준전압 발생수단(110), 비교수단(120), 스위칭수단(130), 분배수단(140), 그리고 완충수단(150)으로 이루어졌다. 상기 기준전압 발생수단(110)은 소정레벨의 기준전압(Vref)을 출력하며, 복수개의 저항들(R1 - R3)과 복수개의 NMOS 트랜지스터들(15, 16)로 이루어졌다. 그리고, 상기 비교수단(120)은 상기 기준전압 발생수단(110)으로부터 출력된 상기 기준전압(Vref)과 상기 분배수단(140)으로부터 출력되는 소정의 분배전압(Vdivide)을 입력받아, 이를 비교한 소정레벨의 비교신호(S_comp)를 출력한다.The read voltage boosting circuit of the nonvolatile semiconductor memory device according to the present invention shown in FIG. 4 includes a subsuting voltage generator 200, a transfer unit 160, a precharge unit 170, and a coupling unit 180. Consists of. The boosting voltage generator 200 generates a boosting voltage Vboosting of a predetermined level in response to the power supply voltage VCC. Here, the boosting voltage Vboosting increases with the boosting voltage Vboosting while the power supply voltage VCC rises to a predetermined predetermined level, and the power supply voltage VCC decreases above the predetermined level. Have The boosting voltage generator 200 includes a reference voltage generator 110, a comparison unit 120, a switching unit 130, a distribution unit 140, and a buffer unit 150. The reference voltage generator 110 outputs a reference voltage Vref of a predetermined level, and includes a plurality of resistors R1-R3 and a plurality of NMOS transistors 15 and 16. The comparison means 120 receives the reference voltage Vref output from the reference voltage generating means 110 and a predetermined distribution voltage Vdivide output from the distribution means 140, and compares them. A comparison signal S_comp of a predetermined level is output.

상기 비교수단(120)은 PMOS 트랜지스터들(17, 18)과 NMOS 트랜지스터들(19, 20)로 이루어졌다. 상기 스위칭수단(130)은 상기 비교수단(120)으로부터 출력된 상기 비교신호(S_comp)에 응답하여 상기 부수팅 전압(Vboosting)을 출력하며, PMOS 트랜지스터(21)로 이루어졌다. 상기 분배수단(140)은 상기 스위칭수단(130)으로부터 출력된 상기 부스팅 전압(Vboosting)을 입력받아, 이를 소정레벨로 변환한 상기 분배전압(Vdivide)을 출력하며 복수개의 저항들(R4, R5)로 이루어졌다. 여기서, 소정레벨로 변환한 상기 분배전압(Vdivide)은 상기 기준전압 레벨로 변환되는 것을 의미한다. 다시말해서, 상기 기준전압(Vref)이 약 1볼트이고 상기 부스팅 전압(Vboosting)이 3볼트일 경우 상기 비교수단(120)을 통해 이를 비교하기 위해서는 상기 기준전압(Vref)과 같은 전압 레벨로 변환해야 한다. 그리고, 상기 완충수단(150)은 상기 스위칭수단(130)으로부터 출력된 상기 부스팅 전압(Vboosting)이 발진되는 것을 방지하기 위한 것이다. 상기 완충수단(150)은 상기 부스팅 전압(Vboosting)이 출력되는 접속점(N1)과 상기 비교신호(S_comp)가 전달되는 신호라인(L1) 사이에 연결된 커패시터(C4)로 이루어졌다.The comparison means 120 is composed of PMOS transistors 17 and 18 and NMOS transistors 19 and 20. The switching means 130 outputs the sub-boosting voltage Vboosting in response to the comparison signal S_comp output from the comparison means 120, and consists of a PMOS transistor 21. The distribution unit 140 receives the boosting voltage Vboosting output from the switching unit 130, outputs the distribution voltage Vdivide converted to the predetermined level, and outputs a plurality of resistors R4 and R5. Was done. Here, the divided voltage Vdivide converted to a predetermined level means that the divided voltage is converted to the reference voltage level. In other words, when the reference voltage Vref is about 1 volt and the boosting voltage Vboosting is 3 volts, the comparison means 120 converts the voltage to the same voltage level as the reference voltage Vref. do. In addition, the buffer means 150 is to prevent the boosting voltage (Vboosting) output from the switching means 130 is oscillated. The buffer unit 150 includes a capacitor C4 connected between a connection point N1 through which the boosting voltage Vboosting is output and a signal line L1 through which the comparison signal S_comp is transmitted.

상기 전달수단(160)은 상기 부수팅전압 발생부(200)로부터 출력된 상기 부스팅 전압(Vboosting)을 입력받아, 외부로부터 인가되는 제어신호(ψB1)에 응답하여 상기 부스팅 전압(Vboosting)을 출력한다. 여기서, 상기 전달수단(160)은 NMOS 트랜지스터(22)와 PMOS 트랜지스터(23)로 이루어졌다. 그리고, 상기 프리챠지수단(170)은 외부로부터 인가되는 제어신호(nψen)에 응답하여, 독출전압(Vread)이 출력되는 출력단자(5)를 상기 전원원압(VCC)으로 프리챠지하며, PMOS 트랜지스터(24)로 이루어졌다. 상기 커플링 수단(180)은 상기 전달수단(160)으로부터 출력된 상기 부스팅 전압(Vboosting)과 상기 프리챠지 수단(170)에 의해 프리챠지된 출력단자(5)의 전원전압(VCC)을 커플링시켜 원하는 레벨로 상기 독출전압(Vread)을 부스팅한다. 그리고, 상기 커플링 수단(180)은 상기 전달수단(160)과 상기 출력단자(5) 사이에 연결된 부스팅 커패시터(C5)로 이루어졌다.The transfer unit 160 receives the boosting voltage Vboosting output from the sub-boosting voltage generator 200 and outputs the boosting voltage Vboosting in response to a control signal ψ B1 applied from the outside. . Here, the transfer means 160 is composed of an NMOS transistor 22 and a PMOS transistor 23. In addition, the precharge means 170 precharges the output terminal 5 to which the read voltage Vread is output to the power source voltage VCC in response to a control signal nψen applied from the outside, and a PMOS transistor. It consisted of 24. The coupling means 180 couples the boosting voltage Vboosting output from the transfer means 160 and the power supply voltage VCC of the output terminal 5 precharged by the precharge means 170. Boost the read voltage Vread to a desired level. In addition, the coupling means 180 includes a boosting capacitor C5 connected between the transmission means 160 and the output terminal 5.

도 5에는 본 발명에 따른 동작 타이밍도가 도시되어 있고, 도 6A 내지 도 6C에는 각 블록으로부터 출력되는 전압의 파형을 보여주는 도면이 도시되어 있다. 도 4 내지 도 6을 참조하면서, 본 발명에 따른 독출전압 부스팅 동작을 설명하면 다음과 같다.5 is an operation timing diagram according to the present invention, and FIGS. 6A to 6C are diagrams showing waveforms of voltages output from each block. 4 to 6, the read voltage boosting operation according to the present invention will be described.

도 5에 도시된 바와같이, 외부로부터 소정 어드레스(XAi)가 입력되면 칩 내부적으로 ATD 신호가 발생하게 되며, 상기 ATD 신호에 의해 프리챠지수단(170)으로 인가되는 제어신호(nψen)가 로우 레벨(low level)에서 하이 레벨(high level)로 천이된다. 이로인해, 독출전압(Vread)이 출력되는 출력단자(5)를 전원전압(VCC)으로 프리챠지시키기 위한 상기 프리챠지수단(170)의 PMOS 트랜지스터(24)는 턴-오프(turn-off)되어 더 이상 상기 출력단자(5)를 프리챠지하지 않는다. 여기서, 상기 출력단자(5)에 연결된 커플링수단(180)의 로드 커패시터(C6)는 상기 프리챠지수단(170)을 통해 전달된 전원전압(VCC)을 챠지하게 된다.As shown in FIG. 5, when a predetermined address XAi is input from the outside, an ATD signal is generated internally in the chip, and a control signal nψen applied to the precharge means 170 by the ATD signal is at a low level. Transition from low level to high level. As a result, the PMOS transistor 24 of the precharge means 170 for precharging the output terminal 5 to which the read voltage Vread is output to the power supply voltage VCC is turned off. The output terminal 5 is no longer precharged. Here, the load capacitor C6 of the coupling means 180 connected to the output terminal 5 charges the power supply voltage VCC transferred through the precharge means 170.

이와 동시에 부스팅전압 발생부(200)가 인에이블되어 상기 전원전압(VCC)이 상승함에 따라 함께 증가하는 부스팅 전압(Vboosting)이 출력된다. 즉, 상기 전원전압(VCC)이 인가됨과 동시에, 도 6A에 도시된 바와같이, 상기 부스팅전압 발생부(200)의 기준전압 발생수단(110)으로부터 소정레벨의 기준전압(Vref)이 출력된다. 그리고, 상기 기준전압(Vref)과 분배수단(140)으로부터 출력되는 분배전압(Vdivide)을 입력으로 하는 비교수단(120)으로부터 로우 레벨(low level)의 비교신호(S_comp)가 출력된다. 왜냐하면, 상기 분배수단(140)으로 입력되는 부스팅 전압(Vboosting)은 초기에는 약 0볼트로 출력되며, 이로인해 상기 분배전압(Vdivide)은 0볼트로 출력되기 때문이다. 로우 레벨의 상기 비교신호(S_comp)에 응답하여 인에이블되는 스위칭수단(130)을 통해 상기 부스팅 전압(Vboosting)이 출력되기 시작한다. 여기서, 상기 부스팅 전압(Vboosting)은, 도 6B에 도시된 바와같이, 상기 전원전압(VCC)이 미리 설정된 레벨 이하에서는 상기 전원전압(VCC)과 함께 증가하지만 상기 설정된 레벨 이상에서는 감소하게 된다.At the same time, the boosting voltage generator 200 is enabled, and the boosting voltage Vboosting, which increases together as the power supply voltage VCC increases, is output. That is, while the power supply voltage VCC is applied, as shown in FIG. 6A, a reference voltage Vref of a predetermined level is output from the reference voltage generating means 110 of the boosting voltage generator 200. In addition, a low level comparison signal S_comp is output from the comparison unit 120 that receives the reference voltage Vref and the division voltage Vdivide output from the distribution unit 140. This is because the boosting voltage Vboosting input to the distribution means 140 is initially output at about 0 volts, and thus the distribution voltage Vdivide is output at 0 volts. The boosting voltage Vboosting starts to be output through the switching means 130 enabled in response to the low level comparison signal S_comp. As shown in FIG. 6B, the boosting voltage Vboosting increases with the power supply voltage VCC when the power supply voltage VCC is lower than or equal to a preset level, but decreases above the set level.

그리고, 상기 부스팅 전압(Vboosting)을 입력받은 전달수단(160)은 외부로부터 인가되는 제어신호(ΦB1)에 응답하여 상기 부스팅 전압(Vboosting)을 출력한다. 상기 전달수단(160)으로부터 출력된 상기 부스팅 전압(Vboosting)은 상기 커플링수단(180)의 부스팅 커패시터(C5)에 챠지된다. 이때, 상기 로드 커패시터(C6)에 챠지된 상기 전원전압(VCC)과 상기 부스팅 커패시터(C5)에 챠지된 상기 부스팅 전압(Vboosting)이 커플링되며, 이로인해 원하는 레벨로 부스팅된 독출전압(Vread)을 얻을 수 있게 된다.In addition, the transmission means 160 receiving the boosting voltage Vboosting outputs the boosting voltage Vboosting in response to a control signal Φ B1 applied from the outside. The boosting voltage Vboosting output from the transfer means 160 is charged to the boosting capacitor C5 of the coupling means 180. At this time, the power supply voltage VCC charged to the load capacitor C6 and the boosting voltage Vboosting charged to the boosting capacitor C5 are coupled, thereby boosting the read voltage Vread boosted to a desired level. You will get

만약, 상기 프리챠지수단(170)에 의해 전원전압(VCC)으로 프리챠지되는 레벨이 변동할 경우 상기 로드 커패시터(C6)에 챠지되는 레벨도 변동하여 독출전압(Vread)이 변동하게 될 것이다. 그러나, 본 발명에 따른 부스팅전압 발생부(200)로부터 출력되는 상기 부스팅 전압(Vboosting)은, 도 6B에 도시된 바와같이, 상기 전원전압(VCC)이 미리 설정된 레벨 이상으로 증가할 경우 감소하는 특징을 가지고 있기 때문에 프리챠지 레벨이 변동된 레벨만큼 상쇄되어 출력된다. 이로써, 안정된 전압레벨을 갖는 상기 독출전압(Vboosting)을 얻을 수 있다.If the level precharged by the precharge means 170 to the power supply voltage VCC is changed, the level charged by the load capacitor C6 is also changed to change the read voltage Vread. However, the boosting voltage Vboosting output from the boosting voltage generator 200 according to the present invention decreases when the power supply voltage VCC increases above a predetermined level, as shown in FIG. 6B. Since the precharge level is offset by the fluctuating level, it is output. As a result, the read voltage Vboosting having a stable voltage level can be obtained.

다시말해서, 부스팅 커패시터(C5)를 챠지하는데 사용되는 상기 부스팅 전압(Vboosting)을 발생함에 있어서, 전원전압(VCC)이 증가함에 따라 미리 설정된 레벨이상에서는 상기 기준전압 발생수단(110)으로부터 출력되는 기준전압(Vref)이 감소하게 되며, 이에따라 부스팅 전압(Vboosting)도 감소하게 된다. 전원전압(VCC)이 증가하면 독출전압(Vread)이 출력되는 출력단자(5)의 프리챠지 레벨도 증가하게 되지만, 이와 반대로 상기 부스팅 전압(Vboosting)이 전원전압(VCC)이 증가됨에 따라 감소하게 되어 상기 부스팅 커패시터(C5)에 챠지되는 레벨은 낮아지게 된다.In other words, in generating the boosting voltage Vboosting used to charge the boosting capacitor C5, the reference output from the reference voltage generating means 110 is above the predetermined level as the power supply voltage VCC increases. The voltage Vref is reduced, and accordingly, the boosting voltage Vboosting is also reduced. When the power supply voltage VCC increases, the precharge level of the output terminal 5 from which the read voltage Vread is output also increases, whereas the boosting voltage Vboosting decreases as the power supply voltage VCC increases. As a result, the level charged in the boosting capacitor C5 is lowered.

결국, 전원전압(VCC)이 증가됨에 따라 증가된 프리챠지 레벨을 부스팅 전압(Vboosting)에 의해 상쇄시키게 되어 부스팅되는 독출전압(Vread)을 일정하게 유지할 수 있게 되었다. 그리고, 도 6A에 도시된 기준전압의 변곡점 및 기울기는 원하는 전원전압 동작범위에 맞게(예를들면, 2.5볼트 - 3.8볼트) 저항들(R1 - R3)과 트랜지스터들(15, 16)을 변화시켜 조절할 수 있다. 그리고, 이러한 기준전압 레벨의 변화는 분배수단(140)의 저항들(R4, R5)의 비에 의하여 분배되는 부스팅 레벨에도 그대로 나타나게 된다.As a result, as the power supply voltage VCC increases, the increased precharge level is offset by the boosting voltage Vboosting, thereby maintaining the boosted read voltage Vread. The inflection point and slope of the reference voltage shown in FIG. 6A are changed by changing the resistors R1-R3 and the transistors 15 and 16 according to a desired power supply voltage operating range (for example, 2.5 volts to 3.8 volts). I can regulate it. In addition, the change of the reference voltage level also appears in the boosting level distributed by the ratio of the resistors R4 and R5 of the distribution means 140.

상기한 바와같이, 전원전압이 변화함에 따라 독출전압의 프리챠지 레벨이 변하게 되는 것을 변동된 레벨만큼 부스팅전압 발생부를 통해 부스팅 전압레벨을 감소시킴으로써, 전원전압의 변동에 관계없이 일정한 독출전압을 얻을 수 있게 되었다.As described above, by reducing the boosting voltage level through the boosting voltage generation unit by changing the precharge level of the read voltage as the power supply voltage changes, a constant read voltage can be obtained regardless of the change in the power supply voltage. It became.

Claims (11)

전원전압(VCC)에 응답하여, 소정레벨의 제 1 전압(Vboosting)을 출력하되 상기 전원전압(VCC)이 미리 설정된 소정레벨까지 상승하는 동안 상기 제 1 전압(Vboosting)도 함께 상승하며 상기 전원전압(VCC)이 상기 소정레벨 이상에서는 감소하는 상기 제 1 전압(Vboosting)을 출력하는 부스팅전압 발생부(200)와;In response to the power supply voltage VCC, a first voltage Vboosting of a predetermined level is output, while the first voltage Vboosting also increases while the power supply voltage VCC rises to a predetermined predetermined level, and the power supply voltage is also increased. A boosting voltage generator (200) for outputting the first voltage (Vboosting) whose VCC decreases above the predetermined level; 상기 부수팅전압 발생부(200)로부터 출력된 상기 제 1 전압(Vboosting)을 입력받아, 외부로부터 인가되는 제 1 제어신호(ΦB1)에 응답하여 상기 제 1 전압(Vboosting)을 출력하는 전달수단(160)과;Transfer means for receiving the first voltage (Vboosting) output from the sub-shooting voltage generator 200, and outputs the first voltage (Vboosting) in response to the first control signal (Φ B1) applied from the outside ( 160); 외부로부터 인가되는 제 2 제어신호(nΦen)에 응답하여, 독출전압(Vread)이 출력되는 출력단자(5)를 상기 전원원압(VCC)으로 프리챠지하는 프리챠지수단(170)과;Precharge means 170 for precharging the output terminal 5 to which the read voltage Vread is output to the power source voltage VCC in response to a second control signal nΦen applied from the outside; 상기 프리챠지수단(170)으로부터 출력된 상기 전원전압(VCC)을 챠지한 후 상기 전달수단(160)으로부터 출력된 상기 제 1 전압(Vboosting)과 상기 프리챠지된 전원전압(VCC)을 커플링하여 원하는 레벨로 상기 독출전압(Vread)을 부스팅하는 커플링수단(180)을 포함한 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.After charging the power supply voltage VCC output from the precharge means 170, the first voltage Vboosting output from the transfer means 160 is coupled to the precharged power supply voltage VCC. And a coupling means (180) for boosting said read voltage (Vread) to a desired level. 제 1 항에 있어서,The method of claim 1, 상기 부스팅전압 발생부(200)는, 소정레벨의 기준전압(Vref)을 출력하는 기준전압 발생수단(110)과;The boosting voltage generator 200 includes reference voltage generator 110 for outputting a reference voltage Vref of a predetermined level; 상기 기준전압 발생수단(110)으로부터 출력된 상기 기준전압(Vref)과 소정레벨의 분배전압(Vdivide)을 입력받아, 이를 비교하여 소정레벨의 비교신호(S_comp)를 출력하는 비교수단(120)과;Comparing means 120 for receiving the reference voltage (Vref) output from the reference voltage generating means 110 and the divided voltage (Vdivide) of a predetermined level, and compares it to output a comparison signal (S_comp) of a predetermined level and ; 상기 비교수단(120)으로부터 출력된 상기 비교신호(S_comp)에 응답하여, 상기 제 1 전압(Vboosting)을 출력하는 스위칭수단(130)과;Switching means (130) for outputting the first voltage (Vboosting) in response to the comparison signal (S_comp) output from the comparison means (120); 상기 스위칭수단(130)으로부터 출력된 상기 제 1 전압(Vboosting)을 입력받아, 이를 소정레벨로 변환한 상기 분배전압(Vdivide)을 출력하는 분배수단(150)과;Distribution means (150) for receiving the first voltage (Vboosting) output from the switching means (130) and outputting the divided voltage (Vdivide) converted to the predetermined level; 상기 스위칭수단(130)으로부터 출력되는 상기 제 1 전압(Vboosting)이 발진되는 것을 방지하기 위한 완충수단(150)으로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.And a buffering means (150) for preventing the oscillation of the first voltage (Vboosting) output from the switching means (130). 제 2 항에 있어서,The method of claim 2, 상기 기준전압 발생수단(110)은 복수개의 저항수단들(R1 - R3)과 제 1 및 제 2 MOS 트랜지스터들(15, 16)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.The reference voltage generating means (110) comprises a plurality of resistance means (R1-R3) and the first and second MOS transistors (15, 16) read-out voltage sub-circuit circuit of the nonvolatile semiconductor memory device. 제 2 항에 있어서,The method of claim 2, 상기 비교수단(120)은 제 3 내지 제 6 MOS 트랜지스터들(17 - 20)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.The comparing means (120) is a read voltage boosting circuit of a nonvolatile semiconductor memory device composed of third to sixth MOS transistors (17-20). 제 2 항에 있어서,The method of claim 2, 상기 스위칭수단(130)은 제 7 MOS 트랜지스터(21)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.The switching means 130 is a read voltage sub-circuit circuit of the nonvolatile semiconductor memory device consisting of a seventh MOS transistor (21). 제 2 항에 있어서,The method of claim 2, 상기 분배수단(140)은 상기 제 1 전압(Vboosting)이 출력되는 제 1 접속점(N1)과 접지전압(VSS)이 인가되는 접지단자(2) 사이에 직렬연결된 복수개의 저항수단들(R4, R5)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.The distribution means 140 includes a plurality of resistance means R4 and R5 connected in series between a first connection point N1 to which the first voltage Vboosting is output and a ground terminal 2 to which a ground voltage VSS is applied. Read voltage sub-testing circuit of a nonvolatile semiconductor memory device. 제 2 항에 있어서,The method of claim 2, 상기 완충수단(150)은 상기 제 1 접속점(N1)과 상기 비교신호(S_comp)가 전달되는 신호라인(L1) 사이에 연결된 커패시터수단(C4)으로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부수팅회로.The buffer means 150 is a read voltage boosting circuit of a nonvolatile semiconductor memory device including capacitor means C4 connected between the first connection point N1 and a signal line L1 through which the comparison signal S_comp is transmitted. . 제 1 항에 있어서,The method of claim 1, 상기 전달수단(160)은 상기 제 1 제어신호(ΦB1)에 응답하여 인에이블되며, 상기 제 1 전압(Vboosting)이 출력되는 상기 제 1 접속점(N1)과 제 2 접속점(N2) 사이에 채널이 연결된 제 8 MOS 트랜지스터(22)와;The transmission means 160 is enabled in response to the first control signal .phi.B1, and a channel is formed between the first connection point N1 and the second connection point N2 from which the first voltage Vboosting is output. An eighth MOS transistor 22 connected thereto; 상기 제 1 제어신호(ΦB1)에 응답하여 인에이블되며, 상기 제 2 접속점(N2)과 상기 접지단자(2) 사이에 채널이 연결된 제 9 MOS 트랜지스터(23)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.Reading of the nonvolatile semiconductor memory device including a ninth MOS transistor 23 enabled in response to the first control signal .phi.B1 and having a channel connected between the second connection point N2 and the ground terminal 2. Voltage boosting circuit. 제 1 항에 있어서,The method of claim 1, 상기 프리챠지수단(170)은 상기 제 2 제어신호(nΦen)에 응답하여 인에이블되며 전원전압(VCC)이 인가되는 전원단자(1)와 상기 출력단자(5) 사이에 채널이 연결된 제 10 MOS 트랜지스터(24)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.The precharge means 170 is enabled in response to the second control signal nΦen and has a tenth MOS in which a channel is connected between the power supply terminal 1 to which the power supply voltage VCC is applied and the output terminal 5. A read voltage boosting circuit of a nonvolatile semiconductor memory device comprising a transistor 24. 제 1 항에 있어서,The method of claim 1, 상기 커플링수단(180)은 상기 전달수단(160)의 출력단과 상기 출력단자(5) 사이에 연결된 부스팅 커패시터(C5)로 구성된 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.The coupling means (180) of the read voltage boosting circuit of the nonvolatile semiconductor memory device consisting of a boosting capacitor (C5) connected between the output terminal of the transfer means (160) and the output terminal (5). 소정레벨의 기준전압(Vref)을 출력하는 기준전압 발생수단(110)과;Reference voltage generating means (110) for outputting a reference voltage (Vref) of a predetermined level; 상기 기준전압 발생수단(110)으로부터 출력된 상기 기준전압(Vref)과 소정레벨의 분배전압(Vdivide)을 입력받아, 이를 비교하여 소정레벨의 비교신호(S_comp)를 출력하는 비교수단(120)과;Comparing means 120 for receiving the reference voltage (Vref) output from the reference voltage generating means 110 and the divided voltage (Vdivide) of a predetermined level, and compares it to output a comparison signal (S_comp) of a predetermined level and ; 상기 비교수단(120)으로부터 출력된 상기 비교신호(S_comp)에 응답하여, 소정레벨의 제 1 전압(Vboosting)을 출력하는 스위칭수단(130)과;Switching means (130) for outputting a first voltage (Vboosting) of a predetermined level in response to the comparison signal (S_comp) output from the comparison means (120); 상기 스위칭수단(130)으로부터 출력된 상기 제 1 전압(Vboosting)을 입력받아, 이를 소정레벨로 변환한 상기 분배전압(Vdivide)을 출력하는 분배수단(140)과;Distribution means (140) for receiving the first voltage (Vboosting) output from the switching means (130) and outputting the divided voltage (Vdivide) converted to the predetermined level; 상기 스위칭수단(130)으로부터 출력된 상기 제 1 전압(Vboosting)이 발진되는 것을 방지하기 위한 완충수단(150)과;Buffer means (150) for preventing the oscillation of the first voltage (Vboosting) output from the switching means (130); 상기 스위칭수단(130)으로부터 출력된 상기 제 1 전압(Vboosting)을 입력받아, 외부로부터 인가되는 제 1 제어신호(ψB1)에 응답하여 상기 제 1 전압(Vboosting)을 출력하는 전달수단(160)과;A transmission means 160 which receives the first voltage Vboosting output from the switching means 130 and outputs the first voltage Vboosting in response to a first control signal ψ B1 applied from the outside; ; 외부로부터 인가되는 제 2 제어신호(nψen)에 응답하여, 독출전압(Vread)이 출력되는 출력단자(5)를 전원전압(VCC)으로 프리챠지하는 프리챠지수단(170)과;Precharge means (170) for precharging the output terminal (5) from which the read voltage (Vread) is output to the power supply voltage (VCC) in response to a second control signal (n? En) applied from the outside; 상기 전달수단(160)으로부터 출력된 상기 제 1 전압(Vboosting)을 입력받아, 상기 전원전압(VCC)으로 프리챠지된 상기 출력단자(5)를 상기 제 1 전압(Vboosting)으로 커플링시키는 커플링 수단(180)을 포함한 불휘발성 반도체 메모리 장치의 독출전압 부스팅회로.A coupling for receiving the first voltage Vboosting output from the transfer means 160 and coupling the output terminal 5 precharged with the power supply voltage VCC to the first voltage Vboosting. A read voltage boosting circuit of a nonvolatile semiconductor memory device including means (180).
KR1019960066431A 1996-12-16 1996-12-16 Read voltage boosting circuit for non-volatile semiconductor memory KR100225851B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066431A KR100225851B1 (en) 1996-12-16 1996-12-16 Read voltage boosting circuit for non-volatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066431A KR100225851B1 (en) 1996-12-16 1996-12-16 Read voltage boosting circuit for non-volatile semiconductor memory

Publications (2)

Publication Number Publication Date
KR19980047905A KR19980047905A (en) 1998-09-15
KR100225851B1 true KR100225851B1 (en) 1999-10-15

Family

ID=19488237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066431A KR100225851B1 (en) 1996-12-16 1996-12-16 Read voltage boosting circuit for non-volatile semiconductor memory

Country Status (1)

Country Link
KR (1) KR100225851B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543318B1 (en) * 2002-10-07 2006-01-20 주식회사 하이닉스반도체 Boosting voltage control circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543318B1 (en) * 2002-10-07 2006-01-20 주식회사 하이닉스반도체 Boosting voltage control circuit
US7123078B2 (en) 2002-10-07 2006-10-17 Hynix Semiconductor Inc. Boosting voltage control circuit

Also Published As

Publication number Publication date
KR19980047905A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
US6753720B2 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
EP0643393B1 (en) Semiconductor memory device having voltage booster circuit
US7742358B2 (en) Power supply circuit and semiconductor memory
US5220221A (en) Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages
US5056062A (en) Method of operating an eprom including delaying and boosting steps
US5903513A (en) Semiconductor integrated circuit device with clock frequency invariant voltage step-down circuit
US20070097769A1 (en) Semiconductor memory
US5883837A (en) Reading circuit for semiconductor memory cells
US20060077745A1 (en) Semiconductor device and method for boosting word line
KR940003409B1 (en) Sense-amp control circuit of the semiconductor memory device
US5940322A (en) Constant voltage generating circuit with improved line voltage control
US7576523B2 (en) Power supply circuit and semiconductor memory
US5875146A (en) Semiconductor integrated circuit device with burst length invariant internal circuit
US6490212B1 (en) Bitline precharge matching
US6559707B1 (en) Bootstrap circuit
US5420869A (en) Semiconductor integrated circuit device
KR100225851B1 (en) Read voltage boosting circuit for non-volatile semiconductor memory
US6052317A (en) Output circuit of semiconductor memory device
KR100495854B1 (en) Boosting circuit
US6650147B2 (en) Sense amplifier with extended supply voltage range
KR100299192B1 (en) Semiconductor integrated circuit
US20020113627A1 (en) Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption
US6515932B1 (en) Memory circuit
KR100195870B1 (en) Bit-line precharge voltage generating circuit
KR100420084B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee