KR100225384B1 - 반도체 칩의 범프 형성방법 - Google Patents
반도체 칩의 범프 형성방법Info
- Publication number
- KR100225384B1 KR100225384B1 KR1019970013881A KR19970013881A KR100225384B1 KR 100225384 B1 KR100225384 B1 KR 100225384B1 KR 1019970013881 A KR1019970013881 A KR 1019970013881A KR 19970013881 A KR19970013881 A KR 19970013881A KR 100225384 B1 KR100225384 B1 KR 100225384B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- chip
- pads
- metal
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩의 범프 형성방법에 관한 것으로, 반도체 칩의 상면에 형성된 다수의 패드들을 동수의 메탈 패드를 이용하여 칩의 액티브 영역 전면에 걸쳐 분포되도록 재구성한 후, 이와 같이 재구성된 다수개의 메탈 패드에 도전 물질을 소정 높이로 증착하여 범프를 형성하고, 이 범프와 오리지널 패드를 메탈 라인으로 연결하여 라지-피치의 범프를 형성하는 반도체 칩의 범프 형성방법을 제공한다. 이와 같은 본 발명에 의한 반도체 칩의 범프 형성방법은, 화인-피치로 배열된 칩의 패드를 칩의 상면 전체에 걸쳐 라지-피치로 분포되도록 재구성한 후, 재구성된 패드에 범프를 형성함으로써 화인-피치의 범프 형성 한계를 극복할 수 있다. 또한 칩 전면에 걸쳐 범프 포메이션을 할 수 있기 때문에 범프 로케이션의 자유성을 최대한 구사할 수 있고, 이에 따라 기판에의 칩 본딩이나 기판의 다자인 한계에 쉽게 대처할 수 있다. 그리고 칩 사이즈의 경박단소화에 따른 작은 크기의 패드 경우에도 상관없이 높은 실뢰성과 전단 강도를 갖는 범프를 형성할 수 있을 뿐만 아니라 범프 형성의 불량 및 칩 본딩시 발생할 수 있는 불량을 극소화시킬 수 있다.
Description
본 발명은 반도체 칩의 상면에 형성되는 패드에 외부와 전기적 도통 및 실장을 위한 범프를 형성하는 방법에 관한 것으로, 특히 화인-피치(Fine-pitch)의 패드(pad)를 갖는 칩의 범프 형성에 적합한 반도체 칩의 범프 형성방법에 관한 것이다.
일반적으로, 소정의 여러 단위 공정을 거쳐 제조된 반도체 칩의 상면(Active area)에는 외부와의 전기적인 도통을 위한 전극, 즉 패드라는 것이 구비되어 있다.이와같은 패드에는 외부 접속 리드가 접속되거나, 경우에 따라서는 범프가 형성되어 접속 단자로 이용된다. 즉 필립-칩(Filp chip), 칩 온 글래스(Chop On Glass), 칩 온 보드(Chip On Board) 및 칩 온 플럭스(Chip On Flex)등에 있어서는 상기와 같이 패드에 별도의 도전 범프를 형성하여 외부 접속 단자로 이용하고 있다.
상기한 바와 같은 범프는 통상, 반도체 칩의 상면, 즉 패드가 형성되어 있는 면에 언더 배리어 메탈을 소정 두께로 형성한 후, 이를 마스크 얼라인하고 에칭하는 것으로 형성하고 있는 바, 이를 첨부한 도 1를 참조하여 보다 구체적으로 살펴보면 다음과 같다.
도시된 바와 같이, 종래의 범프 형성방법은 소정의 단위 공정을 거쳐 나온 웨이퍼의 상면에 언더 배리어 메탈을 소정 두께로 증착하는 단계와, 이 메탈층 위에 포토 레지스트를 코팅하는 단계와, 이 코팅층의 패드 형성 위치를 마스크 얼라인하는 단계와, 마스크 얼라인된 코팅층을 노광 및 현상하여 패드 위치를 오픈시키는 단계와, 상기의 단계에서 노출된 부위에 도전성 물질을 플래팅하는 단계와, 포토 레지스트 스티립 단계와, 최종의 언더 배리어 메탈 에칭 단계로 이루어진다.
그러나, 상기한 바와 같은 일반적인 반도체 칩의 범프 형성방법은 화인-피치의 패드인 경우 범프 형성이 불가능하다는 문제가 있었다. 더욱이 화인 피치 구성의 일환으로 칩의 패드 사이즈를 작게 함에 따라 범프 형성의 신뢰성 및 전단 강도(Shear strength)가 악화된다는 문제도 발생되고 있었다. 또한 종래의 범프 형성방법은 화인 피치의 패드위에 그대로 범프를 형성함으로써 범프 형성시 불량이 자주 발생되고 본딩시에도 불량이 발생되는 문제가 있어, 개선이 요구되었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 칩의 액티브 영역 전면에 걸쳐 범프를 분포시킴으로써 라지-피치 범프를 형성할 수 있는 반도체 칩의 범프 형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 많은 수의 패드를 갖음으로써 칩의 패드 사이즈가 작은 경우에도 신뢰도 및 전단 강도가 우수한 범프를 형성할 수 있는 반도체 칩의 범프 형성방법을 제공하는데 있다.
제1도는 종래 일반적인 반도체 칩의 범프 형성방법에 대한 공정 흐름도.
제2도 내지 제8도는 본 발명에 의한 반도체 칩의 범프 형성방법을 설명하기 위한 도면으로써,
제2a도는 웨이퍼의 평면도.
제2b도는 상기의 웨이퍼로부터 하나의 다이를 발췌하여 보인 평면도.
제2c도는 제2b도의 단면도.
제3도는 제2c도에 나타난 다이위에 포토 레지스트를 코팅한 상태의 단면도.
제4a도 및 제4b도는 코팅된 포토 레지스트를 마스크 얼라인한 후 현상/노광한 상태의 단면도 및 부분 평면도.
제5a도 및 제5b도는 범프 포메이션 상태의 단면도 및 부분 평면도.
제6a도 및 제6b도는 범프 포메이션 후 포토 레지스트를 제거한 상태의 단면도 및 부분 평면도.
제7도는 리-포토 레지스트 코팅 상태의 단면도.
제8도는 제7도의 리-코팅된 포토 레지스트를 마스크 얼라인한 후 현상/노광한 상태의 부분 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1; 웨이퍼 2; 반도체의 칩
3; 언더 배리어 메탈층 4; 접착 메탈층
5; 제1포토 레지스트층 6; 범프
7; 제2포토 레지스트층 8; 메탈 라인
상기와 같은 본 발명의 목적은, 반도체 칩의 상면에 형성된 다수의 패드들을 동수의 메탈 패드를 이용하여 칩의 액티브 영역 전면에 걸쳐 분포되도록 재구성한 후, 이와 같이 재구성된 다수개의 메탈 패드에 도전 물질을 소정 높이로 증착하여 범프를 형성하고, 이 범프와 오리지널 패드를 메탈 라인으로 연결하여 라지-피치 범프로 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법을 제공함으로써 달성된다.
이와 같은 본 발명에 의한 반도체 칩의 범프 형성방법은, 화인-피치로 배열된 칩의 패드를 칩의 상면 전체에 걸쳐 라지-피치로 분포되도록 재구성한 후, 재구성된 패드에 범프를 형성함으로써 화인-피치의 범프 형성 한계를 극복하여 어떠한 경우의 칩 패드에도 높은 신뢰성을 갖는 범프를 형성할 수 있다.
[실시예]
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 도2 내지 도8은 본 발명에 의한 반도체 칩의 범프 형성방법을 설명하기 위한 도면이다. 여기서, 도2a는 웨이퍼의 평면도이고, 도2b는 상기의 웨이퍼로부터 하나의 다이를 발췌하여 보인 평면도이며, 도 2c는 도2b의 단면도이고, 도3은 도2c에 나타낸 다이위에 포토 레지스트를 코팅한 상태의 단면도이다. 또한 도4a 및 4b는 코팅된 포토 레지스트를 마스크 얼라인한 후 현상/노광한 상태의 단면도 및 부분 평면도이고, 도 5a 및 5b는 범프 포메이션 상태의 단면도 및 부분 평면도이며, 도6a 및 6b는 범프 포메이션 후 포토 레지스트를 제거한 상태의 단면도 및 부분 평면도이다. 그리고 도 7은 리-포토 레지스트 코팅 상태의 단면도이고, 도8은 도7의 리-코팅된 포토 레지스트를 마스크 얼라인한 후 현상/노광한 상태의 부분 평면도이다.
도면에서 참조 부호 1은 웨이퍼이고, 2는 상기의 웨이퍼(1)로부터 발췌해 낸 하나의 반도체 칩으로서, 도시된 바와 같이, 반도체 칩(2)의 상면 가장자리에는 다수의 패드(2a)가 화인-피치로 배열되어 있다. 본 발명에 의하면 상기 화인-피치의 패드들은 칩(2)의 상면 전체에 걸쳐 라지-피치로 재구성되어 분포되는데, 이와 같은 패드의 재구성단계는 다음과 같다,
패드의 재구성을 위한 첫단계(이는 본 발명에 의한 범프 형성방법의 첫단계이기도 하다)는, 여러 단위 공정을 거쳐 나온 웨이퍼(1)(이 웨이퍼에는 다수개의 반도체 칩이 존재하고 있음)의 전면에 배리어 메탈(Barrier metal)을 증착하여 소정 두께의 언더 배리어 메탈층(3)을 형성하는 단계이다. 여기서 배리어 메탈으로는 Ti/W/Au, 또는 Cu/Ni+Cr/Cu 등을 사용할 수 있고, 두께는 최소 2000Å에서 최대 7500Å 정도로 할 수 있다. 또한 배리어 메탈을 증착하는 방법은 통상의 디포지션 방법 또는 증기 증착법을 이용할 수 있다.
도2c에서 미설명 부호는 4는 접착 메탈층으로서, 이는 후술하는 포토 레지스터와의 접착력을 좋게 하기 위하여 형성되는데, 골드나 구리를 스퍼터링 또는 증기증착법으로 증착하는 것에 의하여 형성된다.
상기와 같이 언더 배리어 메탈층을 형성한 다음에는 이 메탈층(3)(4)위에 포토 레지스트를 코팅하여 소정 두께의 포토 레지스트층(5)을 형성한다. 이 때 포토 레지스트층의 두께는 최소 10㎛에서 최대 200㎛으로 함이 적당하다.
이후, 상기 포토 레지스트층(5)의 메탈 패드 형성 위치를 마스크로써 얼라인시키는데, 이 때 형성될 메탈 패드의 크기가 적어도 50×50㎛ 이상이 되도록 한다.
그런 다음 마스크 얼라인된 포토 레지스트층을 노광 및 현상 공정을 통하여 오픈시키게 되면 하부의 언더 배리어 메탈이 노출되어 패드화됨으로써 패드의 재구성이 이루어지게 된다.
상기한 바와 같은 공정에 의해 재구성된 메탈 패드에 도전 금속을 플래팅할여 범프(6)를 형성하고, 남아 있는 포토 레지스트를 제거한다. 여기서 범프 형성은 일렉트로플래팅 또는 일렉트로레스 디핑 방식을 이용하여 형성할 수 있다.
상기와 같은 공정후에는 범프(6)와 오리지널 패드(1a)를 전기적으로 연결하는 공정을 진행하는 바, 이는 다음과 같은 공정으로 이루어진다.
범프(6)가 형성된 칩의 상면 전체에 제2포토 레지스트층(7)을 형성한 후, 이 포토 레지스트층(7)을 마스크 얼라인하는데, 얼라인 부위는 오리지널 패드 부위에서 메탈 패드까지의 부위를 제외한 부위를 얼라인시킨다.
이와 같이 마스크 얼라인후 포토 레지스트를 노광 및 현상하게 되면 오리지널 패드와 연결부위는 포토 페지스트로 스텝 커버리지되고, 나머지 모든 부위는 언더 배리어 메탈으로 노출되게 되는데, 이와 같은 상태에서 노출된 언더 배리어 메탈을 식각한 후 포토 레지스트를 제거하게 되면, 오리지널 패드와 범프 사이에 언더 배리어 메탈에 의한 메탈 라인(8)이 형성되어 오리지널 패드와 범프가 연결되게 된다. 여기서, 상기한 제2포토 레지스트층은 범프의 높이보다 5㎛이상 낮은 두께로 형성함이 좋으며, 메탈 라인의 폭은 최소 10㎛에서 최대 100㎛정도로 한다.
그리고 최종적으로 노출된 오리지널 패드와 메탈 라인의 보호를 위하여 이 부위에 패시배이션을 함으로써, 반도체 칩의 전면에 걸쳐 분포하는 라지-피치 범프를 형성한다.
즉, 본 발명은 화인-피치로 배치된 패드를 칩의 전면에 걸쳐 화인 피치로 분포되도록 재구성한 후, 이와 같이 재구성된 패드에 범프를 형성함으로써 라지-피치 범프로 형성하는 방법으로, 화인 피치의 범프 형성 한계를 극복하여 신뢰성이 높은 범프를 형성할 수 있는 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 칩의 범프 형성방법은, 화인-피치로 배열된 칩의 패드를 칩의 상면 전체에 걸쳐 라지-피치로 분포되도록 재구성한 후, 재구성된 패드에 범프를 형성함으로써 화인-피치의 범프 형성 한계를 극복할 수 있다. 또한 칩 전면에 걸쳐 범프 포메이션을 할 수 있기 때문에 범프 로케이션의 자유성을 최대한 구사할 수 있고, 이에 따라 기판에의 칩 본딩이나 기판의 디자인 한계에 쉽게 대처할 수 있다. 그리고 칩 사이즈의 경박단소화에 따른 작은 크기의 패드 경우에도 상관없이 높은 신뢰성과 전단 강도를 갖는 범프를 형성할 수 있을 뿐만 아니라 범프 형성의 불량 및 칩 본딩시 발생할 수 있는 불량을 극소화시킬 수 있다.
이상에서는 본 발명에 의한 반도체 칩의 범프 형성방법을 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (5)
- 반도체 칩의 상면에 형성된 다수의 패드를 동수의 메탈 패드를 이용하여 칩의 상면 전체에 걸쳐 분포되도록 재구성한 후, 이 메탈 패드에 범프를 형성하고, 오리지널 패드와 메탈 라인으로 연결하여 라지-피치 범프로 형성하는 반도체 칩의 범프 형성방법으로서, 칩의 상면 전체에 언더 배리어 메탈층을 형성하는 단계; 상기 언더 배리어 메탈층에 포토 레지스트를 코팅한 후 이 포토 레지스트층의 메탈 패드 형성 위치를 마스크 얼라인하는 단계; 마스크 얼라인된 포토 레지스트층을 노광 및 현상하여 메탈 패드 형성 위치를 오픈시키는 단계; 포토 레지스트층의 오픈된 메탈 패드 위치에 도전 물질을 플래팅하여 충진시키는 단계; 포토 레지스트를 제거하여 범프를 노출시킨 후 이 구조물에 범프의 높이보다 낮은 높이로 제2포토 레지스트층을 형성하는 단계; 상기 제2포토 레지스트층의 오리지널 패드 위치와 메탈 라인 위치를 제외한 전체면을 마스크 얼라인하는 단계; 마스크 얼라인된 제2포토 레지스트층을 노광 및 현상하여 마스크 얼라인된 부분의 언더 배리어 메탈층을 노출시키는 단계; 상기의 단계에 의해 노출된 언더 배리어 메탈층을 식각한 후 포토 레지스트를 제거하여 오리지널 패드와 메탈 라인을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
- 제1항에 있어서, 상기 언더 배리어 메탈층은 Ti/W/Au, 또는 Cu/Ni+Cr/Cu를 최소 2000Å에서 최대 7500Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
- 제1항에 있어서, 재구성되는 메탈 패드는 최소 50㎛×50㎛에서 최대 200㎛×200㎛의 크기로 100∼200㎛의 간격을 유지하여 형성되고, 칩의 전면 또는 오리지널 패드의 좌/우에 위치되는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
- 제1항에 있어서, 상기 메탈 라인의 폭은 10∼100㎛인 것을 특징으로 하는 반도체 칩의 범프 형성방법.
- 제1항에 있어서, 노출된 오리지널 패드와 메탈 라인을 보호하기 위한 패시베이션 공정이 더 추가되는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013881A KR100225384B1 (ko) | 1997-04-15 | 1997-04-15 | 반도체 칩의 범프 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013881A KR100225384B1 (ko) | 1997-04-15 | 1997-04-15 | 반도체 칩의 범프 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076963A KR19980076963A (ko) | 1998-11-16 |
| KR100225384B1 true KR100225384B1 (ko) | 1999-10-15 |
Family
ID=19502862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013881A KR100225384B1 (ko) | 1997-04-15 | 1997-04-15 | 반도체 칩의 범프 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100225384B1 (ko) |
-
1997
- 1997-04-15 KR KR1019970013881A patent/KR100225384B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980076963A (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010389A (en) | Integrated circuit substrate with contacts thereon for a packaging structure | |
| US5244833A (en) | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer | |
| US5854513A (en) | Semiconductor device having a bump structure and test electrode | |
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| US6906422B2 (en) | Microelectronic elements with deformable leads | |
| KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| US6415974B2 (en) | Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| US6566239B2 (en) | Semiconductor device manufacturing method having a step of forming a post terminal on a wiring by electroless plating | |
| US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US6853084B2 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| US7271095B2 (en) | Process for producing metallic interconnects and contact surfaces on electronic components | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| US6596611B2 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
| US7202421B2 (en) | Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| KR100225384B1 (ko) | 반도체 칩의 범프 형성방법 | |
| US20030189249A1 (en) | Chip structure and wire bonding process suited for the same | |
| US7172966B2 (en) | Method for fabricating metallic interconnects on electronic components | |
| KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
| KR960002770B1 (ko) | 탭(tab) 패키지의 테이프 본딩방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |