KR100223961B1 - Accumulation control system and method in the semiconductor manufacture - Google Patents

Accumulation control system and method in the semiconductor manufacture Download PDF

Info

Publication number
KR100223961B1
KR100223961B1 KR1019960012741A KR19960012741A KR100223961B1 KR 100223961 B1 KR100223961 B1 KR 100223961B1 KR 1019960012741 A KR1019960012741 A KR 1019960012741A KR 19960012741 A KR19960012741 A KR 19960012741A KR 100223961 B1 KR100223961 B1 KR 100223961B1
Authority
KR
South Korea
Prior art keywords
time
cleaner
wafer
lot
stagnation
Prior art date
Application number
KR1019960012741A
Other languages
Korean (ko)
Other versions
KR970072287A (en
Inventor
이민호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960012741A priority Critical patent/KR100223961B1/en
Publication of KR970072287A publication Critical patent/KR970072287A/en
Application granted granted Critical
Publication of KR100223961B1 publication Critical patent/KR100223961B1/en

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41865Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers

Abstract

단위 수량의 웨이퍼가 서로 다른 두 공정설비간을 이동할 때 소요되는 정체시간을 자동으로 체크하여 웨이퍼의 로딩을 제어하는 반도체 제조공정간 정체관리시스템 및 정체관리방법에 관한 것이다.The present invention relates to a congestion management system and congestion management method between semiconductor manufacturing processes that automatically checks the stall time required when a unit quantity of wafers move between two different process facilities to control the loading of wafers.

본 발명은, 로트 단위의 웨이퍼 이송을 제어하는 제어부, 웨이퍼의 표면을 처리하는 클리너 및 표면처리된 웨이퍼가 이송되면 특정 공정을 수행하는 확산로로 구비하여 정체시간이 일정시간 이상소요된 웨이퍼에 대하여 클리너로 재이송되도록 구성됨으로써, 클리너에서 표면처리된 로트에 대한 고유코드와 그에 연관된 클리너에서의 공정종료시각을 저장하는 제 1 단계 및 확산로로 웨이퍼가 투입되기전 해당 고유번호를 백업하여 이송에 소요된 정체시간을 계산하여 정체시간이 소정 기준시간 이상인 웨이퍼를 클리너로 회송시키는 제 2 단계로 이루어진다.The present invention includes a controller for controlling wafer transfer in a lot unit, a cleaner for treating the surface of the wafer, and a diffusion path for performing a specific process when the surface-treated wafer is transferred. It is configured to be re-transferred to the cleaner, so that the first step of storing the unique code for the lot treated in the cleaner and the end time of the process associated with the cleaner and backing up the unique number before the wafer is introduced into the diffusion furnace. The second step is to calculate the required retention time and return the wafer having the retention time equal to or greater than the predetermined reference time to the cleaner.

따라서, 특정 공정을 수행하기에 최적의 상태로 웨이퍼가 설비내로 투입되므로 생산성 및 수율이 향상되며, 정확한 정체관리로 인하여 자동화되는 공정시스템의 효율적인 관리가 가능한 효과가 있다.Therefore, since the wafer is introduced into the facility in an optimal state to perform a specific process, productivity and yield are improved, and efficient management of the automated process system is possible due to accurate congestion management.

Description

반도체 제조공정간 정체관리시스템 및 정체제어방법Stagnation management system and stagnation control method between semiconductor manufacturing processes

제1도는 종래의 반도체 공정간 정체관리시스템에 의한 공정도이다.1 is a process chart by the conventional semiconductor process management system.

제2도는 본 발명에 따른 반도체 공정간 정체관리시스템의 실시예를 나타내는 블록도이다.2 is a block diagram illustrating an embodiment of a semiconductor interprocess identity management system according to the present invention.

제3도는 본 발명에 따른 반도체 제조공정간 정체관리방법의 실시예로서 제어부와 클리너가 인터페이스 되면서 이루어지는 동작의 흐름도이다.3 is a flowchart illustrating an operation performed while the controller and the cleaner are interfaced as an embodiment of the method for managing congestion between semiconductor manufacturing processes according to the present invention.

제4도는 본 발명에 따른 반도체 제조공정간 정체관리방법의 실시예로서 제어부와 로딩부가 인터페이스 되면서 이루어지는 동작의 흐름도이다.4 is a flowchart of an operation performed while the control unit and the loading unit are interfaced as an embodiment of the method for managing congestion between semiconductor manufacturing processes according to the present invention.

제5도는 본 발명에 따른 반도체 제조공정간 정체관리방법의 실시예로서 제어부와 확산로가 인터페이스 되면서 이루어지는 동작의 흐름도이다.5 is a flowchart illustrating an operation performed while the control unit and the diffusion path are interfaced as an embodiment of the method for managing congestion between semiconductor manufacturing processes according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 클리너 12 : 로딩부10 cleaner 12 loading unit

14 : 확산로 16 : 제어부14: diffusion path 16: control unit

본 발명은 반도체 제조공정간 정체관리시스템 및 정체관리방법에 관한 것으로서, 보다 상세하게는 단위 수량의 웨이퍼가 서로 다른 두 공정설비간을 이동할 때 소요되는 정체시간을 자동으로 체크하여 웨이퍼의 로딩을 제어하는 반도체 제조공정간 정체관리시스템 및 정체관리방법에 관한 것이다.The present invention relates to a congestion management system and a congestion management method between semiconductor manufacturing processes, and more particularly, to control the loading of wafers by automatically checking the stall time required when a unit quantity of wafers moves between two different process facilities. It relates to a congestion management system and a congestion management method between semiconductor manufacturing processes.

통상적으로, 웨이퍼( Wafer)를 기재(基材)로 제작되는 반도체장치는 산화, 확산, 증착, 이온주입 및 사진식각 등의 복수의 다단계 공정을 순차적으로 거치도록 되어 있으며, 이러한 각 공정을 위한 해당설비가 각 제조라인별로 설치된다.In general, a semiconductor device in which a wafer is made of a substrate is sequentially subjected to a plurality of multi-step processes such as oxidation, diffusion, deposition, ion implantation, and photolithography. Equipment is installed for each manufacturing line.

각 개별 고정설비는 보통 통계적 공정관리 방식에 의하여 공정이 이루어지고 있으며, 작업자가 런시트(Run Sheet)에 공정특성, 공정시작 및 종료시각 등을 기재하고, 기재된 것을 참조하여 설비의 관리 및 연속되는 공정이 이루어지고 있다.Each individual fixture is usually processed by statistical process control method, and the operator writes process characteristics, process start and end time on the run sheet, and manages and continues the equipment with reference to the description. The process is taking place.

이러한 개별 고정설비에서 해당 공정이 완료된 후 후속 공정을 위한 설비로 웨이퍼가 이송되어서 후속공정이 시작되기 전까지, 특정 웨이퍼에 대해서 이송 또는 적체로 인한 로딩의 정체시간이 발생되고 있으며, 정체시간은 공정에 따라 전(前) 공정을 수행하여 표면의 양태가 특정 지어진 웨이퍼의 상태를 가변시키는 주요 원인으로 작용될 수 있다.After the process is completed in these individual fixing facilities, the wafer is transferred to the facility for subsequent processing, and the delay time of loading due to the transfer or accumulation occurs for the specific wafer. As a result, the surface of the wafer may be a major cause of changing the state of a given wafer by performing a pre-process.

구체적인 예에 대하여 제 1 도를 참조하여 설명한다.A concrete example is demonstrated with reference to FIG.

반도체 웨이퍼에는 게이트 옥사이드(Gate Oxide), 게이트 폴리(Gate Poly), 포클(Pocl), 질화막, 캡(Cap), S- 폴리 및 P- 폴리와 같은 막을 형성시키기 위한 공정이 연속적으로 이루어진다.In the semiconductor wafer, processes for forming films such as gate oxide, gate poly, pocl, nitride, cap, s-poly, and p-poly are continuously performed.

전술한 것과 같은 공정은 거의 확산로에서 이루어지는 것으로서, 확산로에 투입되기전 웨이퍼는 클리닝(Cleaning)을 거친다.The same process as described above occurs almost in the diffusion furnace, and the wafer is cleaned before being introduced into the diffusion furnace.

즉, 확산전 클리너로 웨이퍼의 표면을 클리닝시킨 후(S2), 작업자는 특정 웨이퍼에 대하여(로트 단위의 경우 로트에 대하여) 클리닝시간을 런시트에 기재하고 대기시킨다.(S4) 여기에서 대기시간은 이송에 걸리는 시간을 포괄적으로 의미하는 것으로서 확산로에서 공정을 수행해야 할 웨이퍼의 적체에 따라 소요되는 로딩시간까지 포함한다. 일반적으로 확산공정 또는 산화막 성장을 수행하기 전에 클리닝 후 정체시간으로 약 30분 정도가 제한시간으로 설정된다. 이러한 정체시간의 제한은 막간 열처리에 의한 산화막이 아닌 질화막에 의하여 산화막이 성장되는 것을 방지하고자 관리된다.That is, after cleaning the surface of the wafer with a pre-diffusion cleaner (S2), the operator writes the cleaning time on the run sheet for the specific wafer (in the case of the lot unit) and waits (S4). Means the time taken for the transfer to be comprehensive and includes loading time according to the accumulation of wafers to be processed in the diffusion furnace. Generally, about 30 minutes is set as the time limit after the cleaning before performing the diffusion process or the oxide film growth. The restriction of the retention time is managed to prevent the oxide film from growing by the nitride film rather than the oxide film by the interlayer heat treatment.

따라서, 확산로로 웨이퍼가 투입될 때 작업자는 공정 S6에서 런시트에 기재된 해당 클리닝시간을 확인하여 대기시간을 계산한 후 웨이퍼가 공정수행에 적합한가 판단한다.Therefore, when the wafer is introduced into the diffusion furnace, the operator checks the corresponding cleaning time described in the run sheet in step S6, calculates the waiting time, and determines whether the wafer is suitable for performing the process.

작업자의 주관적 판단에 의하여 정체시간이 제한시간을 초과하지 않은 것으로 판단되면 작업자는 공정S8에서 확산로로 웨이퍼를 투입하여 공정을 진행시키고, 정체시간이 제한시간을 초과한 것으로 판단되면 작업자는 웨이퍼에 불필요한 메탈막 또는 산화질화막이 형성된 것으로 판단하여 공정 S10에서 재클리닝시킨다.If it is determined by the subjective judgment of the worker that the stagnation time has not exceeded the time limit, the worker inputs the wafer into the diffusion path in step S8 to proceed with the process. It is judged that an unnecessary metal film or oxynitride film is formed and is recleaned in step S10.

전술한 바와 같이 종래의 재클리닝의 판단은 작업자의 주관적인 판단에 좌우되며, 나름대로의 기준을 설정한 경우에도 계산의 착오, 공정의 착오 등이 발생될 수 있어서 반도체장치의 특성변화 또는 수율의 저하가 발생되는 문제점이 있었다.As described above, the determination of the conventional recleaning depends on the subjective judgment of the operator, and even when a standard of its own is set, error of calculation, error of process, etc. may occur, so that the change of characteristics of the semiconductor device or the decrease of the yield may occur. There was a problem that occurred.

본 발명의 목적은, 특정 공정에서 후속공정으로 이송되는 중간에 발생되는 정체시간을 체크하여 후속공정을 진행함에 웨이퍼에 영향이 없도록 관리하기 위한 반도체 제조공정간 정체관리시스템을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a congestion management system between semiconductor manufacturing processes for checking the stagnation time occurring in the middle of the transfer from the specific process to the subsequent process so as not to affect the wafer during the subsequent process.

본 발명의 다른 목적은, 웨이퍼에 대해서 클리닝을 수행한 후 확산로로 이송되는 과정에서 소요되는 정체시간을 체크하여 특정 웨이퍼에 대하여 일정시간 이상의 정체가 지속되지 않도록 방지하기 위한 반도체 제조공정간 정체관리방법을 제공하는 데 있다.Another object of the present invention is to check the stagnation time required during the transfer to the diffusion furnace after cleaning the wafer, and to manage the stagnation between semiconductor manufacturing processes to prevent the stagnation of the wafer for a certain time or more. To provide a way.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 제조공정간 정체제어시스템은, 후속공정을 수행하기 위하여 웨이퍼의 표면을 클리닝하는 클리너, 상기 클리너로부터 로딩된 웨이퍼를 확산공정 또는 산화공정하게 되는 확산로, 상기 클리너로부터 인출된 웨이퍼를 대기상태로 유지하다가 제어수단의 제어하에 클리너 혹은 확산로로 선택적으로 로딩하게 되는 로딩부 및 상기 클리너로부터 인출되어 확산로로 로딩되기 직전까지의 정체시간을 기준정체시간과 대비하여 정체시간이 기준정체시간 경과시에는 웨이퍼가 클리너로 회송되고 기준정체시간 경과되지 않은 경우에는 웨이퍼가 확산로로 로딩되도록 로딩부의 동작을 제어하는 제어수단을 구비한다.In order to achieve the above object, the congestion control system between semiconductor manufacturing processes includes a cleaner for cleaning a surface of a wafer to perform a subsequent process, a diffusion furnace for diffusing or oxidizing a wafer loaded from the cleaner, The loading unit for holding the wafer taken out from the cleaner in the standby state and selectively loading the cleaner or the diffusion furnace under the control of the control means, and the stagnation time from the cleaner to just before being taken out into the diffusion furnace is determined by the reference retention time. In contrast, a control means for controlling the operation of the loading unit such that the wafer is returned to the cleaner when the stagnation time elapses and the wafer is loaded into the diffusion furnace when the stagnation time has not elapsed.

상기 제어수단은 상기 웨이퍼의 웨이퍼별 구분 또는 로트별 구분을 위하여 마킹되는 코드에 상기 클리너의 공정완료시각을 등재함으로써, 상기 소정 기준정체시간은 현재시각과 상기 공정완료시각의 차로 계산되어 제어되도록 이루어짐이 바람직하다.The control means registers the process completion time of the cleaner in a code marked for wafer classification or lot classification of the wafer, so that the predetermined reference dwell time is calculated and controlled by the difference between the current time and the process completion time. This is preferred.

그리고, 상기 제어수단에 상기 웨이퍼의 대기시간이 상기 기준정체시간을 지나면 경보동작하는 경보수단을 더 부가하여 이루어질 수 있다.The control unit may further include an alarm unit configured to perform an alarm when the waiting time of the wafer passes the reference stagnation time.

본 발명에 따른 반도체 제조공정간 정체제어방법은, 로트의 이송을 제어하는 제어부, 상기 로트별 웨이퍼의 표면을 처리하는 클리너 및 상기 웨이퍼가 표면처리된 후 상기 로트가 이송되면 특정 공정을 수행하는 확산로를 구비하여, 상기 클리너에서 상기 확산로의 이송을 제어하는 반도체 제조공정간 정체관리방법에 있어서, 상기 클리너에서 표면처리된 로트에 대한 고유코드와 그에 연관된 상기 클리너에서의 공정종료시각을 저장하는 제 1 단계 및 상기 확산로로 상기 로트가 투입되기전 해당 로트번호를 백업하여 이송에 소요된 정체시간을 계산하여 상기 정체시간이 소정기준시간 이상이면 상기 로트를 상기 클리너로 회송시키는 제 2 단계를 구비하여 이루어진다.In the semiconductor manufacturing process according to the present invention, the congestion control method, a control unit for controlling the transfer of the lot, a cleaner for treating the surface of the wafer for each lot, and the diffusion to perform a specific process when the lot is transferred after the wafer surface treatment A method for managing congestion between semiconductor manufacturing processes including a furnace and controlling the transfer of the diffusion furnace from the cleaner, the method comprising: storing a unique code for a lot surface-treated in the cleaner and a process termination time in the cleaner; A first step and a second step of returning the lot to the cleaner if the stagnation time is longer than a predetermined reference time by calculating the stagnation time required for the transfer by backing up the lot number before the lot is introduced into the diffusion path. It is made.

그리고, 상기 클리너에서 상기 확산로로 로딩되는 중 상기 공정종료시각을 체크하여 정체시간이 소정기준시간 이상이면 상기 클리너로 해당 로트를 회송시키는 제 3 단계를 더 포함하여 이루어짐이 바람직하다.The method may further include a third step of checking the process end time while the cleaner is being loaded into the diffusion furnace and returning the corresponding lot to the cleaner when the stagnation time is longer than a predetermined reference time.

그리고, 상기 제 2 단계는 해당 로트의 상기 정체시간이 소정기준시간 이상이면 상기 확산로의 동작을 인터로크(Interlock) 시킴이 바람직하다.In the second step, when the stall time of the corresponding lot is greater than or equal to a predetermined reference time, the operation of the diffusion path may be interlocked.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 2 도를 참조하면, 본 발명에 따른 반도체 제조공정간 정체관리시 스템의 실시예는 한 로트의 웨이퍼가 클리너(10)에서 클리닝된 후 로딩부(12)로 이송되도록 구성되고, 로딩부(12)에서 정체 및 대기상태의 웨이퍼가 클리너(10)로 재이송되거나 확산로(14)로 이송되도록 구성되어 있다.Referring to FIG. 2, an embodiment of the identity management system between semiconductor manufacturing processes according to the present invention is configured such that a lot of wafers are cleaned in the cleaner 10 and then transferred to the loading unit 12. In 12), the stagnant and standby wafers are configured to be re-transferred to the cleaner 10 or transferred to the diffusion path 14.

그리고, 제어부(16)는 클리너(10), 로딩부(12) 및 확산로(14)와 인터페이스할 수 있도록 구성되어 있다. 즉 제어부(16)는 클리너(10)로부터 클리닝 완료된 한 로트의 웨이퍼에 대한 고유번호가 백업되고, 로딩부(12)에 로딩된 한 로트의 웨이퍼 중 제한시간을 초과한 것에 대한 클리너(10) 재이송을 제어하며, 확산로(14) 내부로 이송되는 한 로트의 웨이퍼에 대한 고유 번호를 확인하여 제한시간을 초과한 웨이퍼가 내부로 이송되면 확산로(14)의 동작을 인터로크(Interlock)시키도록 구성되어 있다.The control unit 16 is configured to interface with the cleaner 10, the loading unit 12, and the diffusion path 14. That is, the controller 16 backs up the unique number of the cleaned wafer from the cleaner 10, and re-cleans the cleaner 10 for exceeding the time limit among the wafers of the lot loaded in the loading unit 12. It controls the transfer, and checks the unique number of the wafer of one lot that is transferred into the diffusion path 14, and interlocks the operation of the diffusion path 14 when the wafer exceeding the time limit is transferred inside. It is configured to.

전술한 구성에 의하여 본 설명에 따른 반도체 제조공정간 정체관리방법의 실시도 제3도 내지 제 5 도와 같이 이루어진다.With the above-described configuration, the implementation of the method for managing congestion between semiconductor manufacturing processes according to the present disclosure is also performed as shown in FIGS. 3 to 5.

먼저, 게이트 옥사이드(Gate Oxide), 게이트 폴리(Gate Poly), 포클(Pdcl), 질화막, 캡(Cap), S-폴리 또는 P-폴리와 같은 막을 형성시키기 위한 한 로트의 웨이퍼는 클리너(10)에서 표면이 클리닝처리되고, 클리닝이 완료되면 클리너(10)는 해당 로트에 대한 코드를 읽어서 제어부(16)로 전송한다. 이때 로트에 대한 코드는 웨이퍼 캐리어(도시되지 않음)에 구분되도록 마킹될 수 있고, 클리너(10)는 웨이퍼 캐리어에 마킹된 코드를 읽어서 제어부(16)로 전송한다.First, a lot of wafers for forming a film, such as gate oxide, gate poly, gate poly, pdcl, nitride, cap, s-poly or p-poly, are cleaner 10. The surface is cleaned at, and when the cleaning is completed, the cleaner 10 reads the code for the corresponding lot and transmits the code to the controller 16. At this time, the code for the lot may be marked so as to be divided into a wafer carrier (not shown), and the cleaner 10 reads the code marked on the wafer carrier and transmits the code to the controller 16.

그러면, 제어부(16)는 제 3 도와 같이 단계 S20에서 클리너(10)와 인터페이스 하는 도증 S22를 수행하여 클리닝 로트가 있는 것으로 판별되면, 단계 S24를 수행하여 클리닝이 완료되는 시점에서 로트번호를 백업하고, 단계 S26에서 해당 로트에 대한 클리닝 완료 시각을 저장한다.Then, when the controller 16 determines that there is a cleaning lot by performing the drawing S22 that interfaces with the cleaner 10 in step S20 as shown in the third diagram, the controller 16 backs up the lot number when the cleaning is completed by performing step S24. In step S26, the cleaning completion time for the corresponding lot is stored.

그리고, 클리너(10)에서 클리닝이 종료된 로트 단위의 웨이처는 확산로(14) 내부에 공정 중인 로트가 없으면 바로 확산로(14) 내부로 이송되지만 확산로(14) 내부의 공정 중인 로트가 있으면 로딩부(12)에 대기상태로 적체된다.In the cleaner 10, the waiter of the lot unit in which the cleaning is finished is transferred to the diffusion furnace 14 immediately if there is no lot in process in the diffusion path 14, but the lot in process in the diffusion path 14 is removed. If there is, it is accumulated in the standby state in the loading unit 12.

로딩부 (12)에서 로트는 클리너(10)에서 로딩된 순서대로 적체되고, 확산로(14) 내부가 다른 웨이퍼에 대한 공정준비가 완료되면 적체된 로트 순으로 이송된다. 로딩부(12)에서 적체된 로트 단위의 웨이퍼의 고유번호는 수시로 확인되어서 제어부(16)로 전송된다.In the loading unit 12, the lots are stacked in the order of loading from the cleaner 10, and when the process preparation for the other wafers in the diffusion path 14 is completed, the lots are transferred in the stacked lot order. The lot number of the wafer in the lot unit accumulated in the loading unit 12 is frequently checked and transmitted to the control unit 16.

그러면, 제어부(16)는 제 4 도와 같이 단계 S30에서 로딩부(12)에서 전송된 로트번호에 대한 클리닝 완료시각을 체크하고, 단계 S32에서 대기 시간을 계산한다. 대기시간은 현재시각에서 클리닝 완료시각을 감한 시간이다.Then, the controller 16 checks the cleaning completion time for the lot number transmitted from the loading unit 12 in step S30 as in the fourth diagram, and calculates the waiting time in step S32. The waiting time is the time that the cleaning completion time is subtracted from the current time.

전술한 바와 같이 대기시간은 정체관리를 위하여 정하는 기준시간이며, 이는 공정별 특성에 의하여 막간 열처리에 의한 산화막이 아닌 웨이퍼에 불필요한 메탈막 또는 산화질화막 형성되는 시간을 감안하여 설정될 수 있다.As described above, the standby time is a reference time determined for congestion management, which may be set in consideration of the time when the unnecessary metal film or oxynitride film is formed on the wafer rather than the oxide film by the interlayer heat treatment.

본 발명에 따른 실시예로서 확산로(14)에 일반적인 산화 및 확산이 이루어진다고 가정하여 대기시간의 한계를 30분으로 설정하였다.As an embodiment according to the present invention, the limit of the waiting time is set to 30 minutes on the assumption that general oxidation and diffusion are performed in the diffusion furnace 14.

그에 따라 제어부(16)는 계산된 대기시간이 미리 설정된 대기시간인 30분 이상인가 단계 S34에서 확인하고, 30분 이상 경과된 경우 제어부(16)는 로딩부(12)를 제어하여 단계 S36에서 해당 로트를 클리너(10)로 이송한다. 그러면 클리너(10)로 이송된 웨이퍼는 재클리닝된 후 다시 확산로(14)로 로딩된다.Accordingly, the controller 16 checks whether the calculated waiting time is 30 minutes or more, which is a preset waiting time, in step S34. When 30 minutes or more have elapsed, the controller 16 controls the loading unit 12 to perform the corresponding step in step S36. Transfer the lot to the cleaner (10). The wafer transferred to the cleaner 10 is then recleaned and loaded back into the diffusion path 14.

그리고, 로딩부(12)에서 미리 설정된 대기시간을 초과하지 않은 웨이퍼는 공정진행을 위하여 순차적으로 확산로(14) 내부로 이송되며, 이때 확산로(14)와 제어부(16)가 인터페이스되어 마지막 대기시간을 확인한다.In addition, the wafers that do not exceed the preset waiting time in the loading unit 12 are sequentially transferred into the diffusion path 14 for process progress, wherein the diffusion path 14 and the control unit 16 are interfaced to the last standby. Check the time.

즉, 제어부(16)는 확산로(14) 내부로 이송되는 특정 로트의 웨이퍼에 대한 고유번호를 백업받도록 단계 S40에서 확산호(14)와 인터페이스하고, 단계 S40에서 인터페이스됨에 따라 입력되는 웨이퍼의 고유번호에 대한 클리닝 완료시각을 단계 S42에서 체크한 후, 단계 S44에서 현재시각과 클리닝 완료시각의 차로써 대기시간을 계산한다.That is, the control unit 16 interfaces with the diffusion arc 14 in step S40 to back up the unique number of the wafer of the specific lot transferred into the diffusion path 14, and the uniqueness of the input wafer as it is interfaced in step S40. After checking the cleaning completion time for the number in step S42, the waiting time is calculated as the difference between the current time and the cleaning completion time in step S44.

제어부(16)는 단계 S44에서 계산된 대기시간이 미리 설정된 기준시간인 30분을 경과하였으며 단계 S46에서 확인하고, 미리 설정된 기준시간인 30분을 경과하였으면 단계 S48을 수행하여 제어부(16)는 확산로(14)로 제어신호를 출력하여 확산로(14)의 동작을 인터크로스시킨다. 그리고, 제어부(16)는 S50을 연속적으로 수행하여 경보를 발생시킨다.If the waiting time calculated in step S44 has passed 30 minutes, which is a preset reference time, and the control unit 16 checks in step S46, and when 30 minutes, which is a preset reference time, passes, step S48, the controller 16 diffuses. A control signal is output to the furnace 14 to intercross the operation of the diffusion path 14. Then, the controller 16 continuously performs S50 to generate an alarm.

그러면, 작업자는 경보를 확인하고, 확산로(14)에 대한 적절한 조치를 취할 수 있다.The operator can then acknowledge the alarm and take appropriate action on the diffusion path 14.

물론 단계 S50에서 이루어지는 경보동작에 대체하여 제작자의 의도에 따라 해당 특정 로트를 클리너(10)로 반송시키도록 구성될 수 있다.Of course, it may be configured to return the specific lot to the cleaner 10 in accordance with the intention of the manufacturer in place of the alarm operation made in step S50.

그리고, 실시예로 게이트 옥사이드, 게이트 폴리, 포클, 질화막, 캡, S-폴리 또는 P-폴리와 같은 막을 형성시키기 위하여 확산로에서 공정이 수행되기 전 웨이퍼를 클리닝시키는 과정에 대하여 설명하였으나, 본 발명은 복수의 공정이 연속되어 이루어지고 공정설비의 이송에 있어서 적체가 발생되면서 적체시간이 많이 소요되면 후속공정에 영향을 미치는 모든 경우에 동일하게 적용될 수 있다.In the embodiment, the process of cleaning the wafer before the process is performed in the diffusion furnace to form a film such as a gate oxide, a gate poly, a fockle, a nitride film, a cap, an S-poly or a P-poly has been described. If a plurality of processes are made in series, and a lot of accumulation time is taken as the accumulation occurs in the transfer of the process equipment, the same may be applied to all cases affecting subsequent processes.

그러면, 특정 공정을 수행하기에 최적의 상태로 웨이퍼가 설비내로 투입되므로 생산성 및 수율이 향상되며, 정확한 정체관리로 인하여 자동화되는 공정시스템의 효율적인 관리가 가능한 효과가 있다.Then, since the wafer is introduced into the facility in an optimal state to perform a specific process, productivity and yield are improved, and efficient management of the automated process system is possible due to accurate congestion management.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (11)

(정정)후속공정을 수행하기 위하여 웨이퍼의 표면을 클리닝하는 클리너 : 상기 클리너로부터 로딩된 웨이퍼를 확산공정 또는 산화공정하게 되는 확산로 ; 상기 클리너로부터 인출된 웨이퍼를 대기상태로 유지하다가 제어수단의 제어하에 클이너 혹은 확산로로 선택적으로 로딩하게 되는 로딩부 ; 및 상기 클리너로부터 인출되어 확산로로 로딩되기 직전까지의 정체시간을 기준정체시간과 대비하여 정체시간과 대비하여 정체시간이 준정체시간 경과시에는 웨이퍼가 클리너로 회송되고 기준정체시간 경과되지 않은경우에는 웨이퍼가 확산로로 로딩되도록 로딩부의 동작을 제어하는 제어수단 ;을 구비함을 특징으로 하는 반도체 제조공정간 정체관리시스템.(Cleaning) A cleaner for cleaning the surface of a wafer to perform a subsequent process, comprising: a diffusion furnace for diffusing or oxidizing a wafer loaded from the cleaner; A loading unit for holding the wafer taken out from the cleaner in an atmospheric state and selectively loading the cleaner or diffusion path under the control of a control means; And the wafer is returned to the cleaner when the stagnation time elapses from the stagnation time to the stagnation time compared to the stagnation time until the withdrawal time from the cleaner and immediately before being loaded into the diffusion furnace. And control means for controlling the operation of the loading unit to load the wafer into the diffusion furnace. 삭제delete 삭제delete 삭제delete 삭제delete (정정) 제 1 항에 있어서, 상기 제어수단은 상기 웨이퍼의 웨이퍼별 구분을 위하여 마킹되는 제 1 코드에 상기 클리너에서의 공정완료시각을 등재함으로써, 상기 소정 기준 정체시간은 현재시각과 상기 공정완료시각의 차로 계산되어 제어되도록 이루어짐을 특징으로 하는 상기 반도체 제조공정간 정체관리시스템.(Correction) The method according to claim 1, wherein the control means lists the process completion time in the cleaner in a first code marked for distinguishing wafers by wafer, so that the predetermined reference dwell time is equal to the current time and the process completion. Identity management system between the semiconductor manufacturing process, characterized in that the control is calculated by the difference in time. (정정) 제 1 항에 있어서, 상기 제어수단은 상기 웨이퍼의 로트별 구분을 위하여 마킹되는 제 1 코드에 상기 클리너에서의 공정완료시각을 등재함으로써, 상기 소정 기준 정체시간은 현재시각과 상기 공정완료시각의 차로 계산되어 제어되도록 이루어짐을 특징으로 하는 상기 반도체 제조공정간 정체관리시스템.(Correction) The method according to claim 1, wherein the control means registers the process completion time in the cleaner in a first code marked for the lot-by-lot division of the wafer, whereby the predetermined reference dwell time is the current time and the process completion. Identity management system between the semiconductor manufacturing process, characterized in that the control is calculated by the difference in time. 제 1 항에 있어서, 상기 제어수단에 상기 웨이퍼의 대기시간이 상기 기준정체시간을 지나면 경보동작하는 경보수단을 더 부가하여 이루어짐을 특징으로 하는 상기 반도체 제조공정간 정체관리시스템.2. The identity management system of claim 1, wherein the control means further comprises an alarm means for alarming when the waiting time of the wafer passes the reference stagnation time. 로트의 이송을 제어하는 제어부, 상기 로트별 웨이퍼의 표면을 처리하는 클리너 및 상기 웨이퍼가 표면처리된 후 상기 로트가 이송되면 특정 공정을 수행하는 확산로를 구비하여, 상기 클리너에서 확산로의 이송을 제어하는 반도체 제조공정간 정체관리방법에 있어서, 상기 클리너에서 표면처리된 로트에 대한 고유코드와 그에 연관된 상기 클리너에서의 공정종료시각을 저장하는 제 1 단계 ; 및 상기 확산로로 상기 로트가 투입되기전 해당 로트번호를 백업하여 이송에 소요된 정체시간을 계산하여 상기 정체시간이 소정기준시간 이상이면 상기 로트를 상기 클리너로 회송시키는 제 2 단계 ;를 포함하여 이루어짐을 특징으로 하는 상기 반도체 제조공정간 정체제어방법.A control unit for controlling the transfer of the lot, a cleaner for treating the surface of the wafer for each lot, and a diffusion path for performing a specific process when the lot is transferred after the wafer is surface treated, thereby transferring the cleaner to the diffusion path. A method for controlling identity among semiconductor manufacturing processes to control, comprising: a first step of storing a unique code for a lot surface treated in the cleaner and a process end time in the cleaner associated with the unique code; And a second step of backing up the corresponding lot number before inputting the lot into the diffusion path, calculating a stagnation time required for the transfer, and returning the lot to the cleaner if the stagnation time is equal to or greater than a predetermined reference time. Congestion control method between the semiconductor manufacturing process, characterized in that made. 제9항에 있어서, 상기 클리너에서 확산로로 로딩되는 중 상기 공정종료시각을 체크하여 정체시간이 소정기준시간 이상이면 상기 클리너로 해당 로트를 회송시키는 제 3 단계를 더 포함하여 이루어짐을 특징으로 하는 상기 반도체 제조공정간 정체제어방법.10. The method of claim 9, further comprising the step of returning the lot to the cleaner if the stagnation time is greater than a predetermined reference time by checking the end time of the process during loading from the cleaner to the diffusion furnace. Stagnation control method between the semiconductor manufacturing process. 제9항에 있어서, 상기 제 2 단계는 해당 로트의 상기 정체시간이 소정기준시간 이상이면 상기 확산로의 동작을 인터로크(Interlock) 시킴을 특징으로 하는 상기 반도체 제조공정간 정체제어방법.10. The method of claim 9, wherein the second step interlocks the operation of the diffusion path when the stall time of the corresponding lot is equal to or greater than a predetermined reference time.
KR1019960012741A 1996-04-24 1996-04-24 Accumulation control system and method in the semiconductor manufacture KR100223961B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012741A KR100223961B1 (en) 1996-04-24 1996-04-24 Accumulation control system and method in the semiconductor manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012741A KR100223961B1 (en) 1996-04-24 1996-04-24 Accumulation control system and method in the semiconductor manufacture

Publications (2)

Publication Number Publication Date
KR970072287A KR970072287A (en) 1997-11-07
KR100223961B1 true KR100223961B1 (en) 1999-10-15

Family

ID=19456610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012741A KR100223961B1 (en) 1996-04-24 1996-04-24 Accumulation control system and method in the semiconductor manufacture

Country Status (1)

Country Link
KR (1) KR100223961B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603591B1 (en) * 1999-06-30 2006-07-24 주식회사 하이닉스반도체 Mehtod for transporting wafer cassette from one equipment to the other equipment

Also Published As

Publication number Publication date
KR970072287A (en) 1997-11-07

Similar Documents

Publication Publication Date Title
US5841677A (en) Method and apparatus for dispatching lots in a factory
US4892761A (en) Surface treatment method and apparatus therefor
KR101715440B1 (en) Substrate processing system and control method of transferring substrate
US6826441B2 (en) Method and system for management to manufacturing process for products
KR100223961B1 (en) Accumulation control system and method in the semiconductor manufacture
US6996449B2 (en) Semiconductor manufacturing apparatus control system
TW201705208A (en) Substrate processing method, substrate processing system, and substrate processing device
JP3955116B2 (en) Semiconductor manufacturing apparatus scheduling method
KR0150052B1 (en) Device and method for wafer transference
US20060112978A1 (en) Apparatus and method for wet-treating wafers
KR100321923B1 (en) Automatic operation stop system and operation stop method of facility
JP2008210956A (en) Schedule generating method of substrate processor and its program
JPS58184604A (en) Production control system
JP2725106B2 (en) Substrate surface treatment method and substrate surface treatment device
US6495055B2 (en) Variable time etching system according to the accumulated number of devices being processed and a method for etching in the same manner
KR100296555B1 (en) Automation system and method thereof
KR100596506B1 (en) Method for controlling batch type semiconductor equipment
KR102315878B1 (en) A transfer unit controller and a substrate processing apparatus
JP2011059927A (en) Method of preparing schedule of substrate processing apparatus and program thereof
KR20070067785A (en) Scheduling method for inputting wafer
KR20070048086A (en) Wet cleaning equipments including baths of same chemical and method for processing thereof
KR100227836B1 (en) Drive method of semiconductor cleaning equipment
JP2003243274A (en) Schedule preparation method of substrate treatment equipment and its program
US7585784B1 (en) System and method for reducing etch sequencing induced downstream dielectric defects in high volume semiconducting manufacturing
JPH09190961A (en) Control method for semiconductor aligner

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee