KR100222903B1 - Stabilization screen circuit of monitor - Google Patents
Stabilization screen circuit of monitor Download PDFInfo
- Publication number
- KR100222903B1 KR100222903B1 KR1019960033883A KR19960033883A KR100222903B1 KR 100222903 B1 KR100222903 B1 KR 100222903B1 KR 1019960033883 A KR1019960033883 A KR 1019960033883A KR 19960033883 A KR19960033883 A KR 19960033883A KR 100222903 B1 KR100222903 B1 KR 100222903B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- signal
- monitor
- horizontal deflection
- Prior art date
Links
- 230000006641 stabilisation Effects 0.000 title claims abstract description 12
- 238000011105 stabilization Methods 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
모니터의 전원을 온하는 경우 및 모드가 전환되는 경우 수평편향IC의 안정기간동안 발생되는 비정상신호를 제어하여 화면불안정 상태를 해소할 수 있도록 한 모니터의 화면 안정화 회로에 관한 것으로, 종래의 화면 안정화 회로는 전원 오프시의 스포트 제거에는 효과가 있지만, 모니터 모드의 전환시 발생하는 화면 불안정에 대해서는 동작하지 못하기 때문에, 모드 전환시의 화면 불안정이 초래되는 문제점이 있었다.The present invention relates to a screen stabilization circuit of a monitor that can control an abnormal signal generated during a stable period of a horizontal deflection IC when the monitor is turned on and when a mode is switched, thereby eliminating an unstable screen. Although it is effective for removing spots when the power is off, there is a problem that screen instability occurs when switching modes because it does not operate with respect to screen instability caused when switching between monitor modes.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 모니터의 전원을 온 또는 모드 전화시에 수평편향IC의 안정기간동안 발생되는 비정상신호를 제어하여 화면불안정 상태를 해소하여 화질의 향상을 가져올수 있도록 한 것으로 모니터 및 TV 등의 영상표시기기에 적용한다.The present invention is to solve the problem of the prior art by controlling the abnormal signal generated during the stable period of the horizontal deflection IC when the monitor is turned on or in the mode of the phone to solve the unstable screen to improve the image quality It is applied to video display equipment such as monitor and TV.
Description
본 발명은 모니터의 전원을 온하는 경우 및 모드가 전환되는 경우 수평편향IC의 안정기간동안 발생되는 비정상신호를 제어하여 화면불안정 상태를 해소할 수 있도록 한 모니터의 화면 안정화 회로에 관한 것이다.The present invention relates to a screen stabilization circuit of a monitor which can eliminate an unstable screen state by controlling an abnormal signal generated during a stable period of a horizontal deflection IC when the monitor is powered on and when a mode is switched.
종래 모니터의 화면 안정화 회로는 전원 오프시에만 스포트를 제거하는 동작을 수행하도록 구성되는데, 제1도에 도시된 바와 같이 스위칭 트랜지스터(Q1)와 저항(R1,R2,R3) 및 콘덴서(C1), 다이오드(D1)로 구성되어 있다.The screen stabilization circuit of the conventional monitor is configured to perform an operation of removing spots only when the power is turned off. As shown in FIG. 1, the switching transistor Q1, the resistors R1, R2, R3, and the capacitor C1, It is comprised by the diode D1.
모니터 전원이 온된 상태에서는 저항(R2,R3)의 분압비에 의해서 플라이백트랜스 전원(B+)과 모니터 전원(Vcc)이 동일한 레벨이 되게함으로써, 트랜지스터(Q1)가 오프되고, 콘덴서(C1)는 충전되며, 모니터 브라운관의 차폐 그리드 전극(G1)에는 다이오드(D1)양단의 전압(0.6V)이 걸려 있게 된다.In the state where the monitor power is on, the transistor Q1 is turned off and the capacitor C1 is turned off by setting the flyback transformer power supply B + and the monitor power supply Vcc to the same level by the voltage division ratio of the resistors R2 and R3. Charged, the shield grid electrode (G1) of the monitor CRT is applied to the voltage (0.6V) across the diode (D1).
모니터의 전원이 오프되면 주전원(Vcc)전압이 하강하고, 이 것에 의해서 트랜지스터(Q1)가 온되며, 트랜지스터(Q1)가 온 되면 플라이백 트랜스 전원(B+)과 크기는 같고 극성이 반대인 콘덴서(C1)의 부(-)전원이 그리드 전극(G1)D P가해져서 브라운관 캐소드의 빔전류를 억제함으로써, 브라운관의 스포트 현상을 방지하게 된다.When the power supply of the monitor is turned off, the main power supply (Vcc) voltage drops, whereby the transistor (Q1) is turned on. When the transistor (Q1) is turned on, the capacitor having the same polarity and opposite polarity as the flyback transformer (B +) ( The negative power supply of C1) becomes the grid electrode G1 DP to suppress the beam current of the cathode of the cathode tube, thereby preventing the phenomenon of spot of the cathode ray tube.
그러나, 상기한 바와같은 종래의 화면 안정화 회로는 전원 오프시의 스포트 제거에는 효과가 있지만, 모니터 모드의 전환시 발생하는 화면 불안정에 대해서는 동작하지 못하기 때문에, 모드 전환시의 화면 불안정이 초래되는 문제점이 있었다.However, the conventional screen stabilization circuit as described above is effective in eliminating spots when the power is turned off, but does not operate for screen instability that occurs when the monitor mode is switched, resulting in screen instability at the time of mode switching. There was this.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 모니터의 전원을 온 하는 경우 및 모드가 전환되는 경우 수평편향IC의 안정기간동안 발생되는 비정상신호를 제어하므로서 화면불안정 상태를 해소할 수 있도록 한 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve the conventional problem, the present invention is to solve the unstable state by controlling the abnormal signal generated during the stable period of the horizontal deflection IC when the monitor is turned on and when the mode is switched. Referring to the configuration and effect of the present invention by the drawings as follows.
제1도는 종래 모니터의 화면 안정화 회로도.1 is a screen stabilization circuit diagram of a conventional monitor.
제2도는 본 발명 모니터의 화면 안정화 회로도.2 is a screen stabilization circuit diagram of the monitor of the present invention.
제3(a)도 내지 제3(h)도는 본 발명의 각부 파형을 나타낸 도면으로서,3 (a) to 3 (h) is a view showing the waveform of each part of the present invention,
제3(a)도는 수평편향 IC의 출력 파형도.3 (a) is an output waveform diagram of a horizontal deflection IC.
제3(b)도는 제1비교부의 출력 파형도.3B is an output waveform diagram of the first comparator.
제3(c)도는 제2비교부의 출력 파형도.3 (c) is an output waveform diagram of a second comparator.
제3(d)도는 트랜지스터(Q13)의 콜렉터 파형도.3D is a collector waveform diagram of transistor Q13.
제3(e)도는 트랜지스터(Q15)의 콜렉터 파형도.3E is a collector waveform diagram of transistor Q15.
제3(f)도는 트랜지스터(Q11)의 콜렉터 파형도.3 (f) is a collector waveform diagram of transistor Q11.
제3(g)도는 트랜지스터(Q12)의 콜렉터 파형도.3 (g) is a collector waveform diagram of transistor Q12.
제3(h)도는 DPM 제어신호 파형도.3 (h) is a waveform diagram of a DPM control signal.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수평편향IC 2 : 제1비교부1: horizontal deflection IC 2: first comparison part
3 : 제2비교부3: Second Comparative Division
먼저, 본 발명의 모니터의 화면 안정화 회로는 제2도를 참고로 하여 설명하면 다음과 같다.First, the screen stabilization circuit of the monitor of the present invention will be described with reference to FIG.
입력된 DPM제어신호에 의해 수평편향IC(1)에 구동 전류가 공급되도록 온오프 동작하는 트랜지스터(Q11)(Q12)와, 상기 트랜지스터(Q11)(Q12)의 온오프 동작에 의해 적류전원을 공급받아 뮤트신호(CLBL)인 수평/수직클램프신호를 발생하는 수평편향IC(1)와, 상기 수평편향IC(1)에서 출력된 수평.수직클램프신호와 저항(R11)(R12)의 분압전압에 의해 설정되는 제1기준전압(Vref1)을 비교하는 제1비교부(2)와, 상기 제1비교부(2)의 출력단에 연결되어 비교신호를 충전하는 충전회로인 저항(R13), 콘덴서(C11)와, 제1비교부(2)에서 비교출력된 신호를 입력받아 저항(R14)(R15)의 분압전압에 의해 설정되는 제2기준전압(Vref2)과 비교하는 제2비교부(3)와, 상기 제2비교부(3)에서 비교출력된 신호에 의해 온오프 동작하는 트랜지스터(Q13)와, 상기 트랜지스터(Q13)의 온오프동작에 따른 콜렉터 전압을 베이스 전압으로 동작하여 상기 트랜지스터(Q11)의 베이스 전압을 제어하는 트랜지스터(Q15)로 구성되며, 상기 트랜지스터(Q12)의 온오프동작에 따라 콜렉터에서 출력되는 직류전원을 입력받아 충방전하는 미분회로인 콘덴서(C12) 및 저항(R16)과, 상기 콘덴서(C12) 및 저항(R16)에 의해 설정된 방전시간동안 온 동작하여 제2비교부(3)의 반전단자 입력 레벨을 낮추어 상기 제2비교부(3)의 출력레벨을 하이(High)로 유지시키도록 하므로써, 상기 트랜지스터(Q13)를 오프시키도록 하는 트랜지스터(Q14)를 포함하여 구성됨을 특징으로 한다.Transistor power is supplied by the on-off operation of the transistors Q11 and Q12 and the transistors Q11 and Q12 which operate on and off so that a driving current is supplied to the horizontal deflection IC 1 by the input DPM control signal. A horizontal deflection IC 1 for generating a horizontal / vertical clamp signal which is a mute signal CLBL, and a horizontal and vertical clamp signal output from the horizontal deflection IC 1 and the divided voltages of the resistors R11 and R12. A resistor R13 and a capacitor, which are a charging circuit connected to an output terminal of the first comparison unit 2 for comparing the first reference voltage Vref1 set by the first comparison unit 2 and charging the comparison signal; C2) and the second comparison unit 3 which receives the signal output from the first comparison unit 2 and compares it with the second reference voltage Vref2 set by the divided voltage of the resistors R14 and R15. And a transistor Q13 operating on and off by a signal output from the second comparison unit 3 and the collector according to the on / off operation of the transistor Q13. A derivative is formed of a transistor (Q15) for controlling the base voltage of the transistor (Q11) by operating a voltage as a base voltage, the derivative to charge and discharge the DC power output from the collector according to the on-off operation of the transistor (Q12) The capacitor C12 and the resistor R16, which are circuits, are turned on during the discharge time set by the capacitor C12 and the resistor R16 to lower the input level of the inverting terminal of the second comparator 3 to compare the second comparison. The transistor Q14 is configured to turn off the transistor Q13 by keeping the output level of the unit 3 high.
미설명된 부호, R17-R23은 저항, C13은 콘덴서, D11은 다이오드이다.Unexplained symbols R17-R23 are resistors, C13 is a capacitor and D11 is a diode.
이와 같이 구성된 본 발명의 작용효가는 제2도에 도시된 바와 같이, 먼저 저항(R21)(R22)을 통해 DPM제어신호가 트랜지스터(Q11)의 베이스에 입력되면 상기 트랜지스터(Q11)는 도통되면서 콜렉터에 연결된 트랜지스터(Q12)가 도통되어 수평편향IC(1)에 직류 구동 전원이 공급된다.As shown in FIG. 2, when the DPM control signal is first inputted to the base of the transistor Q11 through the resistors R21 and R22, the transistor Q11 becomes conductive and the collector. The transistor Q12 connected to the transistor is turned on to supply DC driving power to the horizontal deflection IC 1.
따라서, 수평편향IC(1)는 직류전원을 공급받아 뮤트신호(CLBL)인 수평/수직 클램프신호를 발생시켜 제1비교부(2)의 정단자(+)에 인가하게 되고, 제1비교부(2)에서는 부단자(-)에 인가되는 저항(R11)(R12)의 분압전압인 제1기준전압(Vref1)과 상기와 같이 정단자(+)로 입력되는 수평/수직 클램프 신호를 비교하여 출력하게 된다.Accordingly, the horizontal deflection IC 1 receives a DC power supply to generate a horizontal / vertical clamp signal, which is a mute signal CLBL, and applies it to the positive terminal (+) of the first comparison unit 2. In (2), the first reference voltage Vref1 which is the divided voltage of the resistors R11 and R12 applied to the negative terminal (-) is compared with the horizontal / vertical clamp signal input to the positive terminal (+) as described above. Will print.
상기 수평편향IC(1)에서 출력되는 수평/수직클램프신호는 제1기준전압(Vref1)이상을 제어하여 출력하게 되는 바, 제3도를 참고로 하여 설명하면 제1비교부(2)가 하이 임피던스 상태일 때 출력되는 전원은 출력단에 연결된 충전회로인 저항(R13), 콘덴서(C11)에서 충전되지만 수직클램프신호에서는 방전하게 되므로서 제3(a)도에서와 같이 출력된 뮤트신호의 파형부위(T1)는 제1비교부(2)에서 출력될 때 제3(b)도에서와 같이 변화(T3)되어 제2비교부(3)의 부단자(-)에 인가된다.The horizontal / vertical clamp signal output from the horizontal deflection IC 1 is controlled by the control of the first reference voltage Vref1 or higher. Referring to FIG. 3, the first comparator 2 is high. The power output in the impedance state is charged by the resistor R13 and the capacitor C11, which are the charging circuits connected to the output terminal, but is discharged in the vertical clamp signal, and thus the waveform of the muted signal output as shown in FIG. 3 (a). When T1 is output from the first comparator 2, it is changed T3 as in FIG. 3 (b) and applied to the negative terminal (-) of the second comparator 3.
이때, 저항(R14,R15)에 의해 설정되어 제2비교부(3)의 정단자(+)로 입력되는 기준전압(Vref2)은 정상상태일 때, 제1비교부(2)에 의해 출력되는 신호 전압 레벨보다 높게 설정되어 설계되므로써, 정상상태일 때, 상기 제2비교부(3)의 출력단에서 출력되는 신호는 하이 임피던스로서 제3(c)도에서와 같이 하이 신호가 출력된다.At this time, when the reference voltage Vref2 set by the resistors R14 and R15 and input to the positive terminal (+) of the second comparator 3 is in a steady state, it is output by the first comparator 2. By being designed to be set higher than the signal voltage level, in the steady state, the signal output from the output terminal of the second comparator 3 is a high impedance and a high signal is output as shown in FIG. 3 (c).
이와 같이 제2비교부(3)에서 출력된 하이 임피던스에 의해 트랜지스터(Q13)가 오프된다.In this way, the transistor Q13 is turned off by the high impedance output from the second comparator 3.
상기와 같이 트랜지스터(Q13)가 오프되므로써, 트랜지스터(Q13)의 콜렉터 전압이 제3(d)도에서와 같이 로우 상태를 유지하게 되므로, 이의 전압을 베이스전압으로 구동되는 트랜지스터(Q15) 또한 오프된다.As the transistor Q13 is turned off as described above, the collector voltage of the transistor Q13 is kept low as shown in FIG. 3 (d), so that the transistor Q15 driven at the base voltage thereof is also turned off. .
따라서, 트랜지스터(Q11)는 아무런 영향없이 입력되는 DPM제어신호에 따라서 동작하게 된다.Accordingly, the transistor Q11 operates according to the input DPM control signal without any influence.
그러나, 모드변환 및 전원 온시에는 제3(a)도에서와 같이 수평편향IC(1)에서 출력되는 뮤트신호의 파형(T2)처럼 펄스의 하이 지속기간이 길어지 제1비교부(2)의 출력단에 연결된 충전회로인 저항(R13), 콘덴서(C11)의 충전상수보다 커지기 때문에 제3(b)도에서와 같이 상기 제1비교부(2)에서 출력되는 출력신호의 파형(T4)처럼 상승하게 된다.However, at the time of mode conversion and power-on, the high duration of the pulse becomes long as the waveform T2 of the mute signal output from the horizontal deflection IC 1 as shown in FIG. 3 (a). Since it is larger than the charging constants of the resistor R13 and the capacitor C11, which are the charging circuits connected to the output terminal, they rise like the waveform T4 of the output signal output from the first comparator 2 as shown in FIG. 3 (b). Done.
따라서 도면 제3(b)도에서 보는 바와 같이, 제2비교부(3)의 기준전압(Vref2)보다 제1비교부(1)에서 출력되는 전압 레벨이 높게 되므로써, 제2비교부(3)의 출력은 제3(c)도에서와 같이, 로우로 떨어지게 된다.Accordingly, as shown in FIG. 3 (b), the voltage level output from the first comparator 1 is higher than the reference voltage Vref2 of the second comparator 3, so that the second comparator 3 The output of is dropped to low, as shown in FIG. 3 (c).
상기와 같은 제2비교부(3)의 출력신호는 트랜지스터(Q13)의 베이스로 입력되고, 이에 따라 트랜지스터(Q13)는 온 동작하게 된다.The output signal of the second comparator 3 as described above is input to the base of the transistor Q13, whereby the transistor Q13 is turned on.
상기 트랜지스터(Q13)가 온 되면, 트랜지스터(Q13)을 통해 트랜지스터(Q15)의 베이스 전압[트랜지스터(Q13)의 콜렉터전압]이 하이로 입력되므로, 트랜지스터(Q15)가 온 동작하게 되고, 이에 따라 트랜지스터(Q11)의 베이스 전압은 입력되는 DPM 제어신호와는 상관없이 로우 상태를 유지하게 된다.When the transistor Q13 is turned on, since the base voltage of the transistor Q15 (the collector voltage of the transistor Q13) is input to the high through the transistor Q13, the transistor Q15 is turned on, and thus the transistor is turned on. The base voltage of Q11 is kept low regardless of the input DPM control signal.
따라서, 트랜지스터(Q11)는 오프 동작하게 되고, 이에 따라 트랜지스터(Q12)가 오프되므로, 수평편향 IC(1)로의 직류전원이 차단된다.Accordingly, the transistor Q11 is turned off, and therefore the transistor Q12 is turned off, so that the DC power supply to the horizontal deflection IC 1 is cut off.
이때, 상기와 같이 트랜지스터(Q12)가 오프되면, 트랜지스터(Q12)의 콜렉터에 연결된 콘덴서(C12) 및 저항(R16)의 미분회로에서 방전을 시작하게 되고, 콘덴서(C12)로부터 방전된 전압은 트랜지스터(Q14)를 온 동작시키게 된다.At this time, when the transistor Q12 is turned off as described above, the discharge starts in the differential circuit of the capacitor C12 and the resistor R16 connected to the collector of the transistor Q12, and the voltage discharged from the capacitor C12 is a transistor. Turn on (Q14).
여기서, 트랜지스터(Q14)의 콜렉터는 상기 제2비교부(3)의 반번입력단(-)과 연결되어 있어, 이와 같이 트랜지스터(Q14)가 온 동작하게 되면, 제1비교부(2)의 출력 전압은 트랜지스터(Q14)를 통해 접지로 흐르게 된다.Here, the collector of the transistor Q14 is connected to the half input terminal (-) of the second comparison unit 3, and when the transistor Q14 is turned on in this way, the output voltage of the first comparison unit 2 is Flows to ground through transistor Q14.
이는 결과적으로 제2비교부(3)의 반전입력단(-)의 전압 레벨을 로우로 떨어뜨리게 되는 것을 의미하는 것이므로, 제2비교부(3)의 출력은 다시 하이로 올라가게 된다.This means that the voltage level of the inverting input terminal (−) of the second comparator 3 is lowered as a result, so that the output of the second comparator 3 goes high again.
따라서, 트랜지스터(Q13,Q15)는 오프동작하게 되므로써, 트랜지스터(Q11)는 입력되는 DPM 제어신호에 따라서 정상동작하여 수평편향 IC(1)로 다시 직류 구동 전류가 공급된다.Therefore, since the transistors Q13 and Q15 are turned off, the transistor Q11 operates normally in accordance with the input DPM control signal, and the direct current drive current is supplied to the horizontal deflection IC 1 again.
이와 같이 다시 전류가 공급되면, 수평편향 IC(1)에서는 자체적으로 안정기간이 필요하게 되어 제3도에서와 같이, 뮤트신호(CLBL)를 안정화기간동안 제1비교부(2)로 출력하게 되는 바, 상기 트랜지스터(Q14)가 온동작하고 있으므로, 제2비교부(3)의 출력은 하이를 유지하게 된다.When the current is supplied again as described above, the horizontal deflection IC 1 needs to have a stable period by itself. As shown in FIG. 3, the mute signal CLBL is output to the first comparator 2 during the stabilization period. Since the transistor Q14 is on, the output of the second comparator 3 is kept high.
즉, 상기 콘덴서(C12) 및 저항(R16)에 의한 방전 타임(time) 동안 트랜지스터(Q14)가 온 동작하게 되므로, 수평편향 IC(1)의 안정화 기간동안 제2비교부(3)의 출력은 하이를 유지하게 되므로, 정상상태와 마찬가지로 트랜지스터(Q11)에는 아무런 영향도 없게 되므로써, 전원은 또는 모드 전환시 초기화면을 안정적으로 동작할 수 있게 된다.That is, since the transistor Q14 is turned on during the discharge time by the capacitor C12 and the resistor R16, the output of the second comparator 3 during the stabilization period of the horizontal deflection IC 1 Since it is kept high, there is no influence on the transistor Q11 as in the normal state, so that the power supply can stably operate the initial screen at the time of mode switching.
따라서, 상기 콘덴서(C12)의 충방전 타임을 상기 수평편향 IC(1)의 안정화 구간에 맞추어 설정하게 된다.Therefore, the charge / discharge time of the capacitor C12 is set in accordance with the stabilization period of the horizontal deflection IC 1.
이상에서 설명한 바와 같이, 모니터의 전원을 온하는 경우 및 모드가 전환되는 경우 수평편향IC의 안정기간동안 발생되는 비정상신호를 제어하므로서 화면불안정 상태를 해소할수 있도록 하므로서 화질의 향상을 가져올수 있는 효과가 있다.As described above, when the monitor is turned on and the mode is switched, it can control the abnormal signal generated during the stability period of the horizontal deflection IC, thereby eliminating the screen instability, thereby improving the image quality. have.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033883A KR100222903B1 (en) | 1996-08-16 | 1996-08-16 | Stabilization screen circuit of monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033883A KR100222903B1 (en) | 1996-08-16 | 1996-08-16 | Stabilization screen circuit of monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014761A KR19980014761A (en) | 1998-05-25 |
| KR100222903B1 true KR100222903B1 (en) | 1999-10-01 |
Family
ID=19469698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033883A KR100222903B1 (en) | 1996-08-16 | 1996-08-16 | Stabilization screen circuit of monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100222903B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010035728A (en) * | 1999-10-01 | 2001-05-07 | 박종섭 | Auto control circuit for screen voltage |
-
1996
- 1996-08-16 KR KR1019960033883A patent/KR100222903B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010035728A (en) * | 1999-10-01 | 2001-05-07 | 박종섭 | Auto control circuit for screen voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014761A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563088B2 (en) | Video signal processing device | |
| US5130615A (en) | Television apparatus having kinescope spot burn protection circuit with extended grid cut-off time constant | |
| KR100222903B1 (en) | Stabilization screen circuit of monitor | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| US4795949A (en) | Deflection current correction circuit | |
| KR100307572B1 (en) | Automatic kinescope bias device to prevent hot start flash | |
| US4694226A (en) | Vertical deflection circuit with service mode operation | |
| US4795948A (en) | Vertical deflection circuit with service mode operation | |
| KR100521113B1 (en) | Power sensor circuit | |
| US4651063A (en) | Horizontal deflection circuit | |
| US6326743B1 (en) | Horizontal linearity correcting circuit | |
| KR940002188Y1 (en) | Picture stabilization circuit for monitor | |
| JPH03231567A (en) | Spot killer circuit | |
| KR200179723Y1 (en) | Horizon stabilizing circuit | |
| KR970004899Y1 (en) | A cathode - ray tube high voltage discharge circuit | |
| JP2705050B2 (en) | Reference voltage generation circuit | |
| KR940005071Y1 (en) | Horizontal deflection delay circuit | |
| KR910003956Y1 (en) | Picture screen size control circuit of two mode type display apparattus | |
| KR100613479B1 (en) | High Voltage Generator of Monitor | |
| JP2722455B2 (en) | Beam current limiting circuit | |
| GB2231472A (en) | Vertical deflection circuit with service mode operation | |
| KR100225036B1 (en) | Spot killer circuit in display apparatus | |
| JP3266044B2 (en) | Television receiver | |
| KR100318753B1 (en) | Spot elimination circuit of image display equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |