KR100220688B1 - Test pattern structure for thin film actuated mirror array - Google Patents

Test pattern structure for thin film actuated mirror array Download PDF

Info

Publication number
KR100220688B1
KR100220688B1 KR1019960036965A KR19960036965A KR100220688B1 KR 100220688 B1 KR100220688 B1 KR 100220688B1 KR 1019960036965 A KR1019960036965 A KR 1019960036965A KR 19960036965 A KR19960036965 A KR 19960036965A KR 100220688 B1 KR100220688 B1 KR 100220688B1
Authority
KR
South Korea
Prior art keywords
metal
test pattern
thin film
optical path
path adjusting
Prior art date
Application number
KR1019960036965A
Other languages
Korean (ko)
Other versions
KR19980017206A (en
Inventor
김형중
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960036965A priority Critical patent/KR100220688B1/en
Publication of KR19980017206A publication Critical patent/KR19980017206A/en
Application granted granted Critical
Publication of KR100220688B1 publication Critical patent/KR100220688B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 박막형 광로 조절 장치의 제조 공정중 하부 전극과 컨택트 메탈의 플러그 메탈에 의한 전기적 접속 여부를 확인하기 위한 것으로서, 실리콘 웨이퍼 상의 MN 의 능동 소자가 형성되지 않은 여백 공간에 형성된 테스트 다이의 상부에 전기 전도성을 가진 금속으로 형성되어 있는 복수 개로 분리된 금속 패드와, 상기 복수 개로 분리된 금속 패드의 상부에 순차적으로 형성된 패시베이션층, 식각 스톱층, 멤브레인, 하부 전극과 상기 하부 전극에서 패시베이션층까지 광통하여 상기 분리된 복수 개의 금속 패드 각각에 접속된 플러그 메탈로 이루어진 테스트 패턴 구조에 의해서, 박막형 광로 조절 장치의 제조 공정중 하부 전극과 컨택트 메탈의 플러그 메탈에 의한 전기적 접속 여부를 용이하게 확인함으로써, 박막형 광로 조절 장치의 신뢰성을 높일 수 있다.The present invention relates to a method for confirming electrical connection by a plug metal of a lower electrode and a contact metal during a manufacturing process of a thin film optical path adjusting apparatus, A plurality of separated metal pads formed of a metal having electrical conductivity on the test die formed in a blank space in which N active elements are not formed; a passivation layer sequentially formed on the plurality of separated metal pads; The test pattern structure of the etch stop layer, the membrane, the lower electrode, and the plug metal connected to each of the separated plurality of metal pads through the passivation layer from the lower electrode, The reliability of the thin film type optical path adjusting device can be enhanced by easily confirming whether or not electrical connection is made by the plug metal of the contact metal.

Description

광로 조절 장치용 테스트 패턴 구조Test pattern structure for optical path control device

본 발명은 투사형 표시 장치로 사용되는 광로 조절 장치의 테스트 패턴 구조에 관한 것으로서, 특히 신호 전극으로 작동하는 하부 전극과 구동 기판의 컨택트 메탈을 전기적으로 연결하는 플러그 메탈의 전기적 단락 여부를 용이하게 확인할 수 있는 광로 조절 장치용 테스트 패턴 구조에 관한 것이다.The present invention relates to a test pattern structure of an optical path adjusting apparatus used as a projection display apparatus, and more particularly, to a test pattern structure of a light path adjusting apparatus used as a projection display apparatus, in which a plug metal electrically connecting a lower electrode operating as a signal electrode and a contact metal of a driving substrate To a test pattern structure for an optical path adjusting device.

일반적으로, 화상 표시 장치는 표시 장치는 표시 방법에 따라, 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다.Generally, in an image display apparatus, a display apparatus is classified into a direct view type image display apparatus and a projection image display apparatus according to a display method.

직시형 화상 표시장치는 CRT(Cathode Ray Tude : 이하, 'CRT'라고 칭함.)등이 있는데, 이러한 CRT 화상 표시 장치는 화질은 좋으나 화면이 커짐에 따라 중량 및 두께의 증대와, 가격이 비싸지는 등의 문제점이 있어 대화면을 구비하는 데 한계가 있다.The direct-view type image display device has a CRT (Cathode Ray Tude: hereinafter, referred to as 'CRT') or the like. Such a CRT image display device has good image quality, but as the screen size increases, the weight and thickness increase, There is a limitation in providing a large screen.

투사형 화상 표시 장치는 대화면 액정 표시 장치(Liquid Crystal Display : 이하 LCD라 칭함)등이 있는데, 이러한 대화면 LCD의 박형화가 가능하여 중량을 작게 할 수 있다.The projection-type image display apparatus includes a large-screen liquid crystal display (hereinafter referred to as LCD), and the weight of the large-screen LCD can be reduced.

그러나, 이러한 LCD는 편광판에 의한 광의 손실이 크고 LCD를 구동하기 위한 박막 트랜지스터가 화소마다 형성되어 있어 있어 개구율(광의 투과 면적)을 높이는데 한계가 있으므로 광의 효율이 매우 낮다.However, since the loss of light due to the polarizing plate is large in such an LCD, and the thin film transistor for driving the LCD is formed for each pixel, the efficiency of light is very low because it has a limit to increase the aperture ratio (light transmission area).

따라서, 액츄에이티드 미러 어레이(Actuated Mirror Arrays : 이하 'AMA'라 칭함)를 이용한 투사형 화상 표시 장치가 개발되었다.Accordingly, a projection type image display device using an Actuated Mirror Arrays (hereinafter, referred to as 'AMA') has been developed.

AMA를 이용한 투사형 화상 표시 장치는 광원에서 발광된 백색광을 적색, 농색 및 청색의 광으로 분리한 후, 이 광을 액츄에이터들로 이루어진 광로 조절 장치의 구동에 의해 광로를 변경시킨다.The projection type image display apparatus using the AMA separates the white light emitted from the light source into red, high color and blue light, and then changes the optical path by driving the optical path adjusting apparatus including the actuators.

즉, 액츄에이터들에 실장되어 이 액츄에이터들이 개별적으로 구동되는 것에 의해 기울어지는 거울들에 각각 반사시켜 광로(Light Path)를 변경시키는 것에 의해 광의 양을 조절하여 화면으로 투사시킨다.That is, the actuator is mounted on the actuators, and the actuators are individually driven to reflect mirrors, which are tilted, respectively, thereby changing the light path, thereby adjusting the amount of light and projecting the light onto the screen.

그러므로, 화면에 화상이 나타나게 된다.Therefore, an image appears on the screen.

상기에서, 액츄에이터는 압전 또는 전왜 세라믹으로 이루어진 변형부가 인가되는 전압에 의해 전계가 발생되어 변형되는 것을 이용하여 거울을 기울게 한다.In the above, the actuator tilts the mirror by using an electric field generated and deformed by a voltage applied to the deformed portion made of piezoelectric or electrostrictive ceramics.

AMA는 구동방식에 따라 1차원 AMA와 2차원 AMA로 구별된다. 1차원 AMA는 거울들이 M1 어레이로 배열되고, 2차원 AMA는 거울들이 MN 어레이로 배열되고 있다. 따라서, 1차원 AMA를 이용한 투사형 화상 표시 장치는 주사 거울을 이용하여 M1개 광속들을 선주사시키고, 2차원 AMA를 이용하는 투사형 화상표시 장치는 MN 개의 광속들을 투사시켜 화상을 나타내게 된다.The AMA is classified into a one-dimensional AMA and a two-dimensional AMA according to the driving method. The one-dimensional AMA is a 1 < / RTI > array, and the two-dimensional AMA is arranged such that the mirrors are M N arrays. Therefore, the projection-type image display apparatus using the one-dimensional AMA is capable of displaying images of M A projection type image display apparatus employing a two-dimensional AMA and linearly scanning one light flux has M N light fluxes are projected to display an image.

또한, 액츄에이터는 변형부의 형태에 따라 벌크형(Bulk Type)과 박막형(Thin Filnm Type)으로 구분된다. 상기 벌크형은 다층 세라믹을 얇게 잘라 내부에 금속 전극이 형성된 세라믹 웨이퍼(Ceramic Wafer)를 구동 기판에 실장한 후 쏘잉(Sawing)등으로 가공하고 거울을 실장한다.Also, the actuator is divided into a bulk type and a thin film type according to the shape of the deformed portion. In the bulk type, a ceramic wafer, on which a metal electrode is formed by cutting a thin layer of a multilayer ceramic, is mounted on a driving substrate and then processed by sawing or the like, and a mirror is mounted.

그러나, 벌크형 액츄에이터는 액츄에이터들을 쏘잉에 의해 분리하여야 하므로 긴 공정 시간이 필요하며, 또한, 변형부의 응답 속도가 느린 문제점이 있었다.However, since the bulk actuator needs to separate the actuators by sawing, a long process time is required and the response speed of the deformed part is slow.

따라서, 반도체 공정을 이용하여 제조할 수 있는 박막형의 액츄에이터가 개발되었다.Therefore, a thin film type actuator that can be manufactured using a semiconductor process has been developed.

한편, 제1도는 상기와 같은 박막형 액츄에이터를 구비한 박막형 광로 조절 장치의 단위 픽셀을 도시한 단면도로서, 동도에 도시된 바와 같이, 능동 소자(도시 생략된)가 매트릭스 형태로 형성된 실리콘 기판(110), 능동 소자가 외부로부터 물리적, 화학적 손상을 입는 것을 방지하기 위한 패시베이션층(120) 및 상기 패시베이션층(120)이 이후의 식각 공정에 의해 손상되는 것을 방지하기 위한 식각 스톱층(130)을 구비한 구동 기판(100)과, 하부 전극(220)과 컨택트 메탈(105)을 전기적으로 접속하기위한 플러그 메탈(205), 상부 전극(240) 및 하부 전극(220)의 전기적 쇼트(Short)를 방지하기 위한 절연층(207) 및 멤브레인(210), 하부전극(220), 변형부(230), 상부 전극(240)이 소정 형상으로 적층되어 상기 구동 기판(100)에 캔틸레버(Cantilever)구조를 이루며 형성되어 있는 액츄에이터(200)로 이루어져 있다.FIG. 1 is a cross-sectional view of a unit pixel of a thin film type optical path controller having the above-described thin film type actuator. As shown in the figure, a silicon substrate 110 having active elements (not shown) A passivation layer 120 for preventing the active element from being physically and chemically damaged from the outside, and an etch stop layer 130 for preventing the passivation layer 120 from being damaged by a subsequent etching process It is possible to prevent electrical short between the driving substrate 100 and the plug metal 205, the upper electrode 240 and the lower electrode 220 for electrically connecting the lower electrode 220 and the contact metal 105 An insulating layer 207 and a membrane 210, a lower electrode 220, a deformed portion 230 and an upper electrode 240 are laminated in a predetermined shape to form a cantilever structure on the driving substrate 100 Actuate It consists of the emitter 200. The

그러나, 종래의 박막형 광로 조절 장치의 제조 방법에 있어서는, 상기 하부 전극(220)과 컨택트 메탈(105)을 전기적으로 접속하는 플러그 메탈(205)은 수직으로 형성된 비아홀에 장착되기 때문에 전기적 단락 여부를 확인하기 어려운 문제점이 있었다.However, in the conventional manufacturing method of the thin film type optical path adjusting device, since the plug metal 205 for electrically connecting the lower electrode 220 and the contact metal 105 is mounted in the vertically formed via hole, There is a problem that it is difficult to do.

본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 박막형 광로 조절 장치의 제조 공정중 하부 전극과 컨택트 메탈의 플러그 메탈에 의한 전기적 접속 여부를 확인할 수 있는 박막형 광로 조절 장치의 테스트 구조를 제공하는데 있다.It is an object of the present invention to provide a test structure for a thin film type optical path adjusting device capable of confirming whether electrical connection is made by a plug metal of a lower electrode and a contact metal during a manufacturing process of a thin film type optical path adjusting device .

상기 목적을 달성하기 위하여, 본 발명은 박막형 광로 조절 장치의 실리콘 웨이퍼 상의 MN의 능동 소자가 형성되지 않은 여백 공간에 마련된 테스트 다이에 형성되는 테스트 패턴 구조에 있어서, 상기 테스트 다이의 상부에 전기 전도성을 가진 금속으로 형성되어 있는 복수 개로 분리된 금속패드와, 상기 복수 개로 분리된 금속 패드의 상부에 절연 물질로 형성되어 있는 패시베이션층과, 상기 패시베이션충의 상부에 질화물로 형성되어 있는 식각 스톱층과, 상기 식각 스톱층의 상부에 실리콘 질화물로 형성되어 있는 멤브레인과, 상기 멤브레인의 상부에 전기 전도성을 갖는 금속으로 이루어진 하부 전극과, 상기 하부 전극에서 패시베이션층까지 관통하여 상기 분리된 복수 개의 금속 패드 각각에 접속된 플러그 메탈로 이루어진 테스트 패턴 구조를 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a thin film optical path adjusting device, N is formed on a test die provided in a blank space in which active elements are not formed, the test pattern structure comprising: a plurality of metal pads formed of an electrically conductive metal on the test die; A passivation layer formed of an insulating material on top of the metal pad, an etch stop layer formed of nitride on the passivation layer, a membrane formed of silicon nitride on the etch stop layer, And a plug metal connected to each of the separated plurality of metal pads through the passivation layer in the lower electrode.

또한, 본 발명의 일실시예에 따르면, 상기 금속 패드는 텅스텐(W)으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to an embodiment of the present invention, the metal pad is made of tungsten (W).

또한, 본 발명의 일실시예에 따르면, 상기 금속 패드는 백금(Pt)으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to an embodiment of the present invention, there is provided a method of fabricating a test pattern of a thin film type optical path adjusting device, wherein the metal pad is formed of platinum (Pt).

또한, 본 발명의 일실시예에 따르면, 상기 금속 패드는 티타눔(Ti)으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to an embodiment of the present invention, there is provided a method of fabricating a test pattern of a thin film type optical path adjusting device, wherein the metal pad is made of titanium (Ti).

또한, 본 발명의 일실시예에 따르면, 상기 금속 패드는 탄탈륨(Ta)으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to an embodiment of the present invention, the metal pad is made of tantalum (Ta).

또한, 본 발명의 일실시예에 따르면, 상기 금속 패드는 스퍼터링 공정으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법으 제공한다.According to an embodiment of the present invention, there is provided a method of fabricating a test pattern of a thin film type optical path adjusting device, wherein the metal pad is formed by a sputtering process.

또한, 본 발명의 일실시예에 따르면, 상기 테스트 패턴의 복수개의 각층은 박막형 광로 조절 장치의 각층과 동일 공정으로 함께 제조되는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of fabricating a test pattern for a thin film type optical path adjusting apparatus, wherein a plurality of layers of the test pattern are formed together with the respective layers of the thin film type optical path adjusting apparatus.

또한, 본 발명의 일실시예에 따르면, 상기 테스트 패턴은 탐침을 이용하여 테스트되는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 제조 방법을 제공한다.According to still another aspect of the present invention, there is provided a method of fabricating a test pattern of a thin film type optical path adjusting apparatus, wherein the test pattern is tested using a probe.

또한, 본 발명의 일실시예에 따르면, 상기 테스트 패턴의 금속 패드는 그 상부 표면이 비아홀을 통해 노출되어 있는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법을 제공한다.According to an embodiment of the present invention, the upper surface of the metal pad of the test pattern is exposed through a via hole.

제1도는 일반적인 광로 조절 장치의 단면을 도시한 단면도.FIG. 1 is a sectional view showing a cross section of a general optical path adjusting device. FIG.

제2도는 본 발명에 따른 테스트 패턴 구조가 형성된 웨이퍼를 개략적으로 도시한 단면도.FIG. 2 is a cross-sectional view schematically showing a wafer on which a test pattern structure according to the present invention is formed; FIG.

제3도는 제2도의 테스트 패턴 구조를 확대 도시한 확대 평면도.FIG. 3 is an enlarged plan view showing an enlarged view of the test pattern structure of FIG. 2; FIG.

제4도는 제3도의 Ⅰ-Ⅰ 선을 따라 절단한 테스트 패턴 구조의 단면을 도시한 단면도.4 is a cross-sectional view showing a cross section of a test pattern structure cut along the line I-I in FIG. 3;

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

110 : 실리콘 웨이퍼 30 : 테스트 패턴 구조110: Silicon wafer 30: Test pattern structure

120 : 패시베이션층 32 : 금속 패드120: passivation layer 32: metal pad

130 : 식각 스톱층 210 : 멤브레인130: etch stop layer 210: membrane

220 : 하부전극 205 : 컨택트 메탈220: lower electrode 205: contact metal

110 : 구동기판 200 : 액츄에이터110: driving substrate 200: actuator

101 : 능동소자 40 : 테스트 다이101: active element 40: test die

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같으며, 혼란을 피하기 위해 종래의 구성 부재와 동일한 구성 부재는 동일한 도면 번호를 사용한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to like elements throughout.

제2도는 본 발명에 따른 테스트 패턴 구조가 형성된 웨이퍼를 개략적으로 도시한 단면도이고, 제3도는 제2도의 테스트 패턴 구조를 확대 도시한 확대 평면도이며, 제4도는 제3도의 Ⅰ-Ⅰ 선을 따라 절단한 테스트 패턴 구조의 단면을 도시한 단면도이다.FIG. 2 is an enlarged plan view of the test pattern structure of FIG. 2, and FIG. 4 is an enlarged plan view of the test pattern structure of FIG. 3 along the line I-I of FIG. Sectional view showing a cross section of the cut test pattern structure.

먼저, 본 발명의 일 실시예에 따른 박막형 광로 조절 장치용 테스트 패턴 구조(30)는 제2도에 도시된 바와 같은 MN의 능동 소자(101)가 형성되지 않은 여백 공간에 형성되어 있는 테스트 다이(40)에 형성된다.First, a test pattern structure 30 for a thin-film type optical path adjusting apparatus according to an embodiment of the present invention includes M Is formed on the test die 40 formed in the blank space in which the N active elements 101 are not formed.

상기 테스트 다이의 상부에 전기 전도성을 갖는 금속, 예를 들어, 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 텅스텐(W) 등을 스퍼터링 공정에 의하여 증착함으로써, 이후 형성될 복수 개의 층으로 이루어지는 테스트 패턴에서 전기적 접속 여부를 확인 할 수 있는 금속 패드(32)가 형성된다.A metal having electrical conductivity such as platinum (Pt), titanium (Ti), tantalum (Ta), tungsten (W) or the like is deposited on the test die by a sputtering process to form a plurality of layers A metal pad 32 for confirming whether or not electrical connection is established is formed.

도시되어 있지 않은 능동 소자가 매트릭스 구조로 내장되어 있는 구동 기판(100)의 액츄에이터(200)가 형성될 부분외의 여백 공간에 형성되어 있으며, 순차적으로 적충된 금속 패드(115), 패시베이션층(120), 식각 스톱층(130), 멤브레인(210), 하부전극(220), 플러그 메탈(205)로 구성된다.The passivation layer 120 is formed in a blank space outside the portion where the actuator 200 of the driving substrate 100 is formed, in which active elements not shown in the figure are embedded in a matrix structure, An etch stop layer 130, a membrane 210, a lower electrode 220, and a plug metal 205.

이대, 본 발명에 따른 박막형 광로 조절 장치용 테스트 패턴 구조(30)는 상기 구동 기판(100) 상에 다수의 증착 공정 및 식각 공정에의하여 소정 형상으로 복수개의 액츄에이터를 형성시킬 때 상기 액츄에이터(200)의 형성 부분 주위의 여백 공간에 형성된다.The test pattern structure 30 for a thin film type optical path adjusting apparatus according to the present invention includes a plurality of actuators 200 when a plurality of actuators are formed in a predetermined shape by a plurality of deposition processes and etching processes on the driving substrate 100, Is formed in the margin space around the forming portion.

먼저, 상기 여백 공간상에 마련된 테스트 다이의 상부에 전기 전도성을 갖는백금(Pt), 티타늄(Ti), 탄탈룸(Ta) 등을 스퍼터링(Spputtering) 공정으로 소정 두께로 적층하여 금속 패드(32)를 형성한다.First, platinum (Pt), titanium (Ti), tantalum (Ta), or the like having electrical conductivity is stacked to a predetermined thickness by a sputtering process on the test die provided on the blank space to form a metal pad 32 .

한편, 반도체 집적 회로 제조 공정에 의하여 실리콘 기판(110)상에는 MOS와 같은 트랜지스터로 이루어진 복수 개의 능동 소자(101)가 매트릭스 구조로 형성되어 있으며, 이 후에 수행되는 증착 공정의 고온 분위기 하에서 상기 복수 개의 능동 소자가 외부로부터 화학적 또는 물리적 손상을 받는 것을 방지시키기 위하여, 증착 공정에 의하여 절연 물질을 상기 실리콘 기판(110)상에 소정 두께로 도포시킴으로써 상기 능동 소자를 보호하기 위한 패시베이션층(120)을 형성시키며, 이때, 상기 금속패드(32)의 상부에도 상기 패시베이션층(1200이 형성된다.On the other hand, a plurality of active devices 101 made of transistors such as MOSs are formed in a matrix structure on a silicon substrate 110 by a semiconductor integrated circuit manufacturing process. In a deposition process performed thereafter, In order to prevent the device from being exposed to chemical or physical damage from the outside, a passivation layer 120 for protecting the active device is formed by applying an insulating material to the silicon substrate 110 with a predetermined thickness by a deposition process At this time, the passivation layer 1200 is also formed on the metal pad 32.

여기에서, 상기 절연 물질은 상기 실리콘 기판(110)상에 형성된 복수 개의 능동 소자(도시 생략된)가 상호간에 전기적으로 도통되는 것을 방지시키기 위한 절연 특성을 나타낼 수 있을 뿐만 아니라 상기 능동 소자의 표면 보호(Passivation) 특성을 나타내는 것이 바람직하며 이러한 특성 요구를 시키기 위하여 사용되는 절연 물질은 고온에서 양호한 유동 특성을 나타내는 인이 함유된 실리콘 산화물(PSG : Phosphosilicate glass) 또는 BPSG(Borophosphosilicate glass)로 구성되고 이러한 절연 물질을 증착시키기 위한 증착 공정은 화학 기상 증착 공정(CVD)으로 이루어진다.Here, the insulating material may exhibit an insulating property for preventing a plurality of active elements (not shown) formed on the silicon substrate 110 from being electrically conducted to each other, The insulating material used to make such a characteristic requirement is composed of phosphorus-containing phosphosilicate glass (PSG) or borophosphosilicate glass (BPSG), which exhibits good flow characteristics at high temperatures. The deposition process for depositing the material consists of a chemical vapor deposition process (CVD).

한편, 액츄에이터(200)를 구성하는 복수 개의 패터닝시킴으로서 단위 픽셀 형상으로 형성된 액츄에이터(200)를 캔틸레버 구조로 형성시키기 위한 식각 공정에 의해서 상기 패시베이션층(120)이 식각 용액 예를 들면 불산(HF)용액에 노출되어 화학적 손상을 입는 것을 방지시킬 수 있도록 상기 패시베이션층(120)상에 불산(HF)용액에 대한 내식성이 양호한 절연 물질을 증착 공정에 의하여 소정 두께로 적층시킴으로서 식각 스톱층(130)을 형성시키며,이때, 동일 공정에 이해 상기 테스트 패턴(30)의 패시베이션층(120)의 상부에도 식각 스톱층(130)이 형성된다.The passivation layer 120 is etched using an etchant such as a hydrofluoric acid solution (HF) solution to form an actuator 200 having a unit pixel shape by patterning a plurality of actuators 200 in a cantilever structure. (HF) solution is deposited on the passivation layer 120 to a predetermined thickness by a vapor deposition process so that the etch stop layer 130 is formed on the passivation layer 120 so as to prevent chemical damage At this time, the etching stop layer 130 is also formed on the passivation layer 120 of the test pattern 30 in the same process.

여기에서, 상기 식각 스톱층(130)을 구성하는 절연 물질은 절연 특성이 양호할 뿐만 아니라 상기된 바와 같이 식각 용액 불산(HF) 용액에 대한 내식성이 우수한 실리콘 질화물(Si3N4) 조성으로 이루어지며 상기 증착 공정은 화학 기상 증착 공정(CVD) 특히 저압 화학 기상 증착 공정(LPCVD) 또는 플라즈마 화학 기상 증착 공정(PECVD)에 의하여 수행된다.Here, the insulating material constituting the etching stop layer 130 has a good silicon nitride (Si 3 N 4 ) composition which is not only excellent in insulating characteristics but also excellent in corrosion resistance to an etching solution HF solution as described above And the deposition process is performed by a chemical vapor deposition process (CVD), particularly a low pressure chemical vapor deposition process (LPCVD) or a plasma chemical vapor deposition process (PECVD).

즉, 상기 식각 스톱층(130)의 상부에 인이 함유된 실리콘 산화물(PSG) 또는 다결정 실리콘을 물리 기상 증착 공정(PVD) 또는 화학 기상 증착 공정(CVD)에 의하여 소정 두께로 적층시킴으로서 희생층(sacrificial layer)(도시 생략된)을 형성시킨후 미세 패턴 형성 공정에 의하여 상기 희생층(도시 생략된)을 소정 선폭 크기의 패턴을 구비한 소정 형상으로 형성시키며 그 결과 상기 희생층(도시 생략된)의 패턴을 통하여 노출되는 상기 구동 기판(100)의 일부는 액츄에이터(200)의 지지부 및 브리지를 형성시키기 위한 장소로 제공된다.That is, silicon oxide (PSG) or polycrystalline silicon containing phosphorus is deposited on the etch stop layer 130 to a predetermined thickness by a physical vapor deposition process (PVD) or a chemical vapor deposition process (CVD) to form a sacrificial layer a sacrificial layer (not shown) is formed, and then the sacrificial layer (not shown) is formed into a predetermined shape having a pattern of a predetermined line size by a fine pattern forming process. As a result, the sacrificial layer (not shown) A portion of the driving substrate 100 exposed through the pattern of the actuator 200 is provided as a place for forming the supporting portion and the bridge of the actuator 200. [

한편, 본 발명에 따른 테스트 패턴(30) 구조고 플러그 메탈(205)이 형성되어 있는 상기 액츄에이터(200)의 지지부와 동일한 구조를 이루므로, 상기 패터닝에 의한 희생층의 식각 공정시식각 스톱층(130)의 상부에 형성된 희생층도 완전히 제거되어진다.Since the structure of the test pattern 30 according to the present invention has the same structure as the support portion of the actuator 200 in which the high plug metal 205 is formed, the etch stop layer 130 are also completely removed.

상기된 바와 같이 구동 기판(100)상에 소정 패턴의 선폭 크기를 갖는 소정형상의 희생층(도시 생략된) 및 상기 희생층(도시 생략된)의 패턴을 통하여 노출된 상기 식각 스톱층(130)상에 절연 특성이 양호할 뿐만 아니라 불산(HF) 용액과 같은 식각 용액에 대한 내성이 양호한 절연 물질을 화학 기상 증착공정(CVD)에 의하여 소정 두께로 증착시켜서 멤브레인(210)을 형성시키며, 동일 공정에 의해 상기 테스트 패턴(30)의 식각 스톱층(130)의 상부에도 멤브레인(210)이 형성된다.As described above, the sacrificial layer (not shown) of a predetermined shape having a line width size of a predetermined pattern and the etch stop layer 130 exposed through the pattern of the sacrificial layer (not shown) are formed on the driving substrate 100, An insulating material having a good insulating property on a substrate and a good resistance to an etching solution such as a hydrofluoric acid (HF) solution is deposited to a predetermined thickness by a chemical vapor deposition process (CVD) to form a membrane 210, A membrane 210 is also formed on the etch stop layer 130 of the test pattern 30.

이러한 멤브레인(210)을 구성하는 절연 물질은 캔틸레버 구조를 갖는 액츄에이터(200)의 구동부가 반복적으로 틸팅될 때 피로 응력을 견딜 수 있도록 내성이 우수한 금속 또는 실리콘 질화물(SiNx)로 이루어진다.The insulating material constituting the membrane 210 is made of metal or silicon nitride (SiN x ) having excellent resistance to withstand fatigue stress when the actuator of the actuator 200 having the cantilever structure is repeatedly tilted.

또한, 상기 멤브레인(210)상에 백금(Pt) 또는 탄탈륨(Ta)과 같이 양호한 도전 특성을 나타내는 도전성 금속을 스퍼터링 증착공정과 같은 진공 증착 공정에 의하여 소정 두께로 적층시켜서 하부 전극(220)을 형성시키며 이러한 하부 전극(220)은 이후 공정에 이해 형성될 플러그 메탈(205)에 의해 상기 구동 기판(100)의 컨택트 메탈(105)에 연결되어 MN 능동 소자(101) 각각의 전기적 신호에 의한 신호 전극으로 작용하게 된다.A conductive metal exhibiting good conductive characteristics such as platinum (Pt) or tantalum (Ta) is deposited on the membrane 210 to a predetermined thickness by a vacuum deposition process such as a sputter deposition process to form a lower electrode 220 The lower electrode 220 is connected to the contact metal 105 of the driving substrate 100 by a plug metal 205 to be formed in a subsequent process, And serve as signal electrodes by the electrical signals of the N active elements 101, respectively.

한편, 상기 박막형 광로 조절 장치의 하부전극(220)을 형성하는 동일 공정에 의해, 상기 테스트 패턴(30)의 멤브레인(210) 상부에도 하부 전극(220)이 형성된다.The lower electrode 220 is also formed on the membrane 210 of the test pattern 30 by the same process of forming the lower electrode 220 of the thin film optical path adjusting device.

이후, 상기 멤브레인(210)상에는 비아홀 형성 공정에 의하여 상기 구동 기판(100)에내장된 능동 소자(도시 생력된)에 전기적으로 연결된 컨택트 메탈(105)을 노출시키기 위한 비아홀을 형성하고, 동일 공정에 의해 상기 테스트 패턴(30)에도 하부 전극(220)에서 패시베이션층(120)까지를 관통하여 상기 금속 패드(32)를 토출시키는 비아홀이 형성된다.A via hole is formed on the membrane 210 to expose the contact metal 105 electrically connected to the active element (not shown) built in the driving substrate 100 by a via hole forming process. A via hole is formed in the test pattern 30 so as to pass through the lower electrode 220 to the passivation layer 120 and to discharge the metal pad 32.

이때, 상기 금속 패드(32)의 상부 표면이 비아홀을 통해 노출됨으로써, 그 노출된 상부 표면이 플러그 메탈(205)과 전기적 접촉면으로서 작용한다.At this time, the upper surface of the metal pad 32 is exposed through the via hole, so that the exposed upper surface functions as an electrical contact surface with the plug metal 205.

이후, 상기 비아홀에 리프트 오프(LIFT-OFF) 공정에 의하여 티타늄(Ti) 또는 백금(Pt) 또는 탄탈튬(Ta)과 같은 도전성 금속을 소정 두께로 적층하여 플러그 메탈(205)을 형성시키며, 상기 플러그 메탈(205)에 의해 상기 하부 전극(220)은 상기 능동 소자의 전기적 신호를 받아 신호 전극으로 작동하게 된다.Then, a plug metal 205 is formed by laminating a conductive metal such as titanium (Ti), platinum (Pt), or tantalum (Ta) to a predetermined thickness on the via hole by a lift off process, The lower electrode 220 receives the electrical signal of the active element by the plug metal 205 and operates as a signal electrode.

한편, 상기 플러그 메탈(205)의 형성과 동일한 공정에 의해 상기 테스트 패턴(30)에 형성된 비아홀에도 플러그 메탈(205)이 형성되며, 상기 플러그 메탈(205)에 의해 하부 전극(220)과 금속 패드(32)가 전기적으로 연결된다.A plug metal 205 is also formed in the via hole formed in the test pattern 30 by the same process as the formation of the plug metal 205. The plug metal 205 is electrically connected to the lower electrode 220, (32) are electrically connected.

이후, 상기 테스트 패턴(30)의 금속 패드(32)상에 순차적으로 형성된 하부 전극(220), 멤브레인(210), 식각 스톱층(130), 패시베이션층(120)을 이방성 식각, 특히 반응성 이온 식각(REACTION ION ETCH)으로 순차적으로 식각하여, 상기 금속 패드(32)의 일부분을 노출시킨다.The lower electrode 220, the membrane 210, the etch stop layer 130, and the passivation layer 120, which are sequentially formed on the metal pad 32 of the test pattern 30, are subjected to anisotropic etching, (REACTION ION ETCH) to expose a portion of the metal pad 32.

이후, 상기 분리된 서로 다른 금속 패드(32)의 노출된 부분에 탐침을 접촉하고 전압을 걸어서, 분리된 금속 패드(32)사이에 전류가 흐르면, 비아홀의 사이드에 플러그 메탈(205)양호하게 형성된 것을 알 수 있다.Thereafter, when a probe is brought into contact with the exposed portions of the separated metal pads 32 and a voltage is applied thereto, if a current flows between the separated metal pads 32, the plug metal 205 is formed on the side of the via hole well .

이상, 상기 내용은 첨부 도를 참조하여 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 청구 범위에 기재된 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. .

본 발명에 따르면, 실리콘 웨이퍼 상의 MN의 능동 소자가 형성되지 않은 여백 공간에 형성된 테스트 다이에 분리된 금속 패드를 형성하고, 상기 금속 패드의 상부에 박막형 광로 조절 장치의 액츄에이터를 이루는 복수 개의 충증 하부 전극에서 패시베이션층까지 관통된 비아홀 및 비아홀에 형성된 플러그 메탈과 동일한 구조의 테스트 패턴 구조를 형성한 후, 상기 분리된 금속 패드에 탐침법을 이용하여 전기적 도통 여부를 확인하여 플러그 메탈의 형성 상태를 파악함으로써, 박막형 광로 조절 장치 제조의 수율을 높일 수 있다.According to the present invention, N is formed in a blank space in which no active elements are formed, and a plurality of pseudo-lower electrodes, which are actuators of the thin-film type optical path adjusting device, are formed on the metal pads, A test pattern structure having the same structure as that of the plug metal formed in the via hole is formed and then the separated metal pad is checked for electrical continuity using a probe method to determine the formation state of the plug metal, .

Claims (4)

MN(M,N은 정수)의 능동 소자가 형성되어있는 실리콘 기판중에서 상기 능동소자가 형성되어 있지않은 여백 공간에 마련된 테스트 다이의 상부에 형성되는 박막형 광로 조절 장치용 테스트 패턴 구조에 있어서, 상기 테스트 다이의 상부에 도전성 금속이 복수개로 분리되는 적층된 금속 패드와 ; 상기 금속 패드의 상부에 절연 물질로 형성되어 있는 패시베이션층과 ; 상기 패시베이션층의 상부에 질화물로 형성되어 있는식각 스톱층과 ; 상기 식각 스톱층의 상부에 실리콘 질화물로 형성되어 있는 멤브레인과 ; 상기 멤브레인의 상부에 전기 전도성을 갖는 금속으로 이루어진하부 전극과 ; 상기 하부 전극에서 상기 패시베이션층까지 관통하여 상기 분리된 복수 개의 금속 패드 각각에 접속된 플러그 메탈로 이루어지는 테스트 패턴 구조.M A test pattern structure for a thin film type optical path adjusting apparatus formed on a test die provided in an empty space in which the active element is not formed among silicon substrates on which N (M, N is an integer) active elements are formed, A stacked metal pad in which a plurality of conductive metals are separated on an upper portion of the die; A passivation layer formed of an insulating material on the metal pad; An etch stop layer formed of nitride on the passivation layer; A membrane formed of silicon nitride on top of the etch stop layer; A lower electrode made of a metal having electrical conductivity on the membrane; And a plug metal which penetrates from the lower electrode to the passivation layer and is connected to each of the separated plurality of metal pads. 제1항에 있어서, 상기 금속 패드는, 텅스텐(W), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta)중 어느 하나를 스퍼터링 기법으로 적층하여 형성하는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴구조.The thin film optical path adjusting device according to claim 1, wherein the metal pad is formed by laminating any one of tungsten (W), platinum (Pt), titanium (Ti), and tantalum (Ta) Test pattern structure. 제1항에 있어서, 상기 테스트 패턴의 복수 개의 각층은. 박막형 광로 조절 장치의 각층과 동일 공정으로 함께 제조되는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 구조.The method of claim 1, wherein each of the plurality of layers of the test pattern comprises: And the thin film type optical path adjusting device is fabricated together with the same process as each layer of the thin film type optical path adjusting device. 제1항에 있어서, 상기 테스트 패턴은, 탐침을 이용하여 테스트하는 것을 특징으로 하는 박막형 광로 조절 장치의 테스트 패턴 구조.The test pattern structure of a thin film type optical path adjusting apparatus according to claim 1, wherein the test pattern is tested using a probe.
KR1019960036965A 1996-08-30 1996-08-30 Test pattern structure for thin film actuated mirror array KR100220688B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960036965A KR100220688B1 (en) 1996-08-30 1996-08-30 Test pattern structure for thin film actuated mirror array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960036965A KR100220688B1 (en) 1996-08-30 1996-08-30 Test pattern structure for thin film actuated mirror array

Publications (2)

Publication Number Publication Date
KR19980017206A KR19980017206A (en) 1998-06-05
KR100220688B1 true KR100220688B1 (en) 1999-09-15

Family

ID=19471847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036965A KR100220688B1 (en) 1996-08-30 1996-08-30 Test pattern structure for thin film actuated mirror array

Country Status (1)

Country Link
KR (1) KR100220688B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911301A (en) * 2019-12-26 2020-03-24 苏州科阳光电科技有限公司 Wafer level packaging detection structure and method

Also Published As

Publication number Publication date
KR19980017206A (en) 1998-06-05

Similar Documents

Publication Publication Date Title
KR0151453B1 (en) Optical path adjusting device and manufacturing process
KR0151457B1 (en) Optical path adjusting device and manufacturing process
KR100220688B1 (en) Test pattern structure for thin film actuated mirror array
KR100237602B1 (en) Fabrication method for thin film actuated mirror array
KR100239044B1 (en) Method for manufacturing thin film actuated mirror array
KR100237604B1 (en) Fabrication method for thin film actuated mirror array
KR0154923B1 (en) Method for manufacturing optical path control apparatus
KR100291551B1 (en) Method for manufacturing thin film actuated mirror array
KR100239045B1 (en) Method for manufacturing thin film actuated mirror array
KR100220693B1 (en) The fabrication method for module of thin film actuated mirror array
KR100212538B1 (en) A fabrication method of thin film actuated mirror array
KR100195640B1 (en) Method for fabricating an optical projection system
KR100209428B1 (en) Method for initial tilting tma
KR100200234B1 (en) Method for fabricating an optical projection system
KR100237605B1 (en) Fabrication method for thin film actuated mirror array actuator
KR100245033B1 (en) Method for manufacturing thin film actuated mirror array
KR100220691B1 (en) The fabrication method for thin film actuated mirror array
KR100207367B1 (en) Fabrication method for lightpath modulation device
KR100209400B1 (en) Thin film lightpath modulation device and its fabrication method
KR0145913B1 (en) The manufacturing method of optical path regulating apparatus
KR100207371B1 (en) Fabrication method for lightpath modulation device
KR100203631B1 (en) Method making light path control apparatus
KR0159415B1 (en) Method for fabricating optical projection system
KR100237603B1 (en) Actuator of thin film actuated mirror array
KR100200233B1 (en) Flattening method for optical projection system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040528

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee