KR100217157B1 - Analog pll with holdover function - Google Patents
Analog pll with holdover function Download PDFInfo
- Publication number
- KR100217157B1 KR100217157B1 KR1019950009344A KR19950009344A KR100217157B1 KR 100217157 B1 KR100217157 B1 KR 100217157B1 KR 1019950009344 A KR1019950009344 A KR 1019950009344A KR 19950009344 A KR19950009344 A KR 19950009344A KR 100217157 B1 KR100217157 B1 KR 100217157B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- unit
- reference clock
- input
- analog
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 홀드오버기능을 갖는 아날로그 위상동기루프회로에 관한 것으로서, 종래 기준클럭소스의 장애시 아날로그 위상동기루프에서 홀드오버기능을 구현할 수 없었던 문제점을 해결하기 위해 입력되는 기준클럭을 모니터링 하여 기준클럭소스의 장애여부를 검사하는 모니터부와, 기준클럭과 귀환된 전압제어 발진클럭과의 위상차를 비교하여 전압제어발진부에 입력전압을 출력하는 아날로그 필터부와, 입력된 비교데이타에 상응하는 전압을 출력하는 디지탈 추적부와, 아날로그 필터부의 출력전압과 디지탈 추적부의 출력전압을 상호 비교하여 비교데이타를 출력하는 비교부와, 모니터부를 통한 기준클럭소스의 장애 발생유무에 따라 아날로그 필터부와 디지탈 추적부의 출력전압중 하나를 선택하는 선택부와, 선택부의 선택에 따라 입력된 전압에 상응하게 전압제어발진클럭을 발생하는 전압제어발진부로 구성된 아날로그 위상동기루프회로를 제공함으로써 기준클럭소스의 장애가 발생한 경우에도 동기망에 시스템 클럭을 동기시킬 수가 있다.The present invention relates to an analog phase synchronous loop circuit having a holdover function. The present invention relates to a reference clock by monitoring an input reference clock to solve a problem in which a holdover function cannot be implemented in an analog phase synchronous loop when a reference clock source fails. Outputs a voltage corresponding to the input comparison data, and a monitor unit for checking whether a source is faulty, an analog filter unit for outputting an input voltage to the voltage controlled oscillator by comparing the phase difference between the reference clock and the feedback voltage controlled oscillation clock. The digital tracking unit, the comparison unit for comparing the output voltage of the analog filter unit and the output voltage of the digital tracking unit, and outputting the comparison data; A selector for selecting one of the voltages, and an input signal according to the selection of the selector By providing an analog phase-locked loop circuit composed of the voltage-controlled oscillation unit corresponds to a voltage controlled oscillator in the clock can be synchronized to the system clock in synchronization with the network in the event of failure of the reference clock source.
Description
제1도는 일반적인 아날로그 위상동기루프회로의 블록 구성도.1 is a block diagram of a general analog phase locked loop circuit.
제2도는 본 발명 홀드오버기능을 갖는 아날로그 위상동기루프회로의 블록 구성도.2 is a block diagram of an analog phase locked loop circuit having a holdover function of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 모니터부 20 : 아날로그 필터부10 monitor unit 20 analog filter unit
30 : 디지탈 추적부 40 : 비교부30: digital tracking unit 40: comparison unit
50 : 선택부 60 : 전압제어발진부50: selector 60: voltage controlled oscillator
본 발명은 홀드오버(Holdover)기능을 갖는 아날로그 위상동기루프(PLL)회로에 관한 것으로, 특히 동기식 광통신망(SONET: Synchronous Optical NETwork)의 가입자측 단말장비나 마이크로 웨이브 장비에서 망동기를 위한 위상동기루프의 구현을 아날로그로 구성하였을 때 기준클럭소스의 장애시 구현할 수 없었던 홀드오버기능의 구현에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog phase locked loop (PLL) circuit having a holdover function, and in particular, a phase locked loop for a network synchronizer in subscriber equipment or microwave equipment of a synchronous optical network (SONET). The present invention relates to the implementation of a holdover function that could not be implemented in the case of failure of the reference clock source when the implementation of the analog configuration is analog.
일반적으로 아날로그 위상동기루프(PLL)는 많은 분야에서 응용할 수 있는데, 예를들면 텔레비젼 수상기에서는 수직과 수평주사를 동시에 맞추기 위해서 사용하고, FM스테레오 튜너에서는 성능을 개선하기 위해 사용한다.In general, analog phase-locked loop (PLL) can be applied in many fields, for example, in television receivers to simultaneously adjust vertical and horizontal scanning, and in FM stereo tuners to improve performance.
또한, 위상동기루프는 잡음에 구애를 받지 않음으로 인공위성으로 부터의 신호를 추적하는데에도 사용된다.In addition, phase-locked loops are also used to track signals from satellites because they are noise-independent.
이에따른 일반적인 아날로그 위상동기루프회로의 구성은 제1도에 도시된 바와 같이, 수신주파수(Fin)와 귀환된 발진주파수를 비교하여 위상차를 검출하는 위상검출부(1)와, 상기 위상검출부(1)을 통한 출력주파수의 고조파를 차단하여 직류성분만을 출력하는 저역통과필터부(2)와, 상기 저역통과필터부(2)에서 출력된 직류성분을 증폭하는 직류증폭부(3)와, 상기 직류증폭부(3)을 통해 입력된 제어전압에 의해 발진주파수(Font)를 출력하는 전압제어발진부(4)로 구성되어 있다.As shown in FIG. 1, a general analog phase-locked loop circuit includes a phase detector 1 for detecting a phase difference by comparing a reception frequency Fin with a returned oscillation frequency, and the phase detector 1. A low pass filter unit 2 for outputting only a DC component by cutting out harmonics of an output frequency through the DC, a DC amplifier 3 for amplifying the DC component output from the low pass filter unit 2, and the DC amplifier It is composed of a voltage controlled oscillation unit 4 for outputting the oscillation frequency (Font) by the control voltage input through the unit (3).
이와같이 구성된 위상동기루프회로의 동작을 설명하면, 수신된 신호와 귀환된 전압제어 발진신호는 위상검출부(1)로 입력되고, 이 위상검출부(1)를 통한 출력신호가 저역통과필터부(2)를 구동시켜 필터링한 후 직류증폭부(3)에 의해 직류성분만을 통과시킨 제어전압을 전압 제어발진부(4)에 입력하게 된다.Referring to the operation of the phase-locked loop circuit configured as described above, the received signal and the fed back voltage controlled oscillation signal are input to the phase detection unit 1, and the output signal through the phase detection unit 1 receives the low pass filter unit 2. After driving by filtering, the control voltage passing only the DC component by the DC amplifier 3 is input to the voltage controlled oscillator 4.
이에따라, 전압제어발진 주파수와 수신주파수가 일치하면 전압제어발진신호와 수신신호간의 위상차에 비례하는 직류전압이 된다.Accordingly, when the voltage controlled oscillation frequency and the reception frequency coincide with each other, a DC voltage is proportional to the phase difference between the voltage controlled oscillation signal and the received signal.
이 증폭된 직류전압이 전압제어발진주파수를 수신주파수와 일치하도록 고정시킨다.This amplified DC voltage fixes the voltage controlled oscillation frequency to match the reception frequency.
상기와 같은 일반적인 아날로그 위상동기루프회로는 동기식 광통신망의 가입자측 단말장비나 마이크로웨이브장비에서 망동기를 위한 위상동기루프의 구현을 아날로그방식으로 구현하였을 경우 기준클럭소스의 장애시 홀드오버기능을 수행하지 못하는 문제점이 있었다.The general analog phase-locked loop circuit as described above does not perform a holdover function when a reference clock source fails when the phase-locked loop for the network synchronizer is implemented in the subscriber terminal equipment or microwave equipment of a synchronous optical communication network. There was a problem.
본 발명은 상기 문제점을 해결하기 위해 아날로그 위상동기루프에서 기준클럭소스의 장애가 발생하였을 경우 자체발진을 디지탈로 홀드오버기능을 추가하여 전압제어발진주파수의 출력주파수를 조정하기 위한 홀드오버기능을 갖는 아날로그 위상동기루프회로를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides an analog holdover function for adjusting an output frequency of a voltage controlled oscillation frequency by adding a digital holdover function to a self-oscillation when a reference clock source fails in an analog phase locked loop. Its purpose is to provide a phase locked loop circuit.
상기 목적을 달성하기 위한 본 발명은 첨부된 제2도에 의거하여 상세히 설명하면 다음과 같다.The present invention for achieving the above object will be described in detail based on the attached FIG.
본 발명의 구성은, 제2도에 도시된 바와 같이, 입력되는 기준클럭을 모니터링(Monitoring)하여 기준클럭소스(Source)의 장애여부를 검사하는 모니터부(10)와, 기준클럭과 귀환된 전압제어 발진클럭(시스템 클럭)과의 위상차를 비교하여 전압제어발진부(60)에 입력전압을 출력하는 아날로그 필터부(20)와, 입력된 비교데이타에 상응하는 전압을 출력하는 디지탈 추적부(30)와, 상기 아날로그 필터부(20)의 출력전압과 상기 디지탈 추적부(30)의 출력전압을 상호 비교하여 비교데이타를 출려하는 비교부(40)와, 상기 모니터부(10)를 통한 기준클럭소스의 장애 발생유무에 따라 상기 아날로그 필터부(2)와 상기 디지탈 추적부(30)의 출력전압중 하나를 선택하는 선택부(50)와, 상기 선택부(50)의 선택에 따라 입력된 전압에 상응하게 전압제어발진클럭을 발생하는 전압제어발진부(60)로 구성된 것이다.The configuration of the present invention, as shown in Figure 2, the monitoring unit 10 for monitoring the input reference clock (Monitoring) to check whether the reference clock source (Source) failure, and the reference clock and the voltage returned An analog filter unit 20 for outputting an input voltage to the voltage controlled oscillator 60 by comparing a phase difference with a control oscillation clock (system clock), and a digital tracking unit 30 for outputting a voltage corresponding to the input comparison data. And a comparison unit 40 which compares the output voltage of the analog filter unit 20 with the output voltage of the digital tracking unit 30 and draws out comparison data, and a reference clock source through the monitor unit 10. Selector 50 for selecting one of the output voltages of the analog filter unit 2 and the digital tracking unit 30 according to whether or not a failure occurs, and the voltage inputted according to the selection of the selector 50. Voltage control to generate voltage controlled oscillation clock correspondingly It is composed of a cliché (60).
상기한 선택부(50)는 상기 모니터부(10)를 통해 기준클럭소스에 장애가 발생할 때에 상기 디지탈 추적부(30)의 출력전압을 전압제어발진부(60)의 압력전압으로 사용하여 홀드오버 기능을 수행하도록 한다.The selector 50 uses the output voltage of the digital tracking unit 30 as the pressure voltage of the voltage controlled oscillator 60 when the reference clock source fails through the monitor unit 10 to provide a holdover function. Do it.
상기 구성에 의한 본 발명의 작용, 효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention by the above configuration is as follows.
기준클럭소스를 아날로그 필터부(20)에서 입력받아 자체의 시스템 클럭과 위상차를 서로 비교하여 그 위상차를 오피앰프(미도시)에 입력시켜 그에 상응되는 전압이 선택부(50)에 입력된다.The reference clock source is input from the analog filter unit 20, and the system clock and the phase difference thereof are compared with each other, and the phase difference is input to an op amp (not shown), and a corresponding voltage is input to the selector 50.
그리고 모니터부(10)에서 입력된 기준클럭소스를 모니터링하여 장애 발생의 유무를 판별하여 장애가 없을 경우, 즉 통상적인 상황에서는 아날로그 필터부(20)에서의 출력전압을 선택부(50)를 통해 선택하여 전압제어발진부(60)에 입력전압(VCXO)으로 사용한다.Then, by monitoring the reference clock source input from the monitor unit 10 to determine whether there is a failure occurs, that is, when there is no failure, that is, in the normal situation, the output voltage from the analog filter unit 20 is selected through the selection unit 50. To the voltage controlled oscillator 60 as the input voltage VCXO.
이때, 아날로그 필터부(20)는 구현방법에 따라 구성상의 차이가 있을 수 있으며, 상기 선택부(50)는 아날로그 스위치를 이용할 수가 있다.In this case, the analog filter unit 20 may have a configuration difference according to an implementation method, and the selector 50 may use an analog switch.
또한, 디지탈 추적부(30)는 본 발명을 이용해 서비스를 시작한 처음에는 D/A컨버터(미도시)를 통한 출력값을 중심 전압으로 출력한다.In addition, the digital tracking unit 30 outputs an output value through a D / A converter (not shown) as a center voltage at the beginning of service using the present invention.
이에따라, 비교부(40)는 상기 디지탈 추적부(30)를 통한 출력전압과 상기 아날로고 필터부(2)를 통한 출력전압의 크기를 서로 비교한다.Accordingly, the comparison unit 40 compares the output voltage through the digital tracking unit 30 with the magnitude of the output voltage through the analog filter unit 2.
즉, 디지탈 추적부(30)의 출력전압이 상기 아날로그 필터부(20)의 출력전압보다 작은지 큰지의 대소를 판별하여 상기 디지탈 추적부(30)의 비교데이타값으로 변환시켜 준다.That is, the magnitude of the output voltage of the digital tracking unit 30 is less than or equal to the output voltage of the analog filter unit 20 and the magnitude of the output is determined and converted into a comparison data value of the digital tracking unit 30.
이와같이 비교된 데이타값이 만약 작을 경우에는 디지탈 추적부(30)내 D/A컨버터의 입력 디지탈 데이타값을 증가시키고, 비교데이타값이 클 경우에는 디지탈 추적부(30)내 D/A컨버터의 입력 디지탈 데이타값을 감소시킨다.If the data value thus compared is small, the input of the D / A converter in the digital tracking unit 30 is increased. If the comparison data value is large, the input of the D / A converter in the digital tracking unit 30 is increased. Reduce the digital data value.
이러한 동작을 반복하여 디지탈 추적부(30)의 출력전압을 아날로그 필터부(20)의 출력전압과 같은 값을 갖도록 유지시킨다.This operation is repeated to maintain the output voltage of the digital tracking unit 30 to have the same value as the output voltage of the analog filter unit 20.
한편, 만일 모니터부(10)에서 기준클럭소스를 모니터링한 결과 신호손실, 버스트(Burst) 오류 또는 경보 표시신호(AIS)가 검사되면, 선택부(50)는 상기 디지탈 추적부(30)의 출력전압을 선택하여 이를 전압제어발진부(60)의 입력전압으로 사용하므로써 홀드오버 기능을 수행하게 된다.On the other hand, if a signal loss, burst error, or alarm indication signal AIS is inspected as a result of monitoring the reference clock source by the monitor unit 10, the selector 50 outputs the digital tracking unit 30. By selecting the voltage and using it as an input voltage of the voltage controlled oscillator 60, the holdover function is performed.
이때, 비교부(40)에서 출력되는 비교데이타는 크고 작음의 대소만을 구분하는 방법이 아니라 실제 차이가 나는 값만큼의 양을 디지탈 데이타로 표시하여 디지탈 추적부(30)로 입력할 수 있다.In this case, the comparison data output from the comparator 40 may be input to the digital tracking unit 30 by displaying, as digital data, an amount corresponding to a value of actual difference, rather than a method of distinguishing large and small sizes.
또한, 디지탈 추적부(30)는 홀드오버 기능의 방법에 따라 여러가지의 방법으로 구현할 수 있다.In addition, the digital tracking unit 30 can be implemented in various ways depending on the method of the holdover function.
예를들면, 일정시간의 간격으로 비교데이타값을 저장하였다가 기준클럭소스의 장애시각 시간별로 D/A컨버터의 디지탈 데이타값을 분리하여 입력하는 방법도 있을 수 있다.For example, there may be a method of storing the comparison data at intervals of a predetermined time and separating and inputting the digital data values of the D / A converter at each fault time of the reference clock source.
이상과 같이 본 발명은 마스터-슬레이브(Master-Slave) 구조로 이루어진 망동기에서 마스터 역할을 하지 않는 장비의 경우 기준클럭소스에 위상을 동기시키는 것이 중요하므로 디지탈 처리 위상동기루프(DPPLL)보다는 록킹타임(Lokcing time)이 빠른 아날로그 위상동기루프가 더 적합할 수 있다.As described above, in the present invention, it is important to synchronize the phase with the reference clock source in the case of the equipment that does not play a role in the master-slave network, so that the locking time is better than the digital processing phase synchronization loop (DPPLL). Analog phase-locked loops with fast (Lokcing time) may be more suitable.
이러한 경우 소스의 장애가 발생되면 홀드오버 기능이 없으므로 망동기 상에 문제가 발생할 우려가 있다.In this case, if there is a failure of the source, there is a possibility that a problem occurs in the network since there is no holdover function.
그러므로 본 발명과 같은 구성을 이용한다면 기준클럭소스의 장애가 발생한 경우에도 항상 동기망에 시스템 클럭을 동기시킬 수가 있는 효과가 있다.Therefore, if the configuration of the present invention is used, there is an effect that the system clock can be synchronized to the synchronous network at all times even when the reference clock source fails.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009344A KR100217157B1 (en) | 1995-04-20 | 1995-04-20 | Analog pll with holdover function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009344A KR100217157B1 (en) | 1995-04-20 | 1995-04-20 | Analog pll with holdover function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039651A KR960039651A (en) | 1996-11-25 |
| KR100217157B1 true KR100217157B1 (en) | 1999-09-01 |
Family
ID=19412597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009344A KR100217157B1 (en) | 1995-04-20 | 1995-04-20 | Analog pll with holdover function |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100217157B1 (en) |
-
1995
- 1995-04-20 KR KR1019950009344A patent/KR100217157B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039651A (en) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| US6369659B1 (en) | Clock recovery system using wide-bandwidth injection locked oscillator with parallel phase-locked loop | |
| US5459435A (en) | Frequency synchronous circuit for obtaining original clock signal by removing noise components | |
| US5648964A (en) | Master-slave multiplex communication system and PLL circuit applied to the system | |
| KR0177731B1 (en) | Method for controlling digital phase synchronization loop for network sync. | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| JPH07193497A (en) | Method and equipment for phase lock loop circuit with hold excess type | |
| US5748569A (en) | Apparatus and method for clock alignment and switching | |
| US20020186804A1 (en) | Clock recovery circuit | |
| JPH09181937A (en) | Circuit device to automatically recognize number of lines of video synchronizing signal | |
| US20210302499A1 (en) | Clock frequency monitoring device and clock frequency monitoring method | |
| KR100217157B1 (en) | Analog pll with holdover function | |
| JPS6348928A (en) | Clock control system for network synchronization | |
| GB2302771A (en) | Television signal receiver | |
| KR890004218B1 (en) | Synchronizing picture signal detecting circuit | |
| US5018015A (en) | Adaptive keyed synchronous detector | |
| CA2276815A1 (en) | Clock generator and synchronizing method | |
| JP3034388B2 (en) | Phase locked oscillator | |
| KR950012957B1 (en) | A high stabilized sinchronizing circuit using an analog phase pll | |
| KR100188228B1 (en) | Timing supply circuit of duplex timing synchronous system | |
| KR100273965B1 (en) | Frequency phase locked loop | |
| JP3353372B2 (en) | Liquid crystal display | |
| EP0721698A1 (en) | Method for controlling a phase-locked loop, and a phase-locked loop | |
| KR100236329B1 (en) | Clock release circuit | |
| KR920003362B1 (en) | Method and an apparatus for compensating fine phase difference of clock signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030219 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |