KR100216797B1 - 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조 - Google Patents

볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조 Download PDF

Info

Publication number
KR100216797B1
KR100216797B1 KR1019960044784A KR19960044784A KR100216797B1 KR 100216797 B1 KR100216797 B1 KR 100216797B1 KR 1019960044784 A KR1019960044784 A KR 1019960044784A KR 19960044784 A KR19960044784 A KR 19960044784A KR 100216797 B1 KR100216797 B1 KR 100216797B1
Authority
KR
South Korea
Prior art keywords
height
mold
lower plate
mold chase
bolt
Prior art date
Application number
KR1019960044784A
Other languages
English (en)
Other versions
KR19980026362A (ko
Inventor
남상덕
윤태술
Original Assignee
김규현
아남반도체주식회사
정헌태
주식회사 아남인스트루먼트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사, 정헌태, 주식회사 아남인스트루먼트 filed Critical 김규현
Priority to KR1019960044784A priority Critical patent/KR100216797B1/ko
Publication of KR19980026362A publication Critical patent/KR19980026362A/ko
Application granted granted Critical
Publication of KR100216797B1 publication Critical patent/KR100216797B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조에 관한 것으로, 볼 그리드 어레이 반도체 패키지가 접촉되는 상부 몰드 체이스의 상,하부 플레이트의 접촉면을 경사지게 설치하고 높이 조절용 볼트로 상기 하부 플레이트의 위치를 조정함으로서 상부 플레이트의 높이를 용이하게 조절할 수 있고, 또한 조절된 높이를 높이 지시용 게이지로 확인할 수 있음으로서 다양한 두께의 인쇄회로 기판을 갖는 볼 그리드 어레이 반도체 패키지를 용이하게 몰딩할 수 있는 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조.

Description

볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조
본 발명은 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조에 관한 것으로, 보다 상세하게 설명하면 다양한 두께의 인쇄 회로 기판을 포함하는 볼 그리드 어레이 반도체 패키지를 간단한 조작에 의해 상부 몰드 체이스의 높이를 조절하여 상기 볼 그리드 어레이 반도체 패키지를 용이하게 몰딩 할 수 있는 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조에 관한 것이다.
볼 그리드 어레이 반도체 패키지(Ball Grid Array Semi-Conductor Package : 이하 BGA 패키지라 한다)란 반도체 칩(Chip)에서 마더 보드(Mother Board)로의 입, 출력 수단이 인쇄 회로 기판의 일면에 부착된 솔더 볼(Solder Ball)로 이루어진 반도체 패키지를 말한다. 이러한 BGA 패키지의 제조 과정은 사각 형상의 인쇄 회로 기판 중앙부에 반도체 칩을 접착시키고, 상기 인쇄 회로 기판의 일면에 형성된 카파트레이스(Copper Trace)와 상기 반도체 칩의 입, 출력 패드(Pad)를 전도성 와이어(Wire)로 본딩(Bonding)한다. 여기서, 상기 본딩 작업이 완료된 자재를 공기중에 그대로 방치하게 되면 외적인 힘, 부식, 열 등으로 인하여 손상을 받게 되기 때문에 BGA 패키지의 전기적인 특성을 보호하고, 기계적인 안전성을 도모하게 위하여 몰드 시스템 내에 상기 자재를 안착시키고 컴파운드(Compound)라는 합성수지를 이용하여 몰딩(Molding)하게 되는 것이다. 제1도는 이러한 몰딩 잡업이 완료된 후의 BGA 패키지의 단면을 도시한 것으로 인쇄 회로 기판(10')의 중앙부에는 반도체 칩(20')이 접착되어 있고 상기 반도체 칩(20')의 입, 출력 패드(도시 되지 않음)와 카파트레이스(30')가 전도성 와이어(40')로 본딩되어 있으며, 상기 반도체 칩(20')과 전도성 와이어(40')등은 컴파운드(50')로 몰딩되어 있음을 볼 수 있다. 또한 몰딩이 완료된 후에는 인쇄 회로 기판의 저면에 다수의 솔더 볼(60')이 융착되게 된다.
여기서 실제로 상기 BGA 패키지에 사용되는 인쇄 회로 기판은 BGA 패키지 자재의 특징에 따라 다양한 두께를 갖는 인쇄 회로 기판이 사용 될 수 있기 때문에 몰딩 작업에서 사용되는 상부 몰드 체이스의 높이를 조절하여 BGA 패키지의 몰딩 영역을 일정하게 유지 시켜줄 필요가 있다.
제2도는 종래 몰드 시스템의 상, 하부 몰드 체이스와 그에 안착된 BGA 패키지의 단면을 도시한 것으로, 캐비티(210')가 형성된 하부 몰드 체이스(200')와, 높이 조절 수단(310') 및 상기 높이 조절 수단을 상부에서 지지하는 스프링(320')을 포함하는 상부 몰드 체이스(300')로 구성되어 있다. 여기서 상기 높이 조절 수단(310')은 평평한 금속제 플레이트이고 그 높이는 사용되는 인쇄 회로 기판의 종류에 따라 다양하게 준비되어 있다.
이러한 구조를 하는 몰드 시스템으로서 BGA 패키지를 몰딩하는 방법은 하부 몰드 체이스(200') 위에 와이어 본딩된 BGA 패키지 자재를 올려 놓고 상, 하부 몰딩 체이스(200', 300')를 서로 압착시킨 후 캐비티(210') 내로 컴파운드를 흘려 보냄으로서 몰딩 잡업을 실시하게 된다.
그러나, 이때 몰딩되는 BGA 패키지 자재의 한 구성 요소인 인쇄 회로 기판은 그 높이가 각 자재의 종류마다 상이함으로 자재의 종류가 바뀔 경우 그 두께에 맞게 상부 몰드 체이스의 높이 조절 수단을 교체 설치해야 하는 문제점이 있다. 또한 이는 높이 조절 수단의 교체 설치 시간이 많이 소비되고 제품 생산의 수효 저하를 초래하는 문제점이 있으며 매우 번거롭고 그 인쇄 회로 기판의 높이에 알맞게 상기 상부 몰드 체이스의 높이 조절 수단을 조정하는데 어려운 문제점이 있는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 다양한 두께의 인쇄 회로 기판을 포함하는 BGA 패키지를 간단한 조작으로 상부 몰드 체이스의 높이를 조절하여 상기 BGA 패키지를 용이하게 몰딩 할 수 있는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조를 제공하는데 있다.
제1도는 봉지재로 몰딩된 후의 볼 그리드 어레이 반도체 패키지의 단면을 나타낸 단면도이다.
제2도는 종래의 반도체 패키지용 몰드 시스템의 상,하부 몰드 체이스 구조를 도시한 단면도이다.
제3도는 본 발명에 의한 반도체 패키지용 몰드 시스템의 평면도이다.
제4도는 제3도의 A-A'선 단면도이다.
제5도는 제3도의 B부분 확대도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 상부 몰드 체이스 110 : 상부 플레이트
115 : 하부 플레이트 120 : 높이 조절용 볼트
125 : 고정용 넛트 130 : 경사면
140 : 높이 지시용 게이지 150 : 유격 고정용 볼트
160 : 스프링 170 : 고정용 볼트
180 : 공간부
상기한 목적을 달성하기 위한 수단으로서 본 발명의 구성은, 상부 몰드 체이스와 하부 몰드 체이스로 이루어진 BGA 패키지용 몰드 시스템의 몰드 체이스 구조에 있어서, 상기 상부 몰드 체이스가 상면에는 인쇄 회로 기판재가 접촉되며 그 저면에는 경사면이 형성된 상부 플레이트와, 상기 상부 플레이트의 저면에는 경사면이 형성되어 그 상부 플레이트의 경사면과 접촉되어 있는 하부 플레이트와, 상기 하부 플레이트를 한 방향으로 이동시켜 상부 플레이트의 높이를 조절하도록 하부 플레이트의 일측에 설치된 높이 조절용 볼트를 포함하여 이루어진 것을 그 기술상의 특징으로 한다.
여기서, 상기 하부 플레이트의 다른 일측면에는 높이 조절용 볼트로 조절된 상부 플레이트의 위치를 고정시키기 위해 유격 고정용 볼트를 더 설치할 수도 있다.
또한, 상기 하부 플레이트에는 다수의 공간부를 형성하고, 상기 공간부를 관통하여 상부 플레이트와 하부 플레이트를 고정시키는 고정용 볼트를 더 설치할 수도 있다. 한편, 상기 하부 플레이트에 형성된 공간부는 하부 플레이트에 설치된 높이 조절용 볼트를 조작함에 따라 어느 한 방향으로 움직이도록 그 고정용 볼트의 반경보다 크게 타원형으로 형성해야 한다.
마지막으로, 상기 하부 플레이트의 일측면에는 상부 플레이트의 조절된 높이를 나타낼수 있도록 눈금이 새겨진 높이 지시용 게이지를 더 설치하여 본 발명의 목적을 달성할 수도 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 첨부된 도면을 참조하여 BGA 패키지용 몰드 시스템의 몰드 체이스 구조를 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 반도체 패키지용 몰드 시스템의 상부 몰드 체이스(100)를 나타낸 평면도로서, 중앙에는 BGA 패키지로 컴파운드를 흘려 보내기 위해 다수의 컬이 일렬로 형성되어 있고, 상기 컬의 양쪽으로는 인쇄 회로 기판재가 접촉되는 상부 플레이트(110)와 하부 플레이트(이 도면에 도시 되지 않았다)가 설치되어 있다. 또한 상기 하부 플레이트(115)의 일측면에는 하부 플레이트(115)를 움직이기 위해 고정용 넛트(125)를 포함한 높이 조절용 볼트(120)가 결합되어 있으며 상기 하부 플레이트(115)가 움직인 정도로서 상부 플레이트(110)의 현재 높이를 나타내는 높이 지시용 게이지(140)가 결합되어 있다. 또한 상기 하부 플레이트(115)의 다른 일측면에는 상기 하부 플레이트(115)의 움직인 거리를 고정시킬 수 있도록 유격 고정용 볼트(150)가 설치되어 있으며, 상기 높이 조절용 볼트(120)를 풀었을 경우 하부 플레이트(115)가 원위치 되도록 스프링(160)이 유격 고정용 볼트(150)에 삽입되어 설치되어 있다.
제4도는 제3도의 A-A'선 단면도로서 상, 하부 플레이트(110, 115)의 구조를 나타내고 있다. 상부 플레이트(110)와 하부 플레이트(115)의 접촉면은 경사면(130)으로 형성되어 있으며, 하부 플레이트(115)의 일측면에 높이 조절용 볼트(120)가 설치되어 있어 상기 높이 조절용 볼트(120)를 조절할 경우 하부 플레이트(115)가 일측으로 움직여 상기 상부 플레이트(110)의 높이가 조절되도록 되어 있다. 여기서 상기 하부 플레이트(115)에는 다수의 공간부(180)가 형성되어 있으며 상기 공간부(180)를 관통하여 고정용 볼트(170)가 상, 하부 플레이트(110, 115)를 고정시키고 있는 것이다. 상기 공간부(180)는 하부 플레이트(115)가 일정한 거리만큼 움직일 수 있는 유격을 제공하는 역할을 하며 또한 상기 고정용 볼트(170)에 삽입되어 있는 스프링으로 인해 상부 플레이트(110)의 높이 조절이 더욱 유연하게 실시되는 것이다. 또한, 상기 하부 플레이트(115)의 다른 일측면에는 하부 플레이트(115)가 움직일 수 있는 최대 유격 거리를 고정시키는 유격 고정용 볼트(150)가 설치되어 있으며 또한 상기 높이 조절용 볼트(120)를 풀었을 경우 그 하부 플레이트(115)가 원위치로 복원 되도록 유격 고정용 볼트(150)에 스프링(160)이 설치되어 있다.
제5도는 제3도의 B부분 확대도로서 높이 지시용 게이지를 도시하고 있다. 높이 지시용 게이지(140)는 하부 플레이트(115)의 일측에 볼트로 체결되어 설치되어 있으며 하부 플레이트(115)와 동일한 방향으로 움직이도록 되어 있으며 그 표면에 상부 플레이트(110)의 현재 높이를 나타내도록 눈금이 기록되어 있다.
이와 같이 구성되는 본 발명은, 하부 플레이트(115)의 일측면에 설치된 유격 고정용 볼트(150)를 어느 정도 풀어 놓고 다른 일측면에 설치된 높이 조절용 볼트(120)를 회전시키게 되면 하부 플레이트(115)의 경사면(130)을 따라서 그 경사면(130) 상에 설치된 상부 플레이트(110)의 높이가 조절된다. 이때 상기 하부 플레이트(115)의 일측에 설치된 높이 지시용 게이지(140)도 같은 방향으로 움직임으로서 작업자에게 현재의 상부 플레이트(110)의 높이를 알려주게 되는 것이다. 작업자가 원하는 만큼의 높이로 상기 높이 조절용 볼트(120)를 회전 시킨후 다시 상기 높이 조절용 볼트(120)에 설치된 고정용 넛트(125)를 조이고 또한 유격 고정용 볼트(150)를 조임으로서 상기 상부 플레이트(110)상에 안착되는 BGA 패키지의 인쇄 회로 기판 두께에 따라서 상부 플레이트(110)의 높이를 용이하게 조절할 수 있는 것이다.
따라서, 이러한 본 발명은 인쇄 회로 기판이 접촉되는 상부 몰드 체이스의 상, 하부 플레이트의 접촉면을 경사지게 설치하고 높이 조절용 볼트로 상기 하부 플레이트의 위치를 조정함으로서 상부 플레이트의 높이를 용이하게 조절할 수 있고, 또한 조절된 높이를 높이 지시용 게이지로 확인할 수 있음으로서 다양한 두께의 인쇄 회로 기판을 갖는 BGA 패키지를 용이하게 몰딩할 수 있는 것이다.

Claims (5)

  1. 상부 몰드 체이스와 하부 몰드 체이스로 이루어진 BGA 패키지용 몰드 시스템의 몰드 체이스 구조에 있어서, 상기 상부 몰드 체이스의 상면에는 인쇄 회로 기판재가 접촉되며 그 저면에는 경사면이 형성된 상부 플레이트와, 상기 상부 플레이트의 저면에는 경사면에 형성되어 그 상부 플레이트의 경사면과 접촉되어 있는 하부 플레이트와, 상기 하부 플레이트를 한 방향으로 이동시켜 상부 플레이트의 높이를 조절하도록 하부 플레이트의 일측에 설치된 높이 조절용 볼트를 포함하여 이루어진 것을 특징으로 하는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조.
  2. 청구항 1에 있어서, 상기 하부 플레이트의 다른 일측면에는 높이 조절용 볼트로 조절된 상부 플레이트의 위치를 고정시키기 위해 유격 고정용 볼트가 설치되어 있는 것을 특징으로 하는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조.
  3. 청구항 1에 있어서, 상기 하부 플레이트에는 다수의 공간부가 형성되고, 상기 공간부를 관통하여 상부 플레이트와 하부 플레이트를 고정시키는 고정용 볼트를 포함하여 이루어진 것을 특징으로 하는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조.
  4. 청구항 1 또는 청구항 3 중 어느 한 항에 있어서, 상기 하부 플레이트에 형성된 공간부는 하부 플레이트에 설치된 높이 조절용 볼트를 조작함에 따라 어느 한 방향으로 움직이도록 그 고정용 볼트의 반경보다 크게 타원형으로 형성된 것을 특징으로 하는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조.
  5. 청구항 1에 있어서, 상기 하부 플레이트의 일측면에는 상부 플레이트의 조절된 높이를 나타낼수 있도록 눈금이 새겨진 높이 지시용 게이지가 설치된 것을 특징으로 하는 BGA 패키지용 몰드 시스템의 몰드 체이스 구조.
KR1019960044784A 1996-10-09 1996-10-09 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조 KR100216797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044784A KR100216797B1 (ko) 1996-10-09 1996-10-09 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044784A KR100216797B1 (ko) 1996-10-09 1996-10-09 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조

Publications (2)

Publication Number Publication Date
KR19980026362A KR19980026362A (ko) 1998-07-15
KR100216797B1 true KR100216797B1 (ko) 1999-09-01

Family

ID=19476747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044784A KR100216797B1 (ko) 1996-10-09 1996-10-09 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조

Country Status (1)

Country Link
KR (1) KR100216797B1 (ko)

Also Published As

Publication number Publication date
KR19980026362A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US7125751B2 (en) Semiconductor device and method for the fabrication thereof grinding frame portion such that plural electrode constituent portions
US6376907B1 (en) Ball grid array type package for semiconductor device
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US5684330A (en) Chip-sized package having metal circuit substrate
US20030027377A1 (en) Multi-strand substrate for ball-grid array assemblies and method
US6441400B1 (en) Semiconductor device and method of fabricating the same
US20030136573A1 (en) Semiconductor device
US7015066B2 (en) Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US6313519B1 (en) Support for semiconductor bond wires
KR100216797B1 (ko) 볼 그리드 어레이 반도체 패키지용 몰드 시스템의 몰드 체이스 구조
US5841188A (en) Tape carrier structure for a tape carrier package
EP0416573A1 (en) Resin sealing type semiconductor device having outer leads designed for multi-fonctions
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
KR100203558B1 (ko) 비지에이 반도체패키지용 몰드금형 구조 및 패키지 성형방법
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너
KR950003904B1 (ko) 반도체 패키지
KR19980015389A (ko) 서포트 링을 이용한 tab(tape automated bonding) lga(land grid array) 패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR19980085415A (ko) 탄성력을 갖는 핀 압착판을 구비한 플럭스 도포 장치
JPH10163250A (ja) 半導体装置および半導体装置の製造方法
JPH07263613A (ja) リードフレーム及びこれを用いた半導体パッケージ
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980058573A (ko) 볼 그리드 어레이 반도체 패키지용 가요성(可撓性) 회로기판의 다이 플래그 구조
KR19980058574A (ko) 볼 그리드 어레이 반도체 패키지용 가요성(可撓性) 회로기판의 다이 플래그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060605

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee