KR100216729B1 - After-process of silicon direct bonding technology - Google Patents

After-process of silicon direct bonding technology Download PDF

Info

Publication number
KR100216729B1
KR100216729B1 KR1019960039578A KR19960039578A KR100216729B1 KR 100216729 B1 KR100216729 B1 KR 100216729B1 KR 1019960039578 A KR1019960039578 A KR 1019960039578A KR 19960039578 A KR19960039578 A KR 19960039578A KR 100216729 B1 KR100216729 B1 KR 100216729B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
direct bonding
photoresist
bonded
Prior art date
Application number
KR1019960039578A
Other languages
Korean (ko)
Other versions
KR19980020901A (en
Inventor
이정환
Original Assignee
김충환
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 한국전자주식회사 filed Critical 김충환
Priority to KR1019960039578A priority Critical patent/KR100216729B1/en
Publication of KR19980020901A publication Critical patent/KR19980020901A/en
Application granted granted Critical
Publication of KR100216729B1 publication Critical patent/KR100216729B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

실리콘 직접 접합 기술로 접합된 웨이퍼를 손상시키지 않고 웨이퍼 가장자리 부위를 제거할 수 있는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법이 개시되어 있다.Disclosed is a method for processing edges of a silicon direct bonded wafer, which can remove a wafer edge portion without damaging the bonded wafer by a silicon direct bonding technique.

본 발명은 웨이퍼 직접 접합 기술로 접합된 웨이퍼 표면에 포토레지스트를 도포하고 상기 웨이퍼의 가장자리 부위에 도포된 포토레지스트를 선택적으로 제거하는 단계와 상기 포토레지스트가 도포된 웨이퍼를 실리콘 식각액에서 식각하는 단계를 포함하는 것을 특징으로 한다.According to the present invention, a photoresist may be applied to a surface of a wafer bonded by a wafer direct bonding technique, selectively removing the photoresist applied to an edge of the wafer, and etching the photoresist-coated wafer in a silicon etchant. It is characterized by including.

따라서, 본 발명은 실리콘 직접 접합 기술로 접합된 웨이퍼를 손상시키지 않고 웨이퍼의 가장자리 부위를 효과적으로 제거함으로써 원가 절감은 물론 후속 공정으로 제조되는 반도체 장치의 신뢰성을 향상시키는 효과가 있다.Therefore, the present invention has the effect of effectively reducing the edge portion of the wafer without damaging the wafer bonded by the silicon direct bonding technology, as well as reducing the cost and improving the reliability of the semiconductor device manufactured in a subsequent process.

Description

실리콘 직접 접합(SDB : Silicon Direct Bonding) 후처리 공정Silicon Direct Bonding (SDB) Post-Processing Process

본 발명은 실리콘 직접 접합 후처리 공정에 관한 것으로서, 특히 실리콘 직접 접합 후에 웨이퍼의 가장자리 부위를 제거하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon direct bonding post-treatment process, and more particularly, to a method for processing an edge of a silicon direct bonding wafer which removes edge portions of the wafer after silicon direct bonding.

최근에 반도체 장치의 동작 속도를 향상시키기 위하여 실리콘 직접 접합 기술이 개발되어 왔다. 실리콘 직접 접합 기술은 실리콘 웨이퍼를 겹쳐 놓고 열과 압력을 가하여 직접 접합하는 기술로서 SOI(Silicon On Insulator) 구조, 절연 게이트 바이폴라 트랜지스터의 제조 등 여러 방면에 이용되고 있는 기술이다.Recently, silicon direct bonding technology has been developed to improve the operating speed of semiconductor devices. Silicon direct bonding technology is a technology that directly bonds silicon wafers by applying heat and pressure, and is used in various fields such as silicon on insulator (SOI) structure and manufacturing of insulated gate bipolar transistors.

실리콘 직접 접합 기술을 사용하여 웨이퍼를 접합하게 되면 웨이퍼의 중앙 부분에서 먼저 접합이 시작되어 가장자리를 향해 접합이 진행된다. 이때 일반적으로 웨이퍼의 가장자리 부위는, 도 1 에 도시된 바와 같이, 완전히 접합되지 않고 약간 위쪽으로 굽는 형상이 된다.Bonding wafers using silicon direct bonding technology starts bonding at the center of the wafer first and then proceeds to the edge. In this case, the edge portion of the wafer generally has a shape of bending slightly upward without being completely bonded as shown in FIG. 1.

실리콘 직접 접합 기술로 접합된 웨이퍼를 사용하여 반도체 제조공정을 진행하기 위하여는 반도체 제조공정이 이루어질 표면에 래핑, 폴리싱 등의 후처리 공정을 실시해야 하는데, 상기한 바의 웨이퍼를 직접 래핑하게 되면 웨이퍼의 가장자리 부위가 취약하기 때문에 웨이퍼의 가장자리가 부서지게 되어 전체 웨이퍼를 손상시키게 된다.In order to proceed with the semiconductor manufacturing process using the wafer bonded by silicon direct bonding technology, it is necessary to perform a post-treatment process such as lapping and polishing on the surface where the semiconductor manufacturing process will be performed. Because the edges of the wafers are fragile, the edges of the wafers are broken, which damages the entire wafer.

이러한 문제를 해결하기 위하여 종래에는 웨이퍼 가장자리를 둥글게 잘라 내는 소잉 머신을 사용하여 웨이퍼 가장자리를 제거하였는데, 이 경우 소잉에 의한 파티클이 발생하여 웨이퍼를 오염시켜 반도체 제조 공정에 악영향을 미치는 문제점이 있었다.In order to solve this problem, the wafer edge is conventionally removed using a sawing machine that rounds the edge of the wafer. In this case, particles caused by sawing are generated to contaminate the wafer, thereby adversely affecting the semiconductor manufacturing process.

본 발명의 목적은 실리콘 직접 접합 기술로 접합된 웨이퍼를 손상시키지 않고 웨이퍼 가장자리 부위를 제거할 수 있는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an edge processing method of a silicon direct bonded wafer capable of removing a wafer edge portion without damaging the wafer bonded by silicon direct bonding technology.

상기 목적을 달성하기 위한 본 발명의 실리콘 직접 접합 웨이퍼의 가장자리 처리방법은 웨이퍼 직접 접합 기술로 접합된 웨이퍼 표면에 포토레지스트를 도포하고 상기 웨이퍼의 가장자리 부위에 도포된 포토레지스트를 선택적으로 제거하는 단계와 상기 포토레지스트가 도포된 웨이퍼를 실리콘 식각액에서 식각하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method for processing an edge of a silicon direct bonded wafer of the present invention comprises the steps of applying a photoresist to a wafer surface bonded by a wafer direct bonding technique and selectively removing the photoresist applied to the edge portion of the wafer; And etching the photoresist-coated wafer in a silicon etchant.

상기의 방법에 있어서, 포토레지스트가 도포되지 않은 웨이퍼의 후면에 상기 실리콘 식각액에 대한 보호막으로써 실리콘질화막을 형성하는 단계를 더 포함하는 것이 바람직하다.In the above method, it is preferable to further include forming a silicon nitride film as a protective film for the silicon etching solution on the back surface of the wafer is not applied photoresist.

또한, 상기 실리콘 식각액은 불산, 질산 및 초산으로 구성된 혼합액으로서 실리콘에 대한 실리콘질화막의 식각선택비를 10,000:1 내지 100,000:1 정도로하여 실리콘질화막이 거의 식각되지 않게 하는 것이 바람직하다.In addition, the silicon etchant is a mixed solution composed of hydrofluoric acid, nitric acid, and acetic acid, so that the silicon nitride film is hardly etched by setting the etching selectivity ratio of the silicon nitride film to about 10,000: 1 to 100,000: 1.

도 1 은 실리콘 직접 접합 후의 웨이퍼 형상을 나타내는 도면.1 shows a wafer shape after silicon direct bonding.

도 2 내지 도 4 는 본 발명의 실리콘 직접 접합 웨이퍼 가장자리 처리방법을 설명하기 위한 도면.2 to 4 are views for explaining a silicon direct bonded wafer edge processing method of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 웨이퍼 12 : 실리콘질화막10 wafer 12 silicon nitride film

14 : 포토레지스트14 photoresist

이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.Hereinafter, with reference to the accompanying drawings showing a specific embodiment of the present invention will be described in more detail.

도 2 를 참조하면, 먼저 실리콘 직접 접합 기술로 접합된 웨이퍼(10)의 양면에 통상의 화학 기상 증착(CVD) 방식으로 실리콘질화막(12)을 소정의 두께로 증착시키게 되는데, 상기 실리콘질화막(12)은 후속의 실리콘 식각 공정에서 식각이 방지되어야 하는 웨이퍼 후면을 실리콘 식각액으로부터 보호하는 보호막 역할을 하게 되며 이때 식각되는 실리콘질화막의 두께는 상기 실리콘 식각액의 실리콘질화막의 식각 선택비에 의해 결정된다. 이어서, 통상의 사진공정 중에서 포토레지스트 도포 공정을 진행하여 상기 웨이퍼(10)에서 가장자리가 굽은 공정면의 상부에 포토레지스트(14)를 도포하고 포토레지스트 도포공정에 수반되는 통상의 에지 비드 제거공정(EBR : Edge Bead Removal)을 실시하여, 도 2 에 도시된 바와 같이, 웨이퍼(10)의 가장자리 부위의 포토레지스트(14)를 제거한다.Referring to FIG. 2, first, a silicon nitride film 12 is deposited to a predetermined thickness on both surfaces of a wafer 10 bonded by a silicon direct bonding technique by a conventional chemical vapor deposition (CVD) method, and the silicon nitride film 12 ) Serves as a protective film to protect the back surface of the wafer from which the etching is to be prevented from the silicon etching solution in a subsequent silicon etching process, wherein the thickness of the silicon nitride film to be etched is determined by the etching selectivity of the silicon nitride film of the silicon etching solution. Subsequently, a photoresist coating process is performed in a normal photolithography process to apply the photoresist 14 to the upper surface of the bent edges of the wafer 10, and to remove the conventional edge bead accompanying the photoresist coating process ( Edge Bead Removal (EBR) is performed to remove the photoresist 14 at the edge of the wafer 10, as shown in FIG.

그 다음 도 3 을 참조하면, 상기 웨이퍼(10)는 건식 식각 장치로 이동되어 상기 포토레지스트(14)가 도포된 웨이퍼(10) 표면에 대하여 건식 식각이 진행되는데, 이 단계의 목적은 포토레지스트가 제거되어 노출된 웨이퍼(10) 가장자리 부위의 실리콘질화막(12)을 제거하여 후속의 실리콘 식각공정을 위해 실리콘 기판을 노출시키기 위함이다.3, the wafer 10 is moved to a dry etching apparatus and dry etching is performed on the surface of the wafer 10 to which the photoresist 14 is applied. This is to remove the silicon nitride film 12 at the edge portion of the removed wafer 10 to expose the silicon substrate for the subsequent silicon etching process.

이어서 상기 웨이퍼(10)는 불산, 질산, 초산 등의 혼합액으로 이루어진 실리콘 식각액에 투입되어 실리콘 식각이 진행되는데, 상기 실리콘 식각액의 실리콘에 대한 실리콘질화막의 식각 선택비는 매우 낮아 상기 웨이퍼의 후면에 증착된 상기 실리콘질화막은 식각 진행 속도가 작기 때문에 상기 웨이퍼의 후면은 거의 식각이 진행되지 않고 웨이퍼 공정면에서 포토레지스트가 도포되지 않은 가장자리 부분만 실리콘 식각이 진행되어 도 4 와 같은 형태의 웨이퍼가 형성된다.Subsequently, the wafer 10 is introduced into a silicon etchant consisting of a mixed solution of hydrofluoric acid, nitric acid, acetic acid, and the like, and silicon etching is performed. The etching selectivity of the silicon nitride film with respect to the silicon of the silicon etchant is very low and is deposited on the back of the wafer. Since the etching rate of the silicon nitride film is small, the back surface of the wafer is hardly etched, and silicon etching is performed only on the edge portion of the wafer process surface where the photoresist is not applied, thereby forming a wafer as shown in FIG. 4. .

이후 통상의 래핑, 폴리싱 공정을 추가적으로 실시하여 웨이퍼 공정면을 처리한 후 예정된 반도체 장치 제조공정을 실시하여 소정의 반도체 장치를 완성하게 된다.Thereafter, a general lapping and polishing process is additionally performed to process a wafer process surface, and then a predetermined semiconductor device manufacturing process is performed to complete a predetermined semiconductor device.

상기 공정에서 실리콘 식각액의 조성비를 조절하여 실리콘에 대한 실리콘질화막의 식각 선택비를 최대한 낮춰 실리콘질화막은 거의 식각되지 않게 하며, 또한 상기 웨이퍼의 양면에 증착되는 실리콘질화막의 두께도 최대한 작게하여 웨이퍼에 가해지는 스트레스를 최소화하는 것이 바람직하다.In this process, by adjusting the composition ratio of the silicon etchant to lower the etch selectivity of the silicon nitride film to the silicon as much as possible, the silicon nitride film is hardly etched, and the thickness of the silicon nitride film deposited on both sides of the wafer is also applied to the wafer as small as possible. It is desirable to minimize the loss of stress.

따라서, 본 발명은 실리콘 직접 접합 기술로 접합된 웨이퍼를 손상시키지 않고 웨이퍼의 가장자리 부위를 효과적으로 제거함으로써 원가 절감은 물론 후속 공정으로 제조되는 반도체 장치의 신뢰성을 향상시키는 효과가 있다.Therefore, the present invention has the effect of effectively reducing the edge portion of the wafer without damaging the wafer bonded by the silicon direct bonding technology, as well as reducing the cost and improving the reliability of the semiconductor device manufactured in a subsequent process.

Claims (5)

웨이퍼 직접 접합 기술로 접합된 웨이퍼의 공정면에 포토레지스트를 도포하고 상기 웨이퍼의 가장자리 부위에 도포된 포토레지스트를 선택적으로 제거하는 단계와 상기 포토레지스트가 도포된 웨이퍼를 실리콘 식각액에서 식각하는 단계를 포함하는 것을 특징으로 하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법.Applying photoresist to the process surface of the bonded wafer by the wafer direct bonding technique, selectively removing the photoresist applied to the edge of the wafer, and etching the photoresist-coated wafer in a silicon etchant. Edge processing method of a silicon direct bonding wafer, characterized in that. 제 1 항에 있어서, 상기 웨이퍼의 후면에 상기 실리콘 식각액에 대한 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법.The method of claim 1, further comprising forming a protective film for the silicon etchant on a rear surface of the wafer. 제 2 항에 있어서, 상기 보호막은 실리콘질화막인 것을 특징으로 하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법.The method of claim 2, wherein the protective film is a silicon nitride film. 제 1 항에 있어서, 상기 실리콘 식각액은 불산, 질산 및 초산으로 이루어진 혼합액인 것을 특징으로 하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법.The method of claim 1, wherein the silicon etching solution is a mixed solution consisting of hydrofluoric acid, nitric acid, and acetic acid. 제 1 항에 있어서, 상기 실리콘 식각액의 실리콘에 대한 실리콘질화막의 식각 선택비는 10,000:1 내지 100,000:1 인 것을 특징으로 하는 실리콘 직접 접합 웨이퍼의 가장자리 처리방법.The method of claim 1, wherein the etching selectivity of the silicon nitride film to silicon of the silicon etching solution is 10,000: 1 to 100,000: 1.
KR1019960039578A 1996-09-12 1996-09-12 After-process of silicon direct bonding technology KR100216729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039578A KR100216729B1 (en) 1996-09-12 1996-09-12 After-process of silicon direct bonding technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039578A KR100216729B1 (en) 1996-09-12 1996-09-12 After-process of silicon direct bonding technology

Publications (2)

Publication Number Publication Date
KR19980020901A KR19980020901A (en) 1998-06-25
KR100216729B1 true KR100216729B1 (en) 1999-10-01

Family

ID=19473543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039578A KR100216729B1 (en) 1996-09-12 1996-09-12 After-process of silicon direct bonding technology

Country Status (1)

Country Link
KR (1) KR100216729B1 (en)

Also Published As

Publication number Publication date
KR19980020901A (en) 1998-06-25

Similar Documents

Publication Publication Date Title
US20080268647A1 (en) Method of plasma etching with pattern mask
JPH0917984A (en) Bonded soi substrate manufacturing method
JP3993820B2 (en) Method for forming element isolation film of semiconductor element
KR100216729B1 (en) After-process of silicon direct bonding technology
US6780703B2 (en) Method for forming a semiconductor device
JPH03120821A (en) Method of manufacturing integrated circuit device
JPH01309329A (en) Plasma etching
JPH08153833A (en) Manufacturing method of semiconductor device
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP2752643B2 (en) Method for manufacturing semiconductor device
JP3250240B2 (en) Method for manufacturing semiconductor device
JPH0745560A (en) Semiconductor device and manufacturing method thereof
JP3185256B2 (en) Surface acoustic wave device manufacturing method
JP3134483B2 (en) Processing equipment for semiconductor substrates using liquids
KR100798802B1 (en) Method of forming isolation of semiconductor device
KR20020061260A (en) Semiconductor manufacturing method for reducing particle
JPS6161423A (en) Dry etching method
KR100353819B1 (en) Method for manufacturing semiconductor device
WO2001050508A1 (en) Etch and ash photoresist removal process
KR0156148B1 (en) Fabrication method of semiconductor device
US6183819B1 (en) Method for processing a poly defect
JPH02280355A (en) Semiconductor device
JP2005032914A (en) Method of etching hafnium oxide
KR100282073B1 (en) Method of manufacturing semiconductor device
JPH0670994B2 (en) Method for etching semiconductor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040601

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee