KR100215899B1 - Process for forming contact of semiconductor device - Google Patents
Process for forming contact of semiconductor device Download PDFInfo
- Publication number
- KR100215899B1 KR100215899B1 KR1019960066699A KR19960066699A KR100215899B1 KR 100215899 B1 KR100215899 B1 KR 100215899B1 KR 1019960066699 A KR1019960066699 A KR 1019960066699A KR 19960066699 A KR19960066699 A KR 19960066699A KR 100215899 B1 KR100215899 B1 KR 100215899B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- semiconductor device
- pattern
- forming
- photoresist pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로, 특히 실란(Silance : SinH2n+2)와 베이킹 공정을 이용한 반도체 소자의 미세 콘택 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for forming a fine contact of a semiconductor device using a silane (Silance: Si n H 2n + 2 ) and a baking process.
이를 위한 본 발명의 반도체 소자의 패턴 형성방법은 기판에 포토레지스트를 도포하고 1차 열처리 하는 단계, 노광 및 현상공정을 실시하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 유리 천이온도 이상에서 2차 열처리하는 단계, 상기 포토레지스트 패턴을 실란과 반응 시키는 단계를 포함하여 이루어짐을 특징으로 한다.The pattern forming method of the semiconductor device of the present invention for this purpose is to form a photoresist pattern by applying a photoresist to the substrate and the first heat treatment, the exposure and development process, the photoresist pattern at a glass transition temperature or more And performing a second heat treatment, and reacting the photoresist pattern with silane.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 실란(Silance : SinH2n+2)와 베이킹 공정을 이용한 반도체 소자의 미세 콘택 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for forming a fine contact of a semiconductor device using a silane (Silance: Si n H 2n + 2 ) and a baking process.
일반적으로 리소그래피(Lithography)의 표준적인 방법에는 패턴 전사를 위해서 포토마스크의 사용이 불가결하며, 리소그래피 공정을 마스킹 공정이라고도 한다.In general, the use of photomasks for pattern transfer is indispensable in the standard method of lithography, and the lithography process is also called a masking process.
그리고 리소그래피 공정은 포토레지스트에 마스크 패턴을 전사하는 공정과 레지스트의 패턴을 사용해서 그 바탕의 막을 에칭해서 레지스트를 제거하는 공정으로 구분한다.The lithography process is divided into a process of transferring a mask pattern to a photoresist and a process of removing the resist by etching the underlying film using the pattern of the resist.
포토레지스트 공정의 기본 구성은 웨이퍼 전처리, 레지스트 도포, 소프트 베이크, 마스크 맞춤, 노광 및 현상, 웨이퍼 검사, 하드 베이크로 구성된다.The basic composition of the photoresist process consists of wafer pretreatment, resist application, soft bake, mask fitting, exposure and development, wafer inspection, and hard bake.
여기서 소프트 베이크는 도포된 포토레지스트 중에서 유기용제를 휘발 시키는 공정으로 80℃ 전후의 비교적 저온에서 하므로 시간이나 온도의 팩터가 화학 변화를 촉진시키기 때문에 레지스트의 감도에 영향을 준다. 그리고 하드 베이크는 현상에 의해서 결정된 포토레지스트 패턴을 인화하기 위한 공정이며, 노광 및 현상후 레지스트 패턴은 아직 증발하지 않는 유기성분이나 경화하지 않는 부분이 남아있거나 하기 때문에 150∼200℃ 정도의 고온으로 열처리를 한다. 이경우, 바탕과의 밀착성도 향상하고 비에칭성도 증대한다.Soft bake is a process of volatilizing an organic solvent in a coated photoresist at a relatively low temperature around 80 ° C., and thus affects the sensitivity of the resist because a factor of time or temperature promotes chemical change. Hard bake is a process for printing a photoresist pattern determined by development, and after exposure and development, the resist pattern is heat-treated at a high temperature of about 150 to 200 ° C. because an organic component which has not yet evaporated or a part which is not cured remains. Do In this case, the adhesion to the base is also improved and the non-etching property is also increased.
또한, 베이킹 방식은 호트 플레이트식, 가열 질소 방식, 적외 가열 방식, 마이크로웨이브 가열등의 방식이 있고 인-라인화와의 관계에서 적외가열, 플레이트마이크로웨이브 가열 방식등이 널리 사용된다.In addition, the baking method includes a hot plate type, a heating nitrogen method, an infrared heating method, a microwave heating method, and the like, an infrared heating and a plate microwave heating method are widely used in relation to in-line forming.
이하, 종래의 반도체 소자의 미세 콘택 형성방법에 대하여 설명하면 다음과 같다.Hereinafter, a method of forming a fine contact of a conventional semiconductor device will be described.
도 1a 내지 도 1b은 종래의 반도체 소자의 미세 콘택 형성방법을 나타낸 공정 단면도이다.1A to 1B are cross-sectional views illustrating a method of forming a fine contact of a conventional semiconductor device.
도 1a에 도시한 바와같이 반도체 기판(1)상에 포토레지스트(2)를 도포한 후, 소프트 베이킹(soft baking)공정을 실시한다. 이때, 소프트 베이킹 공정은 도포된 포토레지스트(2) 중에서 유기 용제를 휘발시킨다.After the photoresist 2 is applied onto the semiconductor substrate 1 as shown in FIG. 1A, a soft baking process is performed. At this time, the soft baking step volatilizes the organic solvent in the applied photoresist (2).
도 1b에 도시한 바와같이 상기 포토레지스트(2)에 자외선을 이용하여 노광공정을 실시한 후, 현상용액으로 노광부와 비노광부위의 용해도 차를 이용하여 현상공정을 실시하여 포토레지스트 패턴(2a)을 형성한다. 그리고 하드 베이킹(hard baking)공정을 실시한다.As shown in FIG. 1B, the photoresist 2 is subjected to an exposure process using ultraviolet rays, and then a development process is performed using a solubility difference between the exposed portion and the non-exposed portion as a developing solution to form the photoresist pattern 2a. To form. Then, a hard baking process is performed.
여기서, 하드 베이킹 공정은 노광 및 현상 후의 포토레지스트 패턴(2a)은 아직 증발하지 않는 유기성분이나 인화하지 않는 부분이 남아 있으므로 실시한다.Here, the hard baking step is performed because the photoresist pattern 2a after exposure and development is left because an organic component which has not yet evaporated or a part which does not ignite remain.
이 때, 온도는 포토레지스트 괘턴(2a)의 Tg(Glass Transition Temperature)을 넘지 않아야 한다.At this time, the temperature should not exceed the glass transition temperature (Tg) of the photoresist rule 2a.
그러나 상기와 같은 종래의 반도체 소자의 미세 콘택 형성방법에 있어서는 다음과 같은 문제점이 있었다.However, the above-described fine contact forming method of a semiconductor device has the following problems.
마스크 제작 기술 및 노광 파장의 제한성으로 인해 포토레지스트 패턴 형성시 인-라인으로는 0.35μnl, DUV(Deep Ultra Violet)로는 0.25μm 이하는 어렵다.Due to the mask fabrication technique and the limitation of the exposure wavelength, it is difficult to form 0.35 μnl in-line and 0.25 μm with DUV (Deep Ultra Violet) when forming the photoresist pattern.
여기서, 마스크에 바이어스를 주는 방법을 많이 사용하고 있으나 이 방법 또한 극히 제한적이며, 포토레지스트의 두께를 낮추어 신뢰성을 향상 시킬수 있으나 이 방법으로는 후 공정의 에칭공정시 마진(Margin) 확보를 어렵게 한다.Here, a lot of methods of biasing the mask are used, but this method is also very limited, and it is possible to improve the reliability by lowering the thickness of the photoresist.
따라서 미세 패턴 형성시 신뢰성에 한계가 있고, 포토레지스의 두께를 낮게하여도 신뢰성을 향상 시킬수 없다.Therefore, there is a limit in reliability when forming a fine pattern, and even if the thickness of the photoresist is low, reliability cannot be improved.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 인-라인 및 DUV 포토공정에서 노광파장이나 마스크 제작기술은 기존대로 사용하면서, 실란의 반응물과 베이킹 공정을 이용하여 반도체 소자의 미세 콘택 형성방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, while using the exposure wavelength or mask fabrication technology in the in-line and DUV photo process as conventional, using a silane reactant and baking process, a method of forming a fine contact of the semiconductor device The purpose is to provide.
도 1a 내지 도 1b는 종래의 반도체 소자의 콘택 형성방법을 나타낸 공정 단면도1A to 1B are cross-sectional views illustrating a method for forming a contact of a conventional semiconductor device.
도 2a 내지 도 2c는 본 발명의 반도체 소자의 콘택 형성방법을 나타낸 공정단면도2A to 2C are cross-sectional views illustrating a method of forming a contact for a semiconductor device according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
20 : 기판 21 : 포토레지스트20 substrate 21 photoresist
21a : 포토레지스트 패턴 22 : 실란21a: photoresist pattern 22: silane
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 패턴 형성방법은 기판에 포토레지스트를 도포하고,1차 열처리하는 단계, 노광 및 현상공정을 실시하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 유리 천이온도 이상에서 2차 열처리하는 단계, 상기 포토레지스트 패턴을 실란과 반응 시키는 단계를 포함하여 이루어짐을 특징으로 한다.The method of forming a pattern of the semiconductor device of the present invention for achieving the above object is a step of forming a photoresist pattern by applying a photoresist to the substrate, the first heat treatment, the exposure and development process, the photoresist And heat-treating the pattern at a glass transition temperature or higher, and reacting the photoresist pattern with silane.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 콘택 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a method for forming a contact of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명의 반도체 소자의 콘택 형성방법을 나타낸 공정단면도이다.2A to 2C are cross-sectional views illustrating a method for forming a contact for a semiconductor device according to the present invention.
도 2a에 도시한 바와같이 반도체 기판(20)상에 포토레지스트(21)를 도포한 후, 소프트 베이킹 공정을 실시한다. 이때, 소프트 베이킹 공정은 도포된 포토레지스트(21) 중에서 유기 용제를 휘발시킨다.After the photoresist 21 is applied onto the semiconductor substrate 20 as shown in FIG. 2A, a soft baking process is performed. At this time, the soft baking step volatilizes the organic solvent in the applied photoresist 21.
이어, 도 2b에 도시한 바와같이 상기 포토레지스트(21)에 자외선을 이용하여 노광공정을 실시한 후, 현상용액으로 노광부와 비노광부위의 용해도 차를 이용하여 현상공정을 실시하여 포토레지스트 패턴(21a)을 형성한다. 그리고 하드 베이킹 공정을 실시한다.Subsequently, as shown in FIG. 2B, the photoresist 21 is subjected to an exposure process using ultraviolet rays, and then a development process is performed using a solubility difference between the exposed portion and the non-exposed portion as a developing solution to form a photoresist pattern ( 21a). And a hard baking process is performed.
여기서, 하드 베이킹 공정은 노광 및 현상 후의 포토레지스트 패턴(21a)은 아직 증발하지 않는 유기성분이나 인하하지 않는 부분이 남아 있으므로 실시한다.Here, the hard baking step is carried out because the photoresist pattern 21a after exposure and development has left an organic component which has not yet evaporated or a portion which does not lower.
이 때, 온도는 포토레지스트 패턴(21a)의 Tg(G1ass Transition Temperature) 이상에서 하드 베이킹 공정을 하여 포토레지스의 두께를 낮추면서 유동이 일어나 홀 사이즈가 작아진다.At this time, the temperature is hard baked at a Tg (G1ass Transition Temperature) or higher of the photoresist pattern 21a to decrease the thickness of the photoresist, thereby causing flow to decrease the hole size.
이어서, 도 2c에 도시한 바와같이 포토레지스트 패턴(21a)을 실란(Silane : 22)과 반응 시키면, 상기 포토레지스트 패턴(21a) 표면의 페놀과 반응하여 팽창하므로 패턴 사이즈는 더 작아진다. 따라서 후 공정의 에칭시 선택성이 향상된다.Subsequently, when the photoresist pattern 21a is reacted with silane (Silane 22) as shown in FIG. 2C, the pattern size becomes smaller because it reacts with the phenol on the surface of the photoresist pattern 21a to expand. Therefore, the selectivity during the etching of the post process is improved.
이상에서 설명한 바와같이 본 발명의 반도체 소자의 콘택 형성방법에 있어서는 다음과 같은 효과가 있다.As described above, the contact forming method of the semiconductor device of the present invention has the following effects.
첫째, 포토레지스트의 두께는 낮아지고, 패턴의 모양은 수직이 아니지만 표면에 실리콘이 결합되어 있어 후 공정의 에칭 공정시 선택성을 향상 시킬수 있다.First, the thickness of the photoresist is lowered, and the shape of the pattern is not vertical, but silicon is bonded to the surface, thereby improving selectivity during the etching process of the post process.
둘째, 포토레지스트의 두께를 낮추어 사용하는 것이 가능하여 포토 공정의 마진이 넓어진다.Second, it is possible to use a lower thickness of the photoresist, thereby increasing the margin of the photo process.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066699A KR100215899B1 (en) | 1996-12-17 | 1996-12-17 | Process for forming contact of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960066699A KR100215899B1 (en) | 1996-12-17 | 1996-12-17 | Process for forming contact of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980048149A KR19980048149A (en) | 1998-09-15 |
KR100215899B1 true KR100215899B1 (en) | 1999-08-16 |
Family
ID=19488424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960066699A KR100215899B1 (en) | 1996-12-17 | 1996-12-17 | Process for forming contact of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100215899B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372815B1 (en) * | 1999-06-22 | 2003-02-17 | 주식회사 하이닉스반도체 | method of forming fine contact hole of semiconductor device |
-
1996
- 1996-12-17 KR KR1019960066699A patent/KR100215899B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980048149A (en) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375908B1 (en) | Dry microlithography | |
JPH05127369A (en) | Resist material | |
KR100456312B1 (en) | Method of forming ultra fine contact hole for semiconductor device | |
KR100215899B1 (en) | Process for forming contact of semiconductor device | |
JP3871923B2 (en) | Pattern forming method and manufacturing method of active matrix substrate using the same | |
JPH0446346A (en) | Manufacture of semiconductor device | |
US20050164126A1 (en) | Silazane compound and methods for using the same | |
JPH09134862A (en) | Forming method of resist pattern | |
KR20010037049A (en) | Lithography method using silylation | |
JPH10123693A (en) | Method of forming pattern of photosensitive organic film, and method of forming photomask pattern | |
KR100281113B1 (en) | Patterning method of semiconductor device | |
JP2595886B2 (en) | Method for manufacturing semiconductor device | |
KR100272517B1 (en) | Mask structuring method of semiconductor device | |
KR100451508B1 (en) | A method for forming contact hole of semiconductor device | |
JP3257126B2 (en) | Pattern formation method | |
KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
KR100380274B1 (en) | Method for forming etching silicon oxide layer using DUV process | |
JPS58100424A (en) | Formation of alignment mark for lithography | |
KR960000186B1 (en) | Fine pattern forming method of semiconductor device | |
JPS6231122A (en) | Formation of pattern | |
KR20090122649A (en) | Method for enhancing resolution of semicondutor element pattern | |
KR20060054681A (en) | Method of forming photoresist pattern and layer pattern | |
JPH0822116A (en) | Pattern forming method | |
JPH09171951A (en) | Formation of resist pattern | |
KR19990004871A (en) | Semiconductor Device Photo Etching Process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |