KR100214554B1 - Method for manufacture of three dimension stack package - Google Patents

Method for manufacture of three dimension stack package Download PDF

Info

Publication number
KR100214554B1
KR100214554B1 KR1019970004080A KR19970004080A KR100214554B1 KR 100214554 B1 KR100214554 B1 KR 100214554B1 KR 1019970004080 A KR1019970004080 A KR 1019970004080A KR 19970004080 A KR19970004080 A KR 19970004080A KR 100214554 B1 KR100214554 B1 KR 100214554B1
Authority
KR
South Korea
Prior art keywords
resin encapsulation
forming
electrical signal
chip unit
encapsulation container
Prior art date
Application number
KR1019970004080A
Other languages
Korean (ko)
Other versions
KR19980067787A (en
Inventor
강대순
허성재
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970004080A priority Critical patent/KR100214554B1/en
Publication of KR19980067787A publication Critical patent/KR19980067787A/en
Application granted granted Critical
Publication of KR100214554B1 publication Critical patent/KR100214554B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 의한 3차원 적층 패키지의 제조방법은 칩위에 전기 신호선이 있는 신호판을 압착한 후 그 위에 절연체를 부착하여 칩단위를 형성하는 칩단위형성단계와, 상기 칩단위를 넣을 수 있도록 내부가 뚫린 수지봉지재통을 형성하는 수지봉지재통형성단계와, 상기 수지봉지재통의 내면에 전기적인 신호를 전달하기 위해 길이방향으로 전기신호대를 형성하는 전기신호대형성단계와, 상기 수지봉지재통을 일정크기로 커팅한 후 상기 칩단위를 전기신호대에 맞춰 수지봉지재통 속에 적충하는 단계의 순으로 진행함으로, 와이어 본딩(WIRE BONDING)공정이 삭제되고, 하나의 수지봉지재통안에 칩단위 그대로 여러개의 칩을 넣을 수 있기 때문에 디바이스 용량 확장 및 초박형 패키지를 실현시킬 수 있을 뿐만 아니라 원가절감 및 생산성 향상에 기여하도록 하였다.The method of manufacturing a three-dimensional stacked package according to the present invention includes a chip unit forming step of forming a chip unit by pressing a signal plate having an electric signal line on a chip and then attaching an insulator thereon, and the inside of the chip unit to accommodate the chip unit. Resin encapsulation container forming step of forming a perforated resin encapsulation container, the electrical signal band forming step of forming an electrical signal in the longitudinal direction to transmit an electrical signal to the inner surface of the resin encapsulation container, and the resin encapsulation container to a certain size After cutting, the chip unit is placed in the resin bag container according to the electric signal board, and the wire bonding process is eliminated, and a plurality of chips can be placed in the resin bag container as it is. Not only enable device capacity expansion and ultra-thin packages, but also contribute to cost reduction and productivity gains. It was.

Description

3차원 적층 패키지의 제조방법Manufacturing method of 3D laminated package

본 발명은 3차원 적층 패키지의 제조방법에 관한 것으로, 특히 패키지를 수지봉지재통을 이용하여 만들기 때문에 와이어 본딩(WIRE BONDING)공정이 삭제되고, 하나의 수지봉지재통안에 칩단위 그대로 여러개의 칩을 넣을 수 있기 때문에 디바이스 용량 확장 및 초박형 패키지를 실현시킬 수 있을 뿐만 아니라 원가절감 및 생산성 향상에 기여하도록 한 3차원 적층 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a three-dimensional laminated package, and in particular, since the package is made by using a resin encapsulation container, a wire bonding process is eliminated, and a plurality of chips as chips are stored in a single resin encapsulation container. The present invention relates to a method for manufacturing a three-dimensional stacked package, which can not only realize device capacity expansion and ultra-thin package, but also contribute to cost reduction and productivity.

종래의 기술에 의한 패키지의 적층방법은 도 1 및 도 2에 도시한 바와 같다.The stacking method of the package according to the prior art is as shown in Figs.

도 1a는 일반적인 적층 시엘피(COLUMN LEAD PACKAGE)(10)를 도시한 것이며, 도 1b내지 도 1f는 제조공정을 도시한 것이다.FIG. 1A illustrates a typical COLUMN LEAD PACKAGE 10, and FIGS. 1B-1F illustrate a manufacturing process.

도 1b와 같이 칼럼 타입 서브스트레이트(COLUMN TYPE SUBSTRATE)(1)를 제작하여, 도 1c와 같이 그라인딩(GRINDING) 한 후, 도 1d와 같이 내부에 칩(2)을 접착시키고, 도 1e와 같이 와이어 본드 후, 도 1f와 같이 에폭시 수지(3)로 몰딩(MOLDING)을 하고, 이를 서브스트레이트의 리드(4)를 연결하여 도 2와 같이 3층으로 적층시킨다.A column type substrate 1 is fabricated as shown in FIG. 1B, and after grinding as shown in FIG. 1C, the chip 2 is adhered to the inside as shown in FIG. 1D, and the wire is as shown in FIG. 1E. After bonding, molding is performed with an epoxy resin 3 as shown in FIG. 1F, and the leads 4 of the substrate are connected to each other and stacked in three layers as shown in FIG. 2.

도면중 미설명 부호 5는 전기절연체를 나타낸다.In the drawings, reference numeral 5 denotes an electrical insulator.

종래의 기술에 의한 패키지의 적층구조는 서브스트레이트(1)에 그라인딩을 해야만하는 번거로움이 있고, 또한 다이본딩 후 와이어 본딩 및 몰드를 해야 하기 때문에 공정수가 늘어나며, 적층패키지(20)의 크기도 커지게 되는 문제점이 있는 바, 본 발명의 목적은 상기와 같은 문제점을 고려하여 안출한 것으로, 패키지를 수지봉지재통을 이용하여 만들기 때문에 외이어 본딩(WIRE BONDING)공정이 삭제되고, 하나의 수지봉지재통안에 칩단위 그대로 여러개의 칩을 넣을 수 있기 때문에 디바이스용량 확장 및 초박형 패키지를 실현시킬 수 있을 뿐만 아니라 원가절감 및 생산성 향상에 기여하도록 한 3차원 적층 패키지의 제조방법을 제공함에 있다.The stacking structure of the package according to the prior art has the inconvenience of having to grind to the substrate 1, and also increases the number of steps due to wire bonding and mold after die bonding, and also increases the size of the stacking package 20. The problem is that the object of the present invention is devised in consideration of the above problems, and because the package is made by using a resin bag container, the wire bonding process is eliminated, and one resin bag material is removed. Since multiple chips can be placed in the barrel as it is, the present invention provides a method of manufacturing a three-dimensional stacked package that not only enables device capacity expansion and ultra-thin package, but also contributes to cost reduction and productivity improvement.

제1도는 종래의 기술에 의한 반도체 패키지의 제조공정을 나타내는 사시도.1 is a perspective view showing a manufacturing process of a semiconductor package according to the prior art.

제2도는 종래의 기술에 패키지의 적층구조를 나타내는 단면도.2 is a cross-sectional view showing a laminated structure of a package in the prior art.

제3도는 본 발명에 의한 패키지의 칩단위를 나타내는 분리 사시도.3 is an exploded perspective view showing the chip unit of the package according to the present invention.

제4도는 본 발명에 의한 패키지의 칩단위를 나타내는 사시도.4 is a perspective view showing the chip unit of the package according to the present invention.

제5도는 본 발명에 의한 수지봉지재통을 나타내는 상부절단 사시도.5 is a top cut perspective view showing a resin encapsulation container according to the present invention.

제6도는 본 발명에 의한 수지봉지재통의 아래덮개 및 윗덮개를 나타내는 사시도.6 is a perspective view showing a bottom cover and a top cover of the resin encapsulation container according to the present invention.

제7도는 본 발명에 의한 수지봉지재통의 내부구조를 나타내는 4면 절단 사시도.7 is a four-sided cutaway perspective view showing the internal structure of the resin encapsulation container according to the present invention.

제8도는 본 발명에 의한 수지봉지재통을 나타내는 저면도 및 수지봉지재통의 내부에서 바라본 전기신호대의 측면도.8 is a bottom view showing the resin encapsulation container according to the present invention and a side view of the electric signal board viewed from the inside of the resin encapsulation container.

제9도는 본 발명에 의한 수지봉지재통의 아래덮개를 나타내는 평면도 및 사시도.9 is a plan view and a perspective view showing a bottom cover of the resin encapsulation container according to the present invention.

제10도는 본 발명에 의한 수지봉지재통을 일정크기로 커팅하는 작업을 나타내는 공정 사시도.Figure 10 is a process perspective view showing the operation of cutting the resin encapsulation container to a certain size according to the present invention.

제11도는 본 발명에 의한 커팅 수지봉지재통에 아래덮개를 압착하여 봉하는 작업을 나타내는 공정 사시도.Figure 11 is a process perspective view showing the operation of pressing and sealing the bottom cover to the cutting resin bag container according to the present invention.

제12도는 본 발명에 의한 커팅 수지봉지재통에 칩단위를 적층하는 작업을 나타내는 공정 사시도.12 is a perspective view showing a process of laminating chip units in a cutting resin encapsulation container according to the present invention.

제13도는 본 발명에 의한 커팅 수지봉지재통에 윗덮개를 덮는 작업을 나타내는 공정 사시도.Figure 13 is a process perspective view showing the operation of covering the top cover in the cutting resin bag container according to the present invention.

제14도는 본 발명에 의한 커팅 수지봉지재통을 나타내는 저면도.14 is a bottom view showing a cutting resin encapsulation container according to the present invention.

제15도는 본 발명에 의한 커팅 수지봉지재통의 하면에 솔더볼을 장착한 상태를 나타내는 저면도.15 is a bottom view showing a state in which a solder ball is mounted on a bottom surface of a cutting resin encapsulation container according to the present invention.

제16도은 본 발명에 의한 패키지의 3차원 적층구조를 나타내는 단면도.Figure 16 is a cross-sectional view showing a three-dimensional laminated structure of the package according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : 칩 32 : 전기 신호판31 chip 32 electrical signal board

32a : 전기 신호선 33 : 절연체32a: electrical signal line 33: insulator

30 : 칩단위 40 : 수지봉지재통30: chip unit 40: resin bag container

41 : 전기 신호대 44 : 솔더 볼41: electrical signal board 44: solder ball

50 : 아래덮개 60 : 윗덮개50: lower cover 60: upper cover

70 : 피시비 기판70: PCB substrate

이러한, 본 발명의 목적은 칩위에 전기 신호선이 있는 신호판을 압착한 후 그위에 절연체를 부착하여 칩단위를 형성하는 칩단위형성단계와, 상기 칩단위를 넣을 수 있도록 내부가 뚫린 수지봉지재통을 형성하는 수지봉지재통형성단계와, 상기 수지봉지재통의 내면에 전기적인 신호를 전달하기 위해 길이방향으로 전기신호대를 형성하는 전기신호대형성단계와, 상기 수지봉지재통을 일정크기로 커팅한 후 상기 칩단위를 전기신호대에 맞춰 수지봉지재통 속에 적층하는 단계를 순서적으로 진행함으로 달성된다.The object of the present invention is a chip unit forming step of forming a chip unit by pressing a signal plate having an electric signal line on a chip and then attaching an insulator thereon, and a resin encapsulated material having a hole drilled inside the chip unit. Resin encapsulation forming step to form, and forming an electrical signal band in the longitudinal direction in order to transfer the electrical signal to the inner surface of the resin encapsulation container; and cutting the resin encapsulation container to a predetermined size after the chip This is accomplished by sequentially stacking the units in the resin encapsulation container in accordance with the electrical signal stand.

이하, 본 발명에 의한 3차원 적층 패키지의 제조방법을 첨부도면에 도시한 실시예에 따라서 설명한다.Hereinafter, the manufacturing method of the three-dimensional laminated package by this invention is demonstrated according to the Example shown in an accompanying drawing.

도 3은 본 발명에 의한 패키지의 칩단위를 나타내는 분리 사시도이고, 도 4는 본 발명에 의한 패키지의 칩단위를 나타내는 사시도이며, 도 5는 본 발명에 의한 수지봉지재통을 나타내는 상부절단 사시도이고, 도 6은 본 발명에 의한 수지봉지재통의 아래덮개 및 윗덮개를 나타내는 사시도이며, 도 7은 본 발명에 의한 수지봉지재통의 내부구조를 나타내는 4면 절단 사시도이고, 도 8은 본 발명에 의한 수지봉지재통을 나타내는 저면도 및 수지봉지재통의 내부에서 바라본 전기신호대의 측면도이며, 도 9는 본 발명에 의한 수지봉지재통의 아래덮개를 나타내는 평면도 및 사시도이고, 도 10은 본 발명에 의한 수지봉지재통을 일정크기로 커팅하는 작업을 나타내는 공정 사시도이며, 도 11은 본 발명에 의한 커팅 수지봉지재통에 아래덮개를 압착하여 봉하는 작업을 나타내는 공정 사시도이고, 도 12는 본 발명에 의한 커팅 수지봉지재통에 칩단위를 적층하는 작업을 나타내는 공정 사시도이며, 도 13은 본 발명에 의한 커팅 수지봉지재통에 윗덮개를 덮는 작업을 나타내는 공정 사시도이고, 도 14는 본 발명에 의한 커팅 수지봉지재통을 나타내는 저면도이며, 도 15는 본 발명에 의한 커팅 수지봉지재통의 하면에 솔더볼을 장착한 상태를 나타내는 저면도이고, 도 16은 본 발명에 의한 패키지의 3차원 적층구조를 나타내는 단면도를 각각 보인 것이다.Figure 3 is an exploded perspective view showing the chip unit of the package according to the present invention, Figure 4 is a perspective view showing the chip unit of the package according to the present invention, Figure 5 is a top cut perspective view showing a resin encapsulation container according to the present invention, Figure 6 is a perspective view showing a bottom cover and a top cover of the resin encapsulation container according to the present invention, Figure 7 is a perspective view of the cut side of the resin encapsulation container according to the present invention, Figure 8 is a resin according to the present invention A bottom view showing an encapsulation container and a side view of an electric signal board viewed from the inside of the resin encapsulation container, FIG. 9 is a plan view and a perspective view showing a bottom cover of the resin encapsulation container according to the present invention, and FIG. 10 is a resin encapsulation container according to the present invention. Process perspective view showing the operation of cutting to a certain size, Figure 11 is a work for sealing by pressing the bottom cover to the cutting resin bag container according to the present invention. 12 is a process perspective view showing a process of laminating a chip unit to a cutting resin encapsulation container according to the present invention, and FIG. 13 is a process showing an operation of covering an upper cover to a cutting resin encapsulation container according to the present invention. It is a perspective view, FIG. 14 is a bottom view which shows the cutting resin bag container which concerns on this invention, FIG. 15 is a bottom view which shows the state which attached the solder ball to the lower surface of the cutting resin bag container which concerns on this invention, FIG. Sectional drawing which shows the three-dimensional laminated structure of the package by each is shown.

이에 도시한 바와 같이, 본 발명에 의한 3차원 적층 패키지의 제조방법은 칩(31)위에 전기 신호선(32a)이 있는 신호판(32)을 압착한 후 그 위에 절연체(33)를 부착하여 칩단위(30)를 형성하는 칩단위형성단계와, 상기 칩단위를 넣을 수 있도록 내부가 뚫린 수지봉지재통(40)을 형성하는 수지봉지재통형성단계와, 상기 수지봉지재통의 내면에 전기적인 신호를 전달하기 위해 길이방향으로 전기신호대(41)를 형성하는 전기신호대형성단계와, 상기 수지봉지재통을 일정크기로 커팅한 후 상기 칩단위를 전기신호대에 맞춰 수지봉지재통 속에 적층하는 단계의 순으로 진행한다.As shown in the drawing, in the method of manufacturing a three-dimensional stacked package according to the present invention, a signal plate 32 having an electrical signal line 32a is pressed on a chip 31, and then an insulator 33 is attached thereon to form a chip unit. A chip unit forming step of forming a 30, a resin encapsulation container forming step of forming a resin encapsulation container 40 formed therein so as to accommodate the chip unit, and transmitting an electrical signal to an inner surface of the resin encapsulation container. In order to form an electrical signal board 41 in the longitudinal direction in order to cut, the resin encapsulation container is cut to a certain size, and then the chip unit is laminated in the resin encapsulation container in accordance with the electrical signal band in order. .

상기 전기신호대(41)형성단계는 수지봉지재통(40)의 내면에 길이방향으로 신호전달 홈을 형성한 후, 상기 신호전달 홈에 금속용융액을 흘려서 굳도록 하거나, 상기 신호전달홈에 금속판을 씌우도록 한다.In the forming of the electrical signal board 41, after forming a signal transmission groove in the longitudinal direction on the inner surface of the resin encapsulation container 40, a metal melt is poured into the signal transmission groove to solidify, or the metal plate is covered with the signal transmission groove. To do that.

상기 금속용융액 및 금속판은 구리나 알루미늄 금속으로 한다.The metal melt and the metal plate are made of copper or aluminum metal.

상기 적층단계는 커팅한 수지봉지재통(40)의 하면을 아래덮개(50)로 봉한 후, 칩단위(30)를 수지봉지재통내에 적충하여 윗덮개(60)를 덮도록 함으로 완료한다.The laminating step is completed by sealing the lower surface of the cut resin encapsulation container 40 with the lower cover 50, and then filling the chip unit 30 in the resin encapsulation container so as to cover the upper cover 60.

도 3은 칩위에 전기적인 신호를 연결해 줄 수 있는 테입인 전기 신호판(32)는 범프로 압착하여 붙인 후 그위에 절연체(33)를 붙여서 전기적 신호체를 만들 수 있는 하나의 칩단위(30)를 나타낸 그림이다. 전기 신호판(32)은 기존의리드 프레임역활을 하는 것으로 절연체이며, 사방으로 돌출된 전기신호선(32a)을 구비한다.3 is an electrical signal plate 32 that is a tape that can connect an electrical signal on a chip is pressed into a bump and then attached to the insulator 33 on one chip unit 30 to make an electrical signal. The figure shows. The electric signal board 32 serves as a conventional lead frame, is an insulator, and has an electric signal line 32a projecting in all directions.

도 5는 수지봉지재를 이용하여 내부가 뚫린 사각 기둥 모양의 통(40)을 만들고, 내부에 전기적인 신호를 전달해 줄 수 있게 하기 위해 신호전달홈을 파서 구리나 알루미늄 금속을 넣는 것이다.Figure 5 is to create a rectangular columnar cylinder 40, the interior of the perforated using a resin encapsulation material, to insert a copper or aluminum metal by digging a signal transmission groove to be able to deliver an electrical signal therein.

구리나 알루미늄 금속을 넣는 방법으로는 먼저 통(40)을 만들고 내부에 신호전달홈을 딴후 구리나 알루미늄금속을 액체상태에서 흘려서 굳히는 방법과, 구리나 알루미늄 금속의 판을 상기 신호전달홈에 씌우는 방법이 있다.As a method of inserting copper or aluminum metal, first, a barrel 40 is formed and a signal transmission groove is formed therein, and then copper or aluminum metal is flowed and solidified in a liquid state, and a plate of copper or aluminum metal is covered with the signal transmission groove. There is this.

칩단위(30)를 넣을때와 칩단위를 넣은 후 쓰일 상하덮개(50)(60)는 모두 절연체로 만들어 진다.The upper and lower covers 50 and 60 to be used when inserting the chip unit 30 and after the chip unit are both made of an insulator.

수지봉지재통의 밑면 구조는 피시비(PCB)(70)에 실장할 때를 고려하여 수지봉지재통(40)의 밑면을 덮어버리면 안된다.The bottom structure of the resin encapsulation container should not cover the bottom surface of the resin encapsulation container 40 in consideration of the time when it is mounted on the PCB 70.

그래서 전기신호대(41)를 덮지않고 수지봉지재통의 밑면을 막을 수 있도록 수지봉지재통의 밑면 4각 모서리에 홈(42)을 판 후 아래덮개(50)로 압착하여 봉해버린다.Therefore, the grooves 42 are formed at four corners of the bottom surface of the resin encapsulation container so that the bottom of the resin encapsulation container is not covered without covering the electrical signal board 41, and then, the bottom cover 50 is compressed and sealed.

전체 공정을 도면을 참고로 설명하면, 도 10과 같이 만들어진 수지봉지재통(40)으로부터 필요로 하는 크기 만큼 커팅한 후, 도 11과 같이 아래덮개(50)를 덮고, 도 12와 같이 칩단위(30)를 하나씩 넣고, 도 13과 같이 윗덮개(60)를 덮으면 모든 공정이 끝나게 된다.Referring to the entire process with reference to the drawings, after cutting to the required size from the resin encapsulation container 40 made as shown in Figure 10, covering the bottom cover 50 as shown in Figure 11, as shown in Figure 12 Put 30) one by one, and cover the top cover 60 as shown in Figure 13 is finished all the process.

이때 수지봉지재통(40)의 밑면은 전기 신호대(41)로 인해 홈이 남아 있는데 여기에 솔더 볼(SOLDER BALL)(44)을 장착하여 피시비(PCB)기판(70)에 실장한다.In this case, the bottom surface of the resin encapsulation container 40 has a groove left due to the electrical signal board 41, and is mounted on the PCB 70 by mounting a solder ball 44 thereon.

도 16은 피시비에 실장시의 모습을 도시한 것으로 피시비기판(70)위에 솔더 볼(44)을 솔더링한 것이다.FIG. 16 shows a state of mounting the PCB on the PCB, wherein the solder balls 44 are soldered onto the PCB.

이상에서 설명한 바와 같이, 본 발명에 의한 3차원 적충 패키지의 제조방법은 칩위에 전기 신호선이 있는 신호판을 압착한 후 그 위에 절연체를 부착하여 칩단위를 형성하는 칩단위형성단계와, 상기 칩단위를 넣을 수 있도록 내부가 뚫린 수지봉지재통을 형성하는 수지봉지재통형성단계와, 상기 수지봉지재통의 내면에 전기적인 신호를 전달하기 위해 길이방향으로 전기신호대를 형성하는 전기신호대형성단계와, 상기 수지봉지재통을 일정크기로 커팅한 후 상기 칩단위를 전기신호대에 맞춰 수지봉지재통 속에 적층하는 단계의 순으로 진행함으로, 와이어 본딩(WIRE BONDING)공정이 삭제되고, 하나의 수지봉지재통안에 칩단위 그대로 여러개의 칩을 넣을 수 있기 때문에 디바이스 용량 확장 및 초박형 패키지를 실현시킬 수 있을 뿐만 아니라 원가절감 및 생산성 향상에 기여하도록 한 효과가 있다.As described above, the manufacturing method of the three-dimensional red mantle package according to the present invention is a chip unit forming step of forming a chip unit by pressing a signal plate having an electrical signal line on the chip and then attaching an insulator thereon, and the chip unit Resin encapsulation forming step of forming a resin encapsulation container with an inner hole so as to put a, and an electrical signal band forming step of forming an electrical signal in the longitudinal direction to transmit an electrical signal to the inner surface of the resin encapsulation container, and the resin After cutting the encapsulation container to a certain size, the chip unit is laminated in the resin encapsulation container according to the electric signal board, thereby eliminating the wire bonding process, and the chip unit in one resin encapsulation container. Multiple chips can be inserted as-is, enabling device capacity expansion and ultra-thin packages, as well as cost savings and There is one effective to contribute to the improved dispersibility.

Claims (4)

칩위에 전기 신호선이 있는 신호판을 압착한 후 그위에 절연체를 부착하여 칩단위를 형성하는 칩단위형성단계와, 상기 칩단위를 넣을 수 있도록 내부가 뚫린 수지봉지재통을 형성하는 수지봉지재통형성단계와, 상기 수지봉지재통의 내면에 전기적인 신호를 전달하기 위해 길이방향으로 전기신호대를 형성하는 전기신호대형성단계와, 상기 수지봉지재통을 일정크기로 커팅한 후 상기 칩단위를 전기신호대에 맞춰 수지봉지재통 속에 적층하는 단계의 순으로 진행함을 특징으로 하는 3차원 적층 패키지의 제조방법.A chip unit forming step of forming a chip unit by pressing a signal plate having an electric signal line on the chip and then attaching an insulator thereon, and a resin encapsulation forming step of forming a resin encapsulated container having a hole formed therein so as to insert the chip unit. And an electrical signal band forming step of forming an electrical signal band in a longitudinal direction in order to transmit an electrical signal to the inner surface of the resin encapsulation container, and cutting the resin encapsulation container into a predetermined size and then adjusting the chip unit to an electrical signal band. Method for producing a three-dimensional laminated package, characterized in that the progress of the step of laminating in the bag. 제1항에 있어서, 상기 전기신호대형성단계는 수지봉지재통의 내면에 길이방향으로 신호전달홈을 형성한 후, 상기 신호전달홈에 금속용융액을 흘려서 굳도록 한 것을 특징으로 하는 3차원 적층 패키지의 제조방법.The method of claim 1, wherein the electrical signal band forming step of forming a signal transmission groove in the longitudinal direction on the inner surface of the resin encapsulation container, and then solidified by flowing a metal melt in the signal transmission groove Manufacturing method. 제1항에 있어서, 상기 전기신호대형성단계는 수지봉지재통의 내면에 길이방향으로 신호전달홈을 형성한 후, 상기 신호전달홈에 금속판을 씌우도록 한 것을 특징으로 하는 3차원 적층 패키지의 제조방법.The method of claim 1, wherein the forming of the electrical signal band comprises forming a signal transmission groove in a longitudinal direction on an inner surface of the resin encapsulation container, and then covering the signal transmission groove with a metal plate. . 제1항에 있어서, 상기 적층단계는 커팅한 수지봉지재통의 하면을 아래덮개로 봉한 후, 칩단위를 수지봉지재통내에 적층하여 윗덮개를 덮도록 한 것을 특징으로 하는 3차원 적층 패키지의 제조방법.The method of claim 1, wherein the laminating step includes sealing the lower surface of the cut resin encapsulation container with a lower cover, and then stacking chip units in the resin encapsulation container to cover the upper cover. .
KR1019970004080A 1997-02-12 1997-02-12 Method for manufacture of three dimension stack package KR100214554B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004080A KR100214554B1 (en) 1997-02-12 1997-02-12 Method for manufacture of three dimension stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004080A KR100214554B1 (en) 1997-02-12 1997-02-12 Method for manufacture of three dimension stack package

Publications (2)

Publication Number Publication Date
KR19980067787A KR19980067787A (en) 1998-10-15
KR100214554B1 true KR100214554B1 (en) 1999-08-02

Family

ID=19496827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004080A KR100214554B1 (en) 1997-02-12 1997-02-12 Method for manufacture of three dimension stack package

Country Status (1)

Country Link
KR (1) KR100214554B1 (en)

Also Published As

Publication number Publication date
KR19980067787A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR0167800B1 (en) Semiconductor device and method of producing the same
KR101076537B1 (en) Multiple chip package module having inverted package stacked over die
US7786593B2 (en) Integrated circuit die with pedestal
US5986209A (en) Package stack via bottom leaded plastic (BLP) packaging
JP3752508B2 (en) Stack package and manufacturing method thereof
US6713857B1 (en) Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP2967344B2 (en) Stacked semiconductor package module and manufacturing method of stacked semiconductor package module
US20040090829A1 (en) Memory card and its manufacturing method
US7981796B2 (en) Methods for forming packaged products
US6476507B1 (en) Resin sealing method and resin sealing apparatus
US20050023583A1 (en) Multi media card formed by transfer molding
US5731231A (en) Semiconductor apparatus, fabrication method therefor and board frame
CN104364902A (en) Semiconductor package, fabrication method therefor, and package-on package
US20070080437A1 (en) Integrated circuit package system
CN100568498C (en) Semiconductor device and manufacture method thereof
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
CN1937194A (en) Method of making stacked die package
US6670704B1 (en) Device for electronic packaging, pin jig fixture
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
US20020180020A1 (en) Three-dimension multi-chip stack package technology
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR100214554B1 (en) Method for manufacture of three dimension stack package
US7892892B2 (en) Semiconductor device and method for manufacturing thereof
KR100239703B1 (en) Three dimension semiconductor package and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee