KR100213002B1 - Sampling frequency conversion circuit - Google Patents
Sampling frequency conversion circuit Download PDFInfo
- Publication number
- KR100213002B1 KR100213002B1 KR1019920017251A KR920017251A KR100213002B1 KR 100213002 B1 KR100213002 B1 KR 100213002B1 KR 1019920017251 A KR1019920017251 A KR 1019920017251A KR 920017251 A KR920017251 A KR 920017251A KR 100213002 B1 KR100213002 B1 KR 100213002B1
- Authority
- KR
- South Korea
- Prior art keywords
- sampling frequency
- frequency conversion
- error
- low pass
- conversion circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
본 발명은 샘플링 주파수를 변환하여 디지탈 신호를 처리하기 위한 샘플링 주파수 변환회로에 관한 것으로, 원 샘플링 주파수의 기본 스펙트럼을 유지하면서 샘플링 주파수를 변환시키기 위한 저역통과 필터는, 상기 저역통과필터의 탭계수 발생부, 상기 탭계수를 샘플링 주파수 변환 관계함수에 따라 선택하기 위한 선택부, 상기 선택부를 통해 선택된 각 계수들을 상기 샘플링 주파수 변환 관계함수에 따라 가산하여 출력하는 출력부, 및 상기 가산단계에서 발생하는 에러를 보정하기 위한 에러 보정부를 구비하여 이루어지는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling frequency conversion circuit for converting a sampling frequency to process a digital signal. The low pass filter for converting a sampling frequency while maintaining a basic spectrum of an original sampling frequency includes generating a tap coefficient of the low pass filter. A selection unit for selecting the tap coefficients according to a sampling frequency conversion relation function, an output unit for adding and outputting each coefficient selected through the selection unit according to the sampling frequency conversion relation function, and an error occurring in the adding step Characterized in that it comprises an error correction unit for correcting the.
따라서 본 발명의 샘플링 주파수 변환회로는 저역통과필터의 구현시 하드웨어를 단순화하여 생산가를 절감시키고 처리속도를 향상시킬 수 있으며, 에러의 발생시 이를 보상함으로써 정확도의 향상을 꾀할 수 있다.Therefore, the sampling frequency conversion circuit of the present invention can reduce the production cost and improve the processing speed by simplifying the hardware when implementing the low pass filter, and improve the accuracy by compensating for the occurrence of the error.
Description
제1도는 MUSE 방식에 따른 샘플링 주파수 변환방법을 설명하기 위한 간단한 블럭도.1 is a simple block diagram for explaining a sampling frequency conversion method according to the MUSE method.
제2도는 제1도의 샘플링 주파수 변환방법에 의한 주파수변환과정을 도시한 스펙트럼도.FIG. 2 is a spectrum diagram showing a frequency conversion process by the sampling frequency conversion method of FIG.
제3도는 제1도의 샘플링 주파수 변환방법을 설명하기 위한 예시도.3 is an exemplary diagram for explaining a sampling frequency conversion method of FIG.
제4도는 본 발명에 따른 샘플링 주파수 변환회로도.4 is a sampling frequency conversion circuit diagram according to the present invention.
본 발명은 샘플링 주파수 변환회로에 관한 것으로 특히, 샘플링 주파수의 변환시 발생하는 에러를 보상할 수 있는 샘플링 주파수 변환회로에 관한 것이다.The present invention relates to a sampling frequency conversion circuit, and more particularly, to a sampling frequency conversion circuit capable of compensating for an error occurring during conversion of a sampling frequency.
최근에 종래의 텔레비젼 방식보다 종횡비가 넓은 화면을 구비하고 2배의 수평 및 수직 해상도를 갖는 새로운 칼라 텔레비젼 방식인 HDTV(High Definition Television)에 관한 연구개발이 활발한데 미국, 유럽, 일본의 3가지 방식으로 삼분화될 것이 예상되나 현재는 일본의 MUSE(MUtiple sub-nyquiest Sampling Encoding)라는 대역압축전송방식의 HDTV가 가장 상용화에 접근하고 있다.Recently, research and development on HDTV (High Definition Television), which is a new color television system having a wider aspect ratio and twice the horizontal and vertical resolution than the conventional television system, is active. It is expected to be divided into three parts, but HDTV, which is a band compression transmission method called MUSE (MUtiple sub-nyquiest sampling encoding) in Japan, is approaching the most commercialization.
상기 MUSE 방식에 대해 간단히 설명하면, MUSE 샘플링 방식은 화상신호인 경우 1프레임(frame)의 화상에 대해 정지화에 대응하는 서브샘플링(subsampling) 즉, 입력신호의 최고주파수 fm의 2배 이상의 주파수인 2fm이상에서 샘플링하면 원래신호를 충분히 재현할 수 있는 나이퀘스트(Nyquist) 정리를 기초로한 샘플링방식에 의한 서브샘플링처리와 동화에 대응하는 서브샘플링 처리를 각각 동시에 한 후, 이 두처리의 내용을 화상 내에서 검출된 물체의 움직임량에 따라 적응적으로 합성함으로써 전송 MUSE 신호형태의 화상신호에 해당하는 부분을 만든다. 따라서 전송되는 MUSE 신호에 있어서 주파수 스펙트럼상의 중첩관계는 화상내의 정보가 정지화 처리되어있는가, 동화 처리되어있는가에 따라 다르게 된다.In brief, the MUSE method will be described in which the MUSE sampling method is a subsampling corresponding to a still image for one frame of an image, that is, 2fm which is a frequency that is at least twice the maximum frequency fm of the input signal. In the above sampling, the subsampling process using the sampling method based on the Nyquist theorem, which can sufficiently reproduce the original signal, and the subsampling process corresponding to the moving picture are simultaneously performed. By adaptively synthesizing according to the amount of motion of the detected object, a portion corresponding to the image signal in the form of the transmission MUSE signal is made. Therefore, the superimposed relationship on the frequency spectrum in the MUSE signal to be transmitted differs depending on whether the information in the image is subjected to a still image processing or a moving image processing.
정지화의 경우에는 최초로 샘플링되어 48.6M SPS(Sample Per Sec)의 데이타비를 가지는 원시 HDTV 신호로부터 필드(field)간 옵셋 서브샘플링(offset subsampling)에 의해 24.3M SPS의 신호로 만들게 되며, 이로인해 입력신호의 12.15MHz 이상의 주파수 성분이 엘리아싱(aliasing)된다. 이것을 12MNz를 차단주파수로하는 저역통과필터(Low Pass Filter)를 사용하여 고역성분을 제거한 후 두배의 주파수로 샘플링 처리하여 48.6M SPS의 신호로 되돌려 놓는다. 다음에 샘플링 주파수를 48.6MHz로부터 32.4MHz로 변환하는데, 이것은 샘플링 주파수 48.6MHz의 신호로부터 화소간 내삽을 통하여 97.2M SPS의 신호로 만든다음 샘플점을 1/3로 솎아냄으로써 32.4M SPS의 신호로 변환시킨다. 이어서 한 화소씩 걸러 샘플치를 솎아내는데 이때 시간축 방향으로는 프레임간 옵셋 서브샘플링을, 수직방향으로는 라인간 옵셋 서브샘플링을 하게된다. 이로써 샘플링 주파수는 16.2MHz가 되는 것이다.In the case of still image, it is first sampled and made into a 24.3M SPS signal by offset subsampling between raw HDTV signals having a data rate of 48.6M Sample Per Sec (SPS). Frequency components above 12.15 MHz of the signal are aliased. Using a low pass filter with 12MNz as the cutoff frequency, the highpass is removed, sampled at twice the frequency, and returned to a signal of 48.6M SPS. Next, the sampling frequency is converted from 48.6 MHz to 32.4 MHz, which is made from a signal of sampling frequency 48.6 MHz to a signal of 97.2M SPS through inter pixel interpolation and then subtracted 1/3 of the sample point to a signal of 32.4M SPS. Convert Subsequently, the sample values are filtered out by one pixel. In this case, interframe offset subsampling is performed in the time axis direction, and interline offset subsampling is performed in the vertical direction. This results in a sampling frequency of 16.2 MHz.
동화의 경우에는 정지화처리에서 사용되는 필드간 옵셋 서브샘플링을 행하지 않는데, 이는 동영역에서는 화상의 상관성이 적으므로 수신측에서 필드간 처리를 하지 않기 때문이다. 따라서 동화의 경우 48.6M SPS의 원시화상으로부터 48.6MHz와 32.4MHz의 주파수 변환과 프레임간 옵셋 서브샘플링을 함으로써 샘플링 주파수 16.2MHz의 주파수 스펙트럼을 갖게 된다.In the case of a moving picture, the inter-field offset subsampling used in the still picture processing is not performed because the inter-field processing is not performed at the receiving side because the image has little correlation. Therefore, in case of moving picture, the frequency conversion of 48.6MHz and 32.4MHz and the inter-frame offset subsampling are performed from the 48.6M SPS raw image to have a frequency spectrum of 16.2MHz.
음성신호의 경우는 MUSE 방식이 위성을 통한 전송방법을 채택하고 있으며, 이때 영상신호의 대역이 위성 1채널의 대부분을 점유하고 있기 때문에 음성전용의 부반송파를 사용, 주파수적으로 분리시키는 것이 가능하지 않다. 따라서 영상신호대역의 감소없이 음성신호를 전송하기 위해서 베이스밴드 시분할 다중방식을 사용하여 영상신호의 수직귀선기간에 다중한다.In the case of the audio signal, the MUSE method adopts a satellite transmission method, and since the band of the video signal occupies most of one satellite channel, it is not possible to separate the frequency by using a subcarrier dedicated to the voice. . Therefore, in order to transmit an audio signal without reducing the video signal band, the video signal is multiplexed in the vertical retrace period of the video signal using a baseband time division multiplexing scheme.
한편 엔코더에서 음성신호의 처리가 완료된 후의 주파수는 12.15MHz이다. 이것을 영상신호의 시간 다중하기 위해서는 주파수 변환을 하게 되는데 즉, 영상신호의 클럭주파수가 16.2MHz이기 때문에 12.15MHz를 16.2MHz의 주파수 변환을 한다. 디코더에서는 이것을 다시 12.15MHz로 주파수 변환을 하는데 변환된 후의 고역부분의 엘리아싱성분을 제거하기 위해서 저역통과필터에서 필터링을 한다. 이 필터의 주파수 특성은 6MHz 성분에서 -6dB의 이득을 갖는다.On the other hand, the frequency after the processing of the audio signal in the encoder is 12.15MHz. In order to time-multiply the video signal, frequency conversion is performed. That is, since the clock frequency of the video signal is 16.2 MHz, the frequency conversion of 12.15 MHz to 16.2 MHz is performed. The decoder converts this frequency back to 12.15MHz, which is filtered by a lowpass filter to remove the high-aliasing component after the conversion. The frequency characteristic of this filter has a gain of -6dB in the 6MHz component.
상기 사용되는 저역필터의 필터계수를 하드웨어적으로 설계하게 되면 음의 부호를 가진 필터 계수에 대해 2의 보수를 취하여 뺄셈연산을 한다. 이 과정에서 하드웨어의 규모를 줄이게 됨으로서 각 음의 필터 계수에 대해 바이너리 1만큼의 에러가 발생된다.When the filter coefficients of the low pass filter to be used are designed in hardware, a subtraction operation is performed by taking two's complement on a filter coefficient having a negative sign. By reducing the size of the hardware in this process, an error of binary 1 is generated for each negative filter coefficient.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 에러를 보상할 수 있는 샘플링 주파수 변환회로를 제공하는 것이다.Accordingly, an object of the present invention is to provide a sampling frequency conversion circuit capable of compensating for an error in order to solve the above problems.
상기 목적을 달성하기 위한 본 발명의 샘플링 주파수 변환회로인 샘플링 주파수를 변환하여 디지탈 신호를 처리하기 위한 샘플링 주파수 변환회로에 있어서, 원 샘플링 주파수의 기본 스펙트럼을 유지하면서 샘플링 주파수를 변환시키기 위한 저역통과 필터는, 상기 저역통과필터의 탭계수 발생부, 상기 탭계수를 샘플링 주파수 변환 관계함수에 따라 선택하기 위한 선택부, 상기 선택부를 통해 선택된 각 계수들을 상기 샘플링 주파수 변환 관계함수에 따라 가산하여 출력하는 출력부, 및 상기 가산단계에서 발생하는 에러를 보정하기 위한 에러 보정부를 구비하여 이루어지는 것을 특징으로 한다.A sampling frequency conversion circuit for converting a sampling frequency, which is a sampling frequency conversion circuit of the present invention for achieving the above object, to process a digital signal, comprising: a low pass filter for converting a sampling frequency while maintaining a basic spectrum of an original sampling frequency; Is a tap coefficient generator of the low pass filter, a selector for selecting the tap coefficient according to a sampling frequency conversion relation function, and an output for adding and outputting each coefficient selected through the selector according to the sampling frequency conversion relation function And an error correction unit for correcting errors occurring in the addition step.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제1도는 샘플링 주파수 변환방법을 설명하기 위한 간단한 블럭도이고 제2도는 제1도의 샘플링 주파수 변환방법에 의한 주파수변환과정을 도시한 스펙트럼도이다.FIG. 1 is a simple block diagram for explaining a sampling frequency conversion method, and FIG. 2 is a spectral diagram showing a frequency conversion process by the sampling frequency conversion method of FIG.
제1도 및 제2도를 참조하면, 원래의 입력된 신호의 스펙트럼은 샘플링 주파수 16.2MHz의 배수로 반복된다. () 여기에 하나의 샘플점에 대해서 2점의 샘플치 제로(zero)를 삽입해서 샘플링 주파수를 본래의 샘플링 주파수인 16.2MHz의 3배인 48.6MHz로 상향한다.() 이러한 조작을 하여도 스텍트럼은 변하지 않는다.1 and 2, the spectrum of the original input signal is repeated in multiples of the sampling frequency 16.2 MHz. ( Two sample values zero are inserted for one sample point, and the sampling frequency is increased to 48.6 MHz, which is three times the original sampling frequency of 16.2 MHz. This operation does not change the spectrum.
이어서와 같은 주파수 특성을 갖는 저역통과 디지탈필터를 통과시키면와 같이 기본스펙트럼만을 뽑아낼 수 있다. 그리고 샘플링 주파수를 다시 12.15MHz로 낮추면와 같은 스펙트럼이 된다.next If a low pass digital filter with a frequency characteristic such as Only the basic spectrum can be extracted as And if we lower the sampling frequency back to 12.15 MHz Becomes the same spectrum as
제3도는 샘플링 주파수 변환방법을 설명하기 위한 예시도이다.3 is an exemplary diagram for explaining a sampling frequency conversion method.
제3도를 참조하면, 원래의 샘플링 주파수 16.2MHz를 16.2MHz의 3/4에 해당하는 12.15MHz로 변환하는데, 예를들면 샘플링 주파수가 16.2MHz인 4개의 점, 예를들면 Y2, Y3, Y4, Y5를 샘플링 주파수가 12.25MHz인 Z0, Z1, Z2로 변환한다.Referring to FIG. 3, the original sampling frequency of 16.2 MHz is converted to 12.15 MHz, which is equivalent to 3/4 of 16.2 MHz. For example, four points having a sampling frequency of 16.2 MHz, for example, Y 2 , Y 3 , Y 4 , Y 5 are converted to Z 0 , Z 1 , Z 2 with a sampling frequency of 12.25MHz.
제4도는 본 발명에 따른 샘플링 주파수 변환용 저역통과필터의 회로도이다.4 is a circuit diagram of a low pass filter for sampling frequency conversion according to the present invention.
제4도를 참조하면, 상기 저역통과 디지탈필터는 저역통과필터의 탭계수 발생부(1)와 상기 탭계수를 샘플링 주파수 변환 관계함수에 따라 선택하기 위한 선택부(2)와 상기 선택부(2)를 통해 선택된 각 계수들을 상기 샘플링 주파수 변환 관계함수에 따라 가산하여 출력하는 출력부(4) 및 상기 가산단계에서 발생하는 에러를 보정하기 위한 에러 보정부(3)로 구성된다.Referring to FIG. 4, the low pass digital filter includes a selector 2 and a selector 2 for selecting the tap coefficient generator 1 of the low pass filter and the tap coefficient according to a sampling frequency conversion relation function. And an output unit 4 for adding and outputting the coefficients selected through the multiplication function according to the sampling frequency conversion relation function, and an error correction unit 3 for correcting an error occurring in the adding step.
상기 탭계수발생부(1)는 다시 다수의 바이너리 승산기와 레지스터들로 이루어지며, 상기 선택부(2)는 다수의 멀티플렉서 및 상기 멀티플렉서에 선택신호를 인가하기 위한 선택신호 인가부로 이루어지며, 상기 에러 보정부(4)는 상기 선택신호 인가부로부터 선택신호를 인가받아 상기 선택신호가 '00'이면 1을 출력하여 상기 가산부에 가산함으로써 음수를 가산하기 위한 가산과정에서의 에러를 보정한다.The tap coefficient generator 1 is composed of a plurality of binary multipliers and registers, and the selector 2 includes a plurality of multiplexers and a selection signal applying unit for applying a selection signal to the multiplexer. The correction unit 4 receives a selection signal from the selection signal applying unit and outputs 1 when the selection signal is '00' and adds the addition unit to correct an error in the addition process for adding a negative number.
상기와 같이 구성된 저역통과필터의 동작을 살펴보면, 먼저 본 필터는 FIR(Finished Impulse Response) 필터이고 이때 필터특성이 6MHz에서 -6dB의 이득을 갖는 특성을 가지며, 종래의 17탭 FIR 저역통과필터의 전달함수 H(z)는Referring to the operation of the low pass filter configured as described above, first, the filter is a FIR (Finished Impulse Response) filter, and the filter characteristic has a characteristic of gain of -6dB at 6MHz, and the transmission of the conventional 17-tap FIR low pass filter. Function H (z)
이다 to be
단, only,
상기와 같은 전달함수 특성을 갖는 저역통과 디지탈필터의 입출력관계를 행렬로 표시하면 다음과 같다.The I / O relationship of the low pass digital filter having the transfer function characteristic as described above is expressed as a matrix.
상기 행렬에서 17탭 FIR 저역통과 필터의 필터계수가 하드웨어적으로 구현될 수 있도록 디지탈 필터 디자인 툴(tool)을 사용하여 다음과 같이 6MHz에서-6dB의 이득을 갖도록 β값을 정하면Using the digital filter design tool, the β value is set to have a gain of 6dB at 6MHz so that the filter coefficient of the 17-tap FIR lowpass filter can be implemented in hardware.
이 된다. Becomes
상기 β값의 계수를 2이 승수형태로 표시하는 것은 필터계수를 입력과 곱하는데 단지 쉬프트레지스터만으로 멀티플의 기능을 수행할 수 있도록 하기 위한 것이다.Displaying the coefficient of the β value in the form of a multiplier of 2 is to enable the multiplex function to be performed only by the shift register to multiply the filter coefficient by the input.
저역통과필터의 입출력관계를 표시하는 행렬에서 알 수 있듯이 48.6MHz, 17탭 FIR 저역통과필터를 제로 삽입에 의해 16.2MHz, 6탭 필터로 구현할 수 있다. 이때 상시 6탭필터의 각 탭에서 계산되는 필터계수는 상기의 행렬과 같이 바뀌게 된다. 따라서 각 입력마다 계수값을 선택해야 하며 하드웨어 구현시 에러가 없어야 한다.As can be seen from the matrix representing the input / output relationship of the low pass filter, a 48.6 MHz, 17 tap FIR low pass filter can be implemented as a 16.2 MHz, 6 tap filter by zero insertion. At this time, the filter coefficient calculated at each tap of the six-tap filter is changed as in the matrix. Therefore, coefficient value should be selected for each input and there should be no error in hardware implementation.
필터의 계수는 상기한 바와 같고(β0, β1, β2, …β7, β8)도면에서와 같이 각 탭의 필터계수는 각 입력에 따라서 다르게 선택된다.The coefficients of the filter are as described above (β 0 , β 1 , β 2 ,... Β 7 , β 8 ) and as shown in the figure, the filter coefficient of each tap is selected differently according to each input.
이 필터는 계수가 좌우 대칭인 것을 활용한 직선위상의 트랜스버설(transersal)필터의 일반형이다. 이 발명의 핵심은 제4도의 에러보상부(4)이다. 필터의 계수가 음수인 경우는 입력에 대해 2의 보수로 바뀌어 병렬로 더해 나가야 하지만 2의 보수를 취하기 위해서는 가산기가 추가 되어야 하고 가산기이 추가에 의해 병렬지연을 맞추기 위한 레지스터 추가등 하드웨어적인 규모가 커지게 된다. 이 때문에 음의 게수는 단순히 1의 보수로만 바꿔서 처리함으로써 하드웨어를 줄일수도 있으나 뺄셈연산과정에서 각 음의 계수에 비해 바이너리 1이 차이가 나므로 왜곡된 출력을 얻게 된다.This filter is a general type of linear phase transversal filter that utilizes symmetrical coefficients. The core of this invention is the error compensator 4 of FIG. If the coefficient of the filter is negative, it must be added in parallel by changing to two's complement to the input, but in order to take two's complement, an adder must be added and the adder adds a hardware scale such as adding a register to match the parallel delay. do. For this reason, the negative number can be reduced by simply changing it to one's complement to reduce the hardware. However, since the binary 1 is different from each negative coefficient during the subtraction operation, a distorted output is obtained.
그래서 필터의 각 탭 계수들에 대해 음의 계수와 양의 계수가 혼재되어 있는 상황에서 음의 계수를 정확하게 2의 보수로 처리해 주기 위해 멀티플렉서의 선택단자를 이용한다.Therefore, in the case where negative coefficient and positive coefficient are mixed for each tap coefficient of the filter, the multiplexer's selection terminal is used to treat the negative coefficient with two's complement.
즉 에러보상부(4)가 있는 필터 탭을 예를들면 본래 멀티플렉서의 0은 Z0출력, 1은 Z1, 2는 Z2출력용이다. 그리고 3은 입력 4마다 출력이 3샘플이 출력되므로 4샘플에 한번씩 제로를 출력시키기 위한 것이다. Z0를 선택하기 위해서 선택단장, 두 비트는 0이다. 점선 부분의 연산과정 중 Z0에 대해서는 다음과 같다.In other words, for example, a filter tap with an error compensator 4, for example, 0 of the multiplexer is Z 0 output, 1 is Z 1 , and 2 is Z 2 output. 3 is for outputting zero once every four samples because three samples are output for every four inputs. Selected to select Z 0 , both bits are zero. Z 0 of the dotted line operation is as follows.
여기서 첫번째 항은 오른쪽으로 쉬프트를 4회하고 이것을 2의 보수를 취한 후 두번째 항에 더해 주어야 한다. 그러나 이러한 과정 대신 첫번째 항에 대해 오른쪽으로 쉬프트를 4회하고 이것을 1의 보수, 즉 인버팅 한 후 최종적으로 두번째 항과 더하는 과정에서 1의 보수에서 발생된 1만큼의 에러를 더해 주어야 한다.Here the first term has to be shifted four times to the right, take this two's complement and add it to the second term. However, instead of doing this, we must shift the shift to the right four times for the first term and add one's complement, that is, an invert and then add up to one error from the one's complement in the final addition to the second term.
Z1을 선택하기 위해 선택단자의 두 비트는 1이며이므로 Z0의 경우처럼 최종과정에서 1만큼의 에러를 더해주어야 한다. Z2에 대해서도이므로 1만큼의 에러를 더해주어야 한다.To select Z 1 , the two bits of the selector are 1. Therefore, as in the case of Z 0 , an error of 1 should be added in the final process. For Z 2 So you should add 1 error.
한편 선택단자가 11인 경우는 제로가 출력되어야 하므로 최종안에서 제로가 더해져야 한다. 이상을 종합하여 에러를 정정하는 과정을 정리하면 다음과 같다.On the other hand, if the selection terminal is 11, zero should be output, so zero should be added in the final draft. The above process is summarized as follows.
상기 테이블은 NAND의 논리형태와 동일하다.The table is the same as the logical form of NAND.
즉, 출력선택단자 S의 두 비트로부터 하드웨어적으로 간단하게 발생될 수 있는 에러를 보상할 수 있다. 아울러 필터의 상단에 있는 에러 보상용 로직도 같은 원리로 동작한다.That is, it is possible to compensate for an error that can be simply generated in hardware from two bits of the output selection terminal S. In addition, the error compensation logic at the top of the filter works on the same principle.
따라서 본 발명의 샘플링 주파수 변환회로는 저역통과필터의 구현시 하드웨어를 단순화하여 생산가를 절감시키고 처리속도를 향상시킬 수 있으며, 에러의 발생시 이를 보상함으로써 정확도의 향상을 꾀할 수 있다.Therefore, the sampling frequency conversion circuit of the present invention can reduce the production cost and improve the processing speed by simplifying the hardware when implementing the low pass filter, and improve the accuracy by compensating for the occurrence of the error.
본 발명은 상기 실시예에 한정되지 않으며 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 당분야의 통상의 지식을 가진자에 의한 다양한 응용이 가능함은 물론이다.The present invention is not limited to the above embodiments, and various applications by those skilled in the art are possible without departing from the technical spirit of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017251A KR100213002B1 (en) | 1992-09-22 | 1992-09-22 | Sampling frequency conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017251A KR100213002B1 (en) | 1992-09-22 | 1992-09-22 | Sampling frequency conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940008479A KR940008479A (en) | 1994-04-29 |
| KR100213002B1 true KR100213002B1 (en) | 1999-08-02 |
Family
ID=19339921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920017251A KR100213002B1 (en) | 1992-09-22 | 1992-09-22 | Sampling frequency conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213002B1 (en) |
-
1992
- 1992-09-22 KR KR1019920017251A patent/KR100213002B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940008479A (en) | 1994-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4323916A (en) | Data rate reduction for digital video signals by subsampling and adaptive reconstruction | |
| EP0690621A2 (en) | Sample rate converter and sample rate conversion method | |
| KR910004290B1 (en) | Signal seperating circuit of composite television signal | |
| CN1088306C (en) | Symbol clock regeneration in digital signal receivers for recovering digital data buried in NTSC TV signals | |
| US4743960A (en) | Circuit for producing analog signals of primary colors of a television signal from its digital luminance and chrominance components | |
| US4419686A (en) | Digital chrominance filter for digital component television system | |
| US5068727A (en) | Device for decoding signals representative of a sequence of images and high definition television image transmission system including such a device | |
| JPH03165190A (en) | Device for converting movement information into movement information signal | |
| JPS581378A (en) | Signal converter | |
| JPH1175181A (en) | Converter and conversion method for digital image signal | |
| KR100213002B1 (en) | Sampling frequency conversion circuit | |
| US4896212A (en) | Method of processing video signals which are sampled according to a sampling pattern having at least one omitted element which differs from picture frame to picture frame and a video signal converter for putting this method into effect | |
| JP2825482B2 (en) | Digital image signal interpolation device | |
| JPH0334274B2 (en) | ||
| GB2237952A (en) | Motion detection system for video processing system | |
| US4630294A (en) | Digital sample rate reduction system | |
| JPS63180288A (en) | Codec for time base compressed multiplex transmission | |
| KR0172486B1 (en) | Sampling rate conversion method and device thereof | |
| US4977452A (en) | Sampled-value code processing device | |
| GB2069294A (en) | Data rate reduction for data transmission or recording | |
| US5119176A (en) | System and method for direct digital conversion of digital component video signals to NTSC signal | |
| KR19980054467A (en) | Decimation Filter | |
| US5805229A (en) | Apparatus for simultaneously generating interpolated video signals for even and odd lines | |
| JP2619153B2 (en) | Video signal processing circuit | |
| JP2508509B2 (en) | Digital color-video signal interpolation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |