KR100212192B1

KR100212192B1 - Stb의 stu에서 역다중화를 위한 채널 인터페이스 장치

Info

Publication number: KR100212192B1
Application number: KR1019960070594A
Authority: KR
Inventors: 안도건
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1996-12-23
Filing date: 1996-12-23
Publication date: 1999-08-02
Also published as: KR19980051681A

Abstract

본 발명은 STB(Set Top Box)에서 채널로부터 MPEGⅡ TS(Moving Picture Expert Group Transport Stream)를 전송받아 디먹스단에서 TS를 역다중화할 시 TS 처리 시간을 확보하여 안정된 역다중화가 이루어질 수 있도록 한 STB의 STU(Set Top Unit)에서 역다중화를 위한 채널 인터페이스 장치에 관한 것이다.

본 발명의 목적은 채널과 디먹스 사이에 버퍼를 사용하여 TS의 전송을 제어하는 장치를 제공하여 마이크로프로세서의 안정된 처리시간을 확보하도록 함으로써 안정된 역다중화에 의해 데이타 손실을 방지하고자 한다.

이에 따라, MPEGⅡ TS의 역다중화에 필요한 마이크로프로세서의 처리 시간이 확보되어 안정된 처리를 하게 됨으로써 데이타 손실이 방지되고, 또한 데이타 처리에 대한 신뢰성이 향상된다.

Description

STB의 STU에서 역다중화를 위한 채널 인터페이스 장치

일반적으로 STB에서 채널로부터의 MPEGⅡ TS를 수신하여 역다중화하면서 디코딩하는 STU의 구성은 도 1과 같다.

즉, 디먹스부(1)는 채널로부터 받은 MPEGⅡ TS를 비디오, 오디오 데이타 등으로 역다중화하여야 한다.

이러한 역다중화는 TS의 PSI(Program Specific Information)에 의해서 이루어진다.

PSI에는 PAT(Program Association Table), PMT(Program Map Table), NIT(Network Information Table), CAT(Conditional Access Table)로 구성되어 있다.

그런데, 이때 MPEGⅡ TS는 각각의 PID(Packet ID)로 구분되어진다.

즉, PAT의 PID는 '0'으로 고정되어 있으며, 이 PAT는 PMT, NIT, CAT의 PID를 가지고 있고, PMT는 역다중화하여야 하는 비디오, 오디오 데이타의 PID를 가지고 있다.

이와 같이 디먹스부(1)에서 비디오 디코더(3a)와 오디오 디코더(3b)로 역다중화가 이루어지기 위해서는 마이크로프로세서(2)에서 MPEGⅡ TS로부터 PAT-PMT-비디오, 오디오 순으로 PID를 찾아야 하며, 각각의 TS들은 채널로부터 연속적으로 전송되어짐으로 인해 한정된 시간 내에 PAT, PMT를 처리하여야 한다.

그러나, 주어진 시간 내에 마이크로프로세서(2)가 PAT 또는 PMT를 처리하지 못한다면 역다중화하여야 하는 PID를 알 수 없기 때문에 전송되어지는 TS의 손실이 발생한다.

즉, 채널로부터 전송되어지는 TS의 구성이 도 2와 같은 경우, 4번째에 PAT가 들어온 후 디먹스부(1)는 마이크로프로세서(2)에 인터럽트 신호를 발생한다.

이 인터럽트 신호에 의해 마이크로프로세서(2)는 PAT를 처리하여 디먹스부(1)에게 PMT PID를 알려준다.

그러나, 도 3에서와 같이 디먹스부(1)는 마이크로프로세서(2)에 의한 PAT 처리 및 PMT PID 전달 시간으로 인해 7번째 TS에서부터 PMT를 찾게 되므로 이미 PMT는 손실되었고 따라서 비디오, 오디오 PID를 알 수 없기 때문에 5번째 이후의 모든 TS가 버려지게 된다.

이와 같은 현상은 PMT가 전송되기 전에 PAT가 처리되어야 하나 마이크로프로세서(2)의 처리시간 지연으로 인하여 TS의 손실이 발생하게 되는 것이다.

본 발명은 이러한 문제점을 해결하기 위해 채널과 디먹스 사이에 버퍼를 사용하여 TS의 전송을 제어하는 장치를 제공하여 마이크로프로세서의 안정된 처리시간을 확보하도록 함으로써 안정된 역다중화에 의해 데이타 손실을 방지함을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명 STB의 STU에서 역다중화를 위한 채널 인터페이스 장치는, 채널로부터 MPEGⅡ TS를 수신중 PAT가 수신되면 인터럽트 신호를 발생하면서 TS를 비디오와 오디오 데이타로 역다중화하는 디먹스부와, 상기 디먹스부로부터 인터럽트 신호가 발생하면 PAT로부터 PMT PID를 찾아 상기 디먹스부로 전해주고, 이후 디먹스에서 전해진 TS의 PMT로부터 비디오, 오디오 PID를 찾아 상기 디먹스로 전해주어 역다중화가 가능하도록 하는 STB의 STU에 있어서, 채널로부터 수신되는 MPEGⅡ TS를 일시 저장한 후 출력하는 버퍼와; 상기 버퍼로부터 TS를 수신하여 PAT와 PMT 이후에 PAT와 PMT 처리시간 및 PAT로부터의 PMT PID와 PMT로부터의 비디오, 오디오 PID 전달시간 만큼 널 패킷을 삽입함으로써 상기 마이크로프로세서의 PAT와 PMT 처리시간으로 인한 데이타 손실이 제거되도록 한 제어부를 포함하는 것을 특징으로 한다.

도 1은 일반적인 STB에서 STU의 구성도,

도 2는 일반적인 MPEGⅡ TS의 구성도,

도 3은 종래 MPEGⅡ TS의 처리 과정도,

도 4는 본 발명 STB의 STU에서 역다중화를 위한 채널 인터페이스 장치의 구성도,

도 5는 본 발명에 따른 MPEGⅡ TS의 처리 과정도.

도면의 주요 부분에 대한 부호의 설명

10 : 버퍼 20 : 제어부

30 : 디먹스부 40 : 마이크로프로세서

50 : 디코더 50a : 비디오 디코더

50b : 오디오 디코더

이하, 본 발명의 일실시예를 첨부 도면을 참조로 하여 좀 더 상세히 설명하면 다음과 같다.

도 4 는 본 발명 STB의 STU에서 역다중화를 위한 채널 인터페이스 장치의 구성도이고, 도 5는 본 발명에 따른 MPEGⅡ TS의 처리 과정도이다.

도 4에 따른 본 발명의 구성은 버퍼(10)와, 제어부(20)와, 디먹스부(30)와, 마이크로프로세서(40)와, 디코더(50)를 포함한다.

상기 버퍼(10)는 채널로부터 수신되는 MPEGⅡ TS를 일시 저장한 후 출력한다.

상기 제어부(20)는 상기 버퍼(10)로부터 TS를 수신하여 PAT와 PMT 이후에 널 패킷(N)을 삽입한다. 이는 마이크로프로세서(40)의 PAT와 PMT 처리시간으로 인한 데이타 손실 발생을 막고자 하는 것이다.

상기 디먹스부(30)는 상기 제어부(20)로부터 널 패킷(N)이 삽입된 TS를 수신하여 PAT가 입력되면 인터럽트 신호를 발생하면서 TS를 비디오, 오디오 데이타로 역다중화한다.

상기 마이크로프로세서(40)는 상기 디먹스부(30)에서 인터럽트 신호가 발생하면 TS의 PAT 다음에 삽입된 널 패킷(N)이 지나는 동안 PAT로부터 PMT PID를 찾아 상기 디먹스부(30)로 전해주고, 이후 TS의 PMT 다음에 삽입된 널 패킷(N)이 지나는 동안 PMT로부터 비디오, 오디오 PID를 찾아 디먹스부(30)로 전해주어 비디오, 오디오 데이타로의 역다중화가 가능하도록 한다.

상기와 같은 구성으로 이루어진 본 발명의 동작은 다음과 같다.

우선, 채널로부터의 MPEGⅡ TS는 버퍼(10)로 입력되어 일시 저장된다.

여기서 저장된 TS는 제어부(20)에 의해 읽혀져 도 5에서와 같이 PAT와 PMT 다음에 각각 널 패킷(N)이 삽입된다.

이때 삽입되는 널 패킷(N)의 수는 TS의 전송률과 마이크로프로세서(40)의 처리속도 즉, PAT와 PMT 처리시간 및 PAT로부터의 PMT PID와 PMT로부터의 비디오, 오디오 PID 전달시간에 따라 유동적으로 결정된다.

그리고, 널 패킷(N)의 삽입에 의해 발생할 수 있는 전송지연은 채널과 버퍼(10)의 전송률 보다 제어부(20)와 디먹스(30)의 전송률이 높으면 문제되지 않는다.

이렇게 널 패킷(N)이 삽입된 TS는 디먹스부(30)로 입력된다.

디먹스부(30)에서는 입력된 TS에서 PAT가 확인되면 인터럽트 신호를 마이크로프로세서(40)로 발생한다.

이어 마이크로프로세서(40)는 디먹스부(30)의 인터럽트 신호에 의해 PAT로부터 PMT PID를 찾아 디먹스부(30)로 전해준다.

이는 PAT 다음에 삽입된 널 패킷(N)이 디먹스부(30)를 지나는 동안 이루어지기 때문에 디먹스부(30)가 마이크로프로세서(40)로부터 PMT PID를 받았을 때에는 바로 입력되는 PMT를 찾을 수 있게 된다.

이와 같이 PMT가 확인한 디먹스부(30)는 마이크로프로세서(40)에 의해 PMT로부터 비디오, 오디오 PID를 PMT 다음에 삽입된 널 패킷(N)이 지나는 동안 전해받아 PMT 이후 입력되는 비디오, 오디오 패킷(V)(A)을 찾을 수 있게 된다.

이에 디먹스부(30)는 어떤 데이타 손실도 없이 비디오 디코더(50a)와 오디오 디코더(50b)로 비디오 데이타와 오디오 데이타를 각각 역다중화할 수 있게 된다.

이상에서 살펴본 바와 같이 본 발명에 따르면, MPEGⅡ TS의 역다중화에 필요한 마이크로프로세서의 PAT,PMT 처리 시간이 확보되어 안정된 처리를 하게 됨으로써 데이타 손실이 방지되고, 또한 데이타 처리에 대한 신뢰성이 향상된다.

Claims

채널로부터 MPEGⅡ TS를 수신중 PAT가 수신되면 인터럽트 신호를 발생하면서 TS를 비디오와 오디오 데이타로 역다중화하는 디먹스부와, 상기 디먹스부로부터 인터럽트 신호가 발생하면 PAT로부터 PMT PID를 찾아 상기 디먹스부로 전해주고, 이후 디먹스에서 전해진 TS의 PMT로부터 비디오, 오디오 PID를 찾아 상기 디먹스로 전해주어 역다중화가 가능하도록 하는 STB의 STU에 있어서,

채널로부터 수신되는 MPEGⅡ TS를 일시 저장한 후 출력하는 버퍼와;

상기 버퍼로부터 TS를 수신하여 PAT와 PMT 이후에 PAT와 PMT 처리시간 및 PAT로부터의 PMT PID와 PMT로부터의 비디오, 오디오 PID 전달시간 만큼 널 패킷을 삽입함으로써 상기 마이크로프로세서의 PAT와 PMT 처리시간으로 인한 데이타 손실이 제거되도록 한 제어부를 포함하는 것을 특징으로 하는 STB의 STU에서 역다중화를 위한 채널 인터페이스 장치.