KR100211972B1 - Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법 - Google Patents

Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법 Download PDF

Info

Publication number
KR100211972B1
KR100211972B1 KR1019960058218A KR19960058218A KR100211972B1 KR 100211972 B1 KR100211972 B1 KR 100211972B1 KR 1019960058218 A KR1019960058218 A KR 1019960058218A KR 19960058218 A KR19960058218 A KR 19960058218A KR 100211972 B1 KR100211972 B1 KR 100211972B1
Authority
KR
South Korea
Prior art keywords
cell
buffer
compensation
cells
input
Prior art date
Application number
KR1019960058218A
Other languages
English (en)
Other versions
KR19980039223A (ko
Inventor
강선
전종암
강훈
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960058218A priority Critical patent/KR100211972B1/ko
Publication of KR19980039223A publication Critical patent/KR19980039223A/ko
Application granted granted Critical
Publication of KR100211972B1 publication Critical patent/KR100211972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9005—Buffering arrangements using dynamic buffer space allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 AAL Type 1 서비스 제공시, 'bit count integrity'를 유지하기 위한 처리장치 및 그 방법에 관한 것으로서, 셀 손실 및 오 삽입 처리 수단과, 버퍼 수준 처리 수준과, CPU 제어 수단돠, 수신 버퍼 수단으로 구성되며, 본 발명의 서비스 제공 방법은 입력셀이 존재하는 가를 판단하는 제 1 단계와, 상기 판단 결과 입력셀이 있으면 상기 입력셀이 유효한지를 판단하는 제 2 단계와, 상기 판단 결과 입력셀이 유효하면, L_ 버퍼가 비어 있는지를 확인하는 제 3 단계와, 상기 판단 결과 L_ 버퍼가 비어 있으면, 보상할 셀이 있는지를 확인 하는 제 4 단계와, 상기 판단 결과 보상셀이 있으면, M_ 버퍼에 입력셀을, 사용자셀에 상기 M_ 버퍼의 셀을 입력하는 제 5 단계와, 상기 제 4 단계 결과 보상셀이 없으면, M_ 버퍼에 입력셀을, L_ 버퍼에 상기 M_ 버퍼의 셀을 저장하고, 사용자셀을 비워두는 제 6 단계로 구성된다.

Description

ATM 적용 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법
본 발명은 ATM 적응 계층 타입 1(AAL Type 1) 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치 및 그 방법에 관한 것으로서, AAL Type 1은 수렴 부계층(CS;Convergence Sublayer)과 분리 및 재결합 층(SAR layer; Segmentation and Ressembly layer)으로 나뉘며, 수렴 부계층에서는 상위 계층에서 전달된 데이터를 47 바이트 단위로 블록킹하여 분리 및 재결합 층에 전달한다.
이 때, 수렴 부계층에서는 '0' 또는 '1'의 값을 갖는 CSI(Convergence Sublayer Indication)와, '0' 부터 차례로 증가하며 modulo 8의 값을 갖는 일련 번호를 47 바이트의 데이터와 함께 전달한다. 그러면, 분리 및 재결합 층에서는 수신한 47 바이트의 데이터에 CSI와 일련 번호를 포함한 1바이트의 SAR-PDU(SAR Prorocol Data Unit) 헤더를 덧붙여, 48 바이트의 SAR-PDU를 생성한 후 ATM 계층에 전달한다. ATM 계층에서는 수신한 SAR-PDUdp 5바이트 ATM 헤더를 덧붙여 53 바이트의 ATM 셀을 생성한다.
수신부에서는 이것의 역과정을 거치게 되는데, 일련 번호 처리란 분리 및 재결합 층에서 전달된 일련 번호를 통하여 수렴 부계층에서 셀의 손실 및 오 삽입 등의 정보를 알아내는 것이다.
본 발명에서는 일련 번호 처리를 통하여 ATM 망에서 전송 도중 셀이 손실되었다고 판단되었을 경우, 최소한의 버퍼를 두어 셀이 손실된 위치에서 손실된 셀에 대하여 다음 입력셀이 들어오기 까지 가능한 보상하며, 1개의 잘못 삽입된 셀은 폐기하는 장치 및 방법을 제공하고자 한다.
또한, 상기와 같은 본 발명의 장치 및 방법은 일련 번호 처리를 통하여 보상되지 못한 셀에 대하여, 수신 버퍼의 상한 및 하한의 수준을 정하여, 수신 버퍼의 수준이 하한 이하일 경우 바이트 단위로 일정한 양의 데이터를 보상하고, 수신 버퍼의 수준이 상한 이상일 경우 바이트 단위로 일정한 양의 데이터를 폐기한다.
여기서, 수신 버퍼의 상한 및 하한의 값과 이 각각의 값을 벗어났을 경우 삽입 및 폐기하는 데이터의 값은 CPU를 통하여 임의로 조정이 가능하도록 되어 있다. 따라서, 가능한 사용자 데이터의 손상을 방지하면서, 'bit count integrity'를 유지하도록 고안된 방법이다.
제1도는 본 발명의 실시예에 따른 ATM 적응 계층 타입 1(AAL Type 1) 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치 블록도이고,
제2도는 본 발명의 실시예에 따른 셀 손실 및 오 삽입 처리부의 세부 블록도이고,
제3도는 본 발명의 실시예에 따른 ATM 적응 계층 타입 1(AAL Type 1) 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 방법 흐름도이다.
본 발명은 ATM 망에서 사용자셀 처리부 내에 오 삽입 셀 폐기용 버퍼와 손실셀 보상용 버퍼를 구비하여 'bit count integrity'를 유지하기 위한 제 1 ATM 적응 계층(AAL Type 1) 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치 및 그 방법에 관한 것으로서, 본 발명에서 제공하는 처리 장치는 수신된 셀에서 손실셀이 있으면 보상하고, 오 삽입된 셀은 폐기 하는 셀 손실 및 오 삽입 처리 수단과, 상기 셀 손실 및 오 삽입 처리 수단의 셀을 받아 전송하는 버퍼 수준 처리 수단과, 상기 셀 손실 및 오 삽입 처리 수단에서 전송되는 셀 상태 정보를 받아 CPU에 보고하거나 인터럽트를 띄우는 CPU 제어 수단과, 상기 버퍼 수준 처리 수단에서 전송된 셀이 상기 CPU 제어 수단에서 할당받은 버퍼의 상한 값 및 하한 값보다 크거나 작을 경우 상태 신호를 상기 버퍼 수준 처리 수단으로 전송하는 수신 버퍼 수단으로 구성되며, 본 발명의 처리 방법은 입력셀이 존재하는 가를 판단하는 제 1 단계와, 상기 제 1 단계 결과 입력셀이 있으면, 상기 입력셀이 유효한지는 판단하는 제 2 단계와, 상기 제 2 단계 결과 입력셀이 유효하면 손실셀 보상용 버퍼가 비어 있는지를 확인하는 제 3 단계와, 상기 제 3 단계 결과 손실셀 보상용 버퍼가 비어 있으면, 보상할 셀이 있는지를 확인하는 제 4 단계와, 상기 제 4 단계 결과 보상셀이 있으면, 오 삽입 셀 폐기용 버퍼에 입력셀을 저장하고, 사용자셀에 상기 오 삽입 셀 폐기용 버퍼의 셀을 입력하는 제 5 단계와, 상기 제 4 단계 결과 보상셀이 없으면, 오 삽입셀 폐기용 퍼버에 입력셀을 저장하고, 손실셀 보상용 버퍼에 상기 오 삽입 셀 폐기용 버퍼의 셀을 저장하고, 사용자셀을 비워두는 제 6 단계로 구성된다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 AAL Type 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치 블록도이고, 제2도는 본 발명의 실시예에 따른 셀 손실 및 오 삽입 처리부의 세부 블록도이고, 제3도는 본 발명의 실시예에 따른 AAL Type 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 방법 흐름도이다. 제1도를 참조하면, 본 발명의 일련 번호 처리와 버퍼 수준의 처리를 통하여 'bit count integrity'를 유지하기 위한 AAL Type 1 서비스 제공 장치는 ITU-T에서 권고한 SAR Layer 및 CS 기능의 수행을 통하여 수신된 셀에서 손실셀이 있으면 보상하고, 오 삽입된 셀은 폐기하는 셀 손실 및 오 삽입 처리부(11)와, 상기 셀 손실 및 오 삽입 처리부(11)로부터 전송되는 사용자셀과 보상된 셀이 다중화된 형태의 복원셀을 받아 전송하는 버퍼 수준 처리부(12)와, 상기 셀 손실 및 오 삽입 처리부(11)에서 전송되는 셀 상태 정보를 받아 CPU에 보고하거나 인터럽트를 띄우는 CPU 제어부(14)와, 상기 버퍼 수준 처리부(12)에서 전송된 셀이 상기 CPU 제어부(14)에서 할당받은 버퍼의 상한 값 및 하한 값보다 크거나 작을 경우 손실셀 수, 보상셀 수, 일련 번호 오류가 발생한 셀 수 및 수신부의 상태 신호 등을 상기 버퍼 수준 처리부(12)로 전송하는 수신 버퍼(13)로 구성된다.
이때, 상기 셀 손실 및 오 삽입 처리부(11)로 입력되는 수신셀은 ATM 헤더 처리가 끝난 후 5바이트의 헤더가 없는 48바이트의 ATM 셀 페이로드 즉, SAR-PDU(Segmentation And Ressembly-Protocol Data Unit)를 말한다.
또한, 상기 CPU 제어부(14)는 각 서브블럭에 필요한 값을 할당해 주는 역할도 가진다.
제2도를 참조하면, 본 발명의 셀 손실 및 오 삽입 처리부(11)는 SAR-PDU 헤더 상태 처리부(21)와, 주로 오 삽입 셀을 위해 사용되는 M_ 버퍼(23), 주로 손실셀 보상을 위해 사용되는 L_ 버퍼(24), 상기 M_버퍼(23) 및 L_버퍼(24)의 신호를 다중화하는 다중화기(25)로 구성된 사용자셀 처리부(22)와, 일련 번호 처리부(26)와, 보상셀 생성부(27)와, 상기 보상셀 생성부((27)와 상기 사용자셀 처리부(22)의 출력 신호를 다중화하여 복원셀을 출력하는 다중화기(28)로 구성된다.
상기 SAR-PDU 헤더 상태 처리부(21)는 일련 번호의 CRD(Cyelic Redundancy Check) 검사 및 패리티 검사를 통하여 일련 번호의 유효성 여부를 판단하여, 상기 유효성 여부의 정보와 일련 번호를 상기 일련 번호 처리부(26)로 전달하고, 수신셀에서 SAR-PDU 헤더를 제거한 47 바이트의 SAR-PDU 페이로드를 상기 사용자셀 처리부(22)로 전송한다.
그러면, 상기 사용자셀 처리부(22)의 구성 요소 중의 일부인 L_버퍼(24)는 셀 손실의 보상을 위해 최대 1셀(47바이트)을 수용하는데, 이 버퍼가 비었을 경우는 1셀 손실의 경우, 바로 이어서 입력 데이터가 있어도 손실된 셀의 위치에 정확하게 셀을 보상할 수 있다. 상기 사용자셀 처리부(22)의 또 다른 구성 요소인 M_버퍼(23)는 오 삽입 셀의 폐기를 위하여 필요한 버퍼이다.
상기 다중화기(25)는, 상기 M_버퍼(23)의 출력과 상기 L_버퍼(24)의 출력신호를 다중화하여 상기 사용자 처리부(22) 밖으로 사용자셀을 출력한다.
상기 일련 번호 처리부(26)는 ITU-T에서 제시한 Robust 알고리즘을 사용하여 셀의 유효 여부를 상기 사용자셀 처리부(22)에 알려주고 손실된 셀이 있을 경우에는 손실된 셀의 수를 상기 보상셀 생성부(27)에 알려준다.
그러면, 상기 보상셀 생성부(27)는 상기일련 번호 처리부(26)에서 손실된 셀의 수와 상기 사용자 처리부(22)에서 입력셀 유효 여부를 알려주는 신호를 받아들여 '입력셀'이 없는 동안 손실된 셀의 수만큼 상기 다중화기(28)에 데이터의 값이 모두 1인 셀을 전달한다.
이와같이 손실셀 보상 동작중 입력셀이 있으면 현재 보상하던 셀은 보상을 하고, 보상할 셀의 수를 0으로 클리어한고, 보상할 셀의 유무를 상기 사용자셀 처리부(22)에 알려준다. 이것은 가능한 셀이 손실된 위치에서 보상이되고, 엉뚱한 곳에 셀을 삽입하여 데이터가 손상되는 것을 막기 위함이다.
상기 다중화기(28)에서는 사용자셀과 보상셀을 입력으로 받아 사용자셀에 우선 순위를 두어 다중화한다.
제3도를 참조하면, 본 발명의 AAL Type 1 서비스 제공시 일련 번호 처리와 버퍼 수준의 처리를 통하여 'bit count integrity'를 유지하기 위한 처리방법은 다음과 같다.
먼저, 47 바이트의 SAR-PDU 페이로드, 즉 입력셀이 존재하는 가를 판단(31)하여 존재하는 경우, 일련 번호 처리부(26)로 부터 셀이 유효 여부를 확인(32)한다. 여기서 전달되는 신호에 해당되는 셀은 입력셀이 아니라 이전에 입력되었던 셀 즉, M_버퍼에 있는 셀이다. 이 셀이 유효하다고 판정이 되면 L_버퍼(24)의 상태(33)를 본다. 이 이유는 보상할 셀이 있더라도 L_버퍼(24)가 비어있지 않으면 보상을 할 수 없기 때문이다. L_버퍼(24)가 비어있지 않을 경우에는 M_버퍼에 입력셀을 삽입하고 L_버퍼에는 M_버퍼의 셀을 삽입하고 L_버퍼에 있던 셀은 사용자셀로 내보낸다(35), 또한, L_버퍼(24)가 비어 있을 경우 보상셀의 유무를 확인(38)하여 보상셀이 있는 경우에는 M_버퍼(23)에 입력셀을, L_버퍼(24)에 M_버퍼의 셀을 저장(41)하고, 보상셀이 없으면 M_버퍼(23)에 입력셀을 저장하고, M_버퍼(23)에 있던 셀은 사용자셀로 내보낸다(40). 이는 보상셀 생성부에서 제 위치에 셀을 보상하도록 하기 위한 것이다. 상기 셀 유효 여부 판단(32) 결과 상기 M_버퍼(23)에 있는 셀이 유효하지 않다고 즉, 폐기하라고 판단이 되면, L_버퍼(24)의 상태에 관계없이 입력셀을 M_버퍼에 저장한 후 M_버퍼(23)에 저장된 셀을 폐기 한다(36). 이 때, L_버퍼(24)에 셀이 있는 경우에는 L_버퍼(24)의 셀을 사용자셀로 다중화하여 전달(37)한다.
상기 입력셀 존재 여부 판단 단계(31)에서 입력셀이 없는 경우는 보상셀 여부에 따라 동작에 차이가 나타나는데, 보상셀 확인(39) 및 L_버퍼(24) 확인(42) 결과, 보상셀이 없이 L_버퍼(24)가 비어 있지 않은 경우 L_버퍼(24)의 셀을 사용자셀로 다중화한다(43). 보상셀 확인(39)결과, 보상셀이 있는 경우, 사용자셀 처리부(22)에서는 아무 것도 하지 않고 보상셀 생성부(27)에서 셀을 보상한다.
본 발명은 일련 번호 처리와 버퍼 수준의 처리를 모두 사용함으로써 AAL Type 1 서비스 제공시 반드시 구현되어야 할 과제인 'bit count integrity'의 유지가 가능하도록 하였는데, 그 장점은 다음과 같다.
먼저, 일련 번호 처리를 통하여 ATM 망에서 전송 도중 셀이 손실되었다고 판단되었을 경우, 최소한의 버퍼를 두어 셀이 손실된 위치에서 가능한 보상하며, 1개의 잘못 삽입된 셀은 폐기하는 기능을 하고, 만약 일련 번호 처리를 통하여 보상되지 못한 셀이 있다면, 수신 버퍼의 상한 및 하한의 수준을 정하여, 수신 버퍼의 수준이 하한 이하일 경우 바이트 단위로 일정한 양의 데이터를 삽입하고, 수신 버퍼의 수준이 상한 이상일 경우 바이트 단위로 일정한 양의 데이터를 버린다. 여기서 수신 버퍼의 상한 및 하한의 값과 이 각각의 값을 벗어났을 경우 삽입 및 폐기하는 데이터의 값은 CPU를 통하여 임의로 조정이 가능하도록 되어 있다.
따라서 본 발명은 AAL(ATM Adaptation Layer) Type 1 서비스를 제공할 때 가능한 사용자 데이터의 손상을 방지하면서 CBR 서비스의 중요 특징인 'bit count integrity'를 유지하도록 고안된 방법으로서 AAL Type 1 서비스를 제공하는 칩이나 보드 레벨의 구현시 유용하게 사용된다.
본 발명은 국제 표준화 기구 ITU-T에서 권고한 ATM 적응 계층 타입 1(AAL Type 1) 서비스를 제공할 때, 사용자셀 처리부 내에 오 삽입 셀 폐기용 버퍼와 손실셀 보상용 버퍼를 구비하여 일련 번호(Sequence Number) 처리와 버퍼 수준의 처리를 함으로써 고정 비트율(CBR:Constant Bit Rate) 서비스의 중요 특징인 'bit count integrity'를 유지하기 위한 방법을 제공하는 것을 목적으로 한다.

Claims (11)

  1. 수신된 셀에서 손실셀이 있으면 보상하고, 오 삽입된 셀은 폐기 하는 셀 손실 및 오 삽입 처리 수단과, 상기 셀 손실 오 삽입 처리 수단의 셀을 받아 전송하는 버퍼 수준 처리 수단과, 상기 셀 손실 및 오 삽입 처리 수단에서 전송되는 셀 상태 정보를 받아 CPU에 보고하거나 인터럽트를 띄우는 CPU 제어 수단과, 상기 버퍼 수준 처리 수단에서 전송된 셀이 상기 CPU 제어 수단에서 할당받은 버퍼의 상한 값 및 하한 값보다 크거나 작을 경우 상태 신호를 상기 버퍼 수준 처리 수단으로 전송하는 수신 버퍼 수단으로 구성된 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  2. 제1항에 있어서, 상기 셀 손실 및 오 삽입 처리 수단은, ATM 헤더 처리가 끝난 후 5 바이트의 헤더가 없는 48 바이트의 ATM 셀 페이로드 즉, SAR-PDU를 수신한 후 SAR-PDU 헤더의 오류 상태 및 일련 번호의 처리를 통하여 손실된 셀은 다음 입력셀이 들어올 때까지 제 위치에 가능한 보상을 하고, 잘못 삽입된 셀은 폐기하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  3. 제1항에 있어서, 상기 수신 저퍼 수단은 전송된 셀이 상기 CPU 제어 수단에서 할당받은 버퍼의 상한 값 보다 클 경우 버퍼 오버 플로우 신호를, 전송된 셀이 상기 CPU 제어 수단에서 할당받은 버퍼의 하한 값 보다 작을 경우 버퍼 언터 플로우 신호를 상기 버퍼 수준 처리 수단으로 전송하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  4. 제1항에 있어서, 상기 버퍼 수준 처리 수단은 상기 수신 버퍼로부터 버퍼 언더 플로우 및 오버 플로우 신호를 수신하였을 경우 각각의 경우에 따라 CPU에서 할당 받은 보상 값만큼 데이터를 바이트 단위로 삽입 또는 폐기하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  5. 제1항에 있어서, 상기 CPU 제어 수단은 상기 버퍼 수준 처리 수단, 수신 버퍼 수단, 셀 손실 및 오 삽입 처리부 수단으로 전송 및 수신하는 제어 및 상태 신호를 포함하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  6. 제1항에 있어서, 상기 셀 손실 및 오 삽입 처리 수단은 수신된 셀의 일련 번호 및 패리티 검사를 통하여 일련 번호의 유효 여부를 판단하는 헤더 상태 처리부와, 상기 헤더 상태 처리부에서 SAR-PDU 헤더 정보를 제외한 SAR-PDU 데이터 정보를 수신하며 복수의 버퍼와 다중화기로 구성된 사용자셀 처리부와, 입력셀의 유효 여부를 상기 사용자셀 처리부로 알려주고 손실된 셀이 있을 경우 손실된 셀의 수량 정보를 발생시키는 일련 번호 처리부와, 상기 일련 번호 처리부에서 발생된 손실된 셀의 수량 정보 및 상기 사용자셀 처리부에서 발생된 입력셀 유효 여부 정보를 가지고 입력셀이 없는 동안 손실된 셀의 수만큼 데이터의 값이 모두 1인 셀을 전송하고 보상할 셀의 유무를 상기 사용자셀 처리부로 알리는 보상셀 생성부와, 상기 사용자셀 처리부의 사용자셀 정보 및 상기 보상셀 생성부의 보상셀 정보를 사용자셀에 우선 순위를 두어 다중화하는 다중화부로 구성된 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 장치.
  7. 제6항에 있어서, 상기 사용자셀 처리부는 상기 헤더 상태 처리 수단으로부터 일련 번호 유효 여부 판단 결과 및 일련 번호 정보를 수신하여 오 삽입 셀을 폐기 하는 제 1 버퍼와, 상기 제 1 버퍼 수단의 정보를 받아 셀 손실 보상을 수행하는 제 2 버퍼와, 상기 제 1 버퍼 및 상기 제 2 버퍼의 셀을 다중화 하는 제 1 다중화부로 구성된 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치.
  8. ATM의 AAL Type 1 서비스 제공시 사용자셀 처리부 내에 오 삽입 셀 폐기용 버퍼와 손실셀 보상용 버퍼를 구비하여 입력셀이 존재하는 가를 판단하는 제 1 단계와, 상기 제 1 단계 결과 입력셀이 있으면 상기 입력셀이 유효한지를 판단하는 제 2 단계와, 상기 제 2 단계 결과 입력셀이 유효하면 손실셀 보상용 버퍼가 비어 있는지를 확인하는 제 3 단계와, 상기 제 3 단계 결과 손실셀 보상용 버퍼가 비어 있으면, 보상할 셀이 있는지를 확인하는 제 4 단계와, 상기 제 4 단계 결과 보상셀이 없으면, 오 삽입 셀 폐기용 버퍼에 입력셀을 저장하고, 사용자셀에 상기 손실셀 보상용 버퍼의 셀을 입력하는 제 5 단계와, 상기 제 4 단계 결과 보상셀이 있으면, 오 삽입 셀 폐기용 버퍼에 입력셀을 저장하고, 손실셀 보상용 버퍼에 오 삽입 셀 폐기용 버퍼의 셀을 저장하고, 사용자셀을 비워두는 제 6 단계로 구성된 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count imtegrity'를 유지하기 위한 처리 방법.
  9. 제8항에 있어서, 상기 제 3 단계는 손실셀 보상용 버퍼가 비어있지 않은 경우 오 삽입 셀 폐기용 버퍼에 입력셀을 저장하고, 손실셀 보상용 버퍼에 상기 오 삽입 셀 폐기용 버퍼의 셀을 저장하고, 사용자셀에는 상기 손실셀 보상용 버퍼의 셀을 저장하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 방법.
  10. 제8항에 있어서, 제 2 단계는 입력셀이 유효하지 않은 경우 손실셀 보상용 버퍼가 비어 있는 지를 확인하는 제 8 단계와, 상기 제 8 단계 결과 손실셀 보상용 버퍼가 비어 있으면 오 삽입 셀 폐기용 버퍼의 셀은 폐기하고 입력셀을 저장하는 제 9 단계와, 상기 제 8 단계 결과 오 삽입 셀 폐기용 버퍼가 비어 있지 않으면 오 삽입 셀 폐기용 버퍼에 입력셀을 저장하고, 상기 오 삽입 셀 폐기용 버퍼의 내용을 버리며, 사용자셀에 손실셀 보상용 버퍼의 셀을 전달하는 제 10 단계를 포함하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 방법.
  11. 제8항에 있어서, 상기 제 1 단계는 입력셀이 존재하지 않는 경우 보상셀이 있는지를 확인하는 제 11 단계와, 상기 제 11 단계 결과 보상셀이 없으면 손실셀 보상용 버퍼가 비어있는지를 확인하는 제 12 단계와, 상기 제 12 단계 결과 손실셀 보상용 버퍼가 비어있지 않으면 사용자셀에 손실셀 보상용 버퍼의 셀을 전달하는 제 13 단계를 포함하는 것을 특징으로 하는 ATM 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 처리 방법.
KR1019960058218A 1996-11-27 1996-11-27 Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법 KR100211972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058218A KR100211972B1 (ko) 1996-11-27 1996-11-27 Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058218A KR100211972B1 (ko) 1996-11-27 1996-11-27 Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR19980039223A KR19980039223A (ko) 1998-08-17
KR100211972B1 true KR100211972B1 (ko) 1999-08-02

Family

ID=19483895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058218A KR100211972B1 (ko) 1996-11-27 1996-11-27 Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100211972B1 (ko)

Also Published As

Publication number Publication date
KR19980039223A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5740173A (en) Asynchronous transfer mode (ATM) cell arrival monitoring system
US5978375A (en) Telecommunication system and a method for transferring microcells therein
US6594267B1 (en) AAL2 packet exchange device
US20050238027A1 (en) Method for interfacing an ATM network to a PC by implementing the ATM segmentation and reassembly functions in PC system software
US6034954A (en) Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path
EP1254532B1 (en) Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment
US5434846A (en) Process and apparatus for supervision and/or testing of an ATM-type telecommunications network
US5946312A (en) ATM cell transfer system in which use efficiency of transmission line is improved
US6490286B1 (en) Short cell multiplexing apparatus
CN1173772A (zh) 以大小固定的数据包传输数据的通信链路
EP0944280B1 (en) ATM switching apparatus applicable to short cells
KR100211972B1 (ko) Atm 적응 계층 타입 1 서비스 제공시 'bit count integrity'를 유지하기 위한 장치 및 그 방법
US6597697B1 (en) Extended AAL2 connection identifier
KR100261735B1 (ko) Aal２ 프로토콜에 따른 데이터 전송장치
US7352754B2 (en) ATM-based data transmitting and receiving device and method
KR100278846B1 (ko) 에이에이엘5를 통한 고정 전송 속도의 전송 스트림 패킷의 송수신 방법
KR0146439B1 (ko) 에이티엠 교환기에서의 아이피씨 전송장치
KR100236941B1 (ko) 비동기 전달 모드 셀 세그멘테이션 시스템의 직접 메모리 읽기및 셀 송출 장치
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
KR100198795B1 (ko) 에이티엠 적응 계층 형태 1을 이용한 가변 비트율 데이터의 송수신 방법 및 송수신 장치
KR100195068B1 (ko) 광대역 종합정보 통신망의 사용자-망 접면에있어서 aal1 처리 장치
KR0153958B1 (ko) 에이티엠 적응계층 타입 5 수신 장치
KR100221497B1 (ko) 에이 티 엠 교환시스템에서의 순서번호 처리장치 및 데이터 비트의 투명성 보장방법
KR950015090B1 (ko) 멀티미디어 다중화장치
KR0174966B1 (ko) 비동기 전송모드에서 셋업 메세지의 에러 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee