KR100208667B1 - 반도체 장치의 미세 패턴형성방법 - Google Patents

반도체 장치의 미세 패턴형성방법 Download PDF

Info

Publication number
KR100208667B1
KR100208667B1 KR1019960060677A KR19960060677A KR100208667B1 KR 100208667 B1 KR100208667 B1 KR 100208667B1 KR 1019960060677 A KR1019960060677 A KR 1019960060677A KR 19960060677 A KR19960060677 A KR 19960060677A KR 100208667 B1 KR100208667 B1 KR 100208667B1
Authority
KR
South Korea
Prior art keywords
resist
layer
fine pattern
resist film
forming
Prior art date
Application number
KR1019960060677A
Other languages
English (en)
Other versions
KR19980041374A (ko
Inventor
최영남
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960060677A priority Critical patent/KR100208667B1/ko
Publication of KR19980041374A publication Critical patent/KR19980041374A/ko
Application granted granted Critical
Publication of KR100208667B1 publication Critical patent/KR100208667B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

공정 단순화를 달성할 수 있는 반도체 장치의 미세 패턴형성방법이 개시되어 있다. 소정의 단차가 형성되어 있는 반도체 기판 상에 하부 레지스트를 도포한 후, 그 위에 콘트라스트 증대층(contrast enhancement layer)을 형성한다. 상기 콘트라스트 증대층이 형성된 결과물 전면을 노광시킨 후, 결과물 상에 상부 레지스트를 도포한다. 이어서, 미세 패턴형성을 위한 마스크를 이용하여 상기 상부 레지스트를 노광시킨다. 그리고 상기 노광된 상부 레지스트, 콘트라스트 증대층, 및 하부 레지스트를 동시에 현상함으로서, 미세 패턴을 형성한다. 본 발명에 따르면 리쏘그래피 공정의 작업 영역에서 모든 공정들을 작업할 수 있으므로, 파티클 제거가 용이하며 공정을 단순화시킬 수 있다.

Description

반도체 장치의 미세 패턴형성방법
본 발명은 반도체 장치의 미세 패턴형성방법에 관한 것으로, 보다 상세하게는 다층 레지스트(Multilayer Resist) 공정을 이용하는 포토리소그래피(photolithography) 공정에 있어서, 광중첩 효과를 이용하여 미세 패턴을 형성함으로서 공정의 단순화를 달성할 수 있는 반도체 장치의 미세 패턴형성방법에 관한 것이다.
일반적으로 반도체 장치의 각종 패턴은 포토리소그래피 기술에 의하여 형성된다는 것은 널리 알려져 있다. 포토리소그래피 기술에 의하면, 반도체 웨이퍼 상의 절연막이나 도전막등, 패턴을 형성하여야 할 막 위에 X선이나 자외선 등과 같은 광선의 조사에 의해 용해도(solubility)가 변하는 레지스트(resist)막을 도포한다. 상기 레지스트막의 소정 부분을 광선에 노출시킨 후 현상에 의해서 용해도가 큰 부분을 제거하여 레지스트 패턴을 형성한 후, 상기 레지스트 패턴을 마스크로 이용하여 상기 패턴을 형성하여야 할 막의 노출된 부분을 식각 공정에 의해 제거함으로써 배선이나 전극 등의 각종 패턴을 형성한다.
반도체 집적 회로의 기술이 초고집적(Ultra Large Scale Integration：ULSI)화로 진보됨에 따라, 반도체 기판 상에 형성되는 소자가 서브-마이크론( sub-micron)급 이하의 치수로 축소되고 회로 밀도가 다이(die) 당 수 백만개의 트랜지스터들로 증가되었다. 이러한 높은 소자 집적도를 달성하기 위하여 점점 더 작은 형상 크기(feature size)가 요구된다. 특히, 인접한 형상과의 좁은 스페이스(space)와 함께 작은 형상 크기를 달성하기 위해서는 높은 해상도(resolution)를 갖는 리소그래피 공정이 요구된다.
현재 리소그래피 공정에서 통용되고 있는 정렬 노광기의 일종인 스테퍼(stepper)에서의 한계 해상도가 기존의 g-라인(436nm)에서 i-라인(365nm)으로 옮겨감에 따라 미세 패턴을 0.4m 정도까지 형성할 수 있다. 그러나, i-라인 노광장치를 이용할 경우 레지스트 패턴들 간의 스페이스의 최소 크기가 0.4m가 되므로, 보다 고집적화된 반도체 장치의 형성시 요구되는 0.4m 이하의 스페이스를 형성하는 것이 불가능하다.
또한, 반도체 기판 상에는 여러 가지의 패턴들이 적층되어 있으므로 그 표면에 단차(steps)가 형성되는데, 레지스트막이 이러한 단차를 지나갈 때 그 국부적 두께가 변하게 된다. 이것은, 단차의 상부를 지나가는 레지스트가 상기 단차보다 낮게 놓여진 웨이퍼 영역을 덮고 있는 레지스트에 비해 매우 얇아지기 때문에 야기되는 현상이다. 따라서, 노광 공정 동안에, 얇아진 레지스트가 과도 노광되거나 두꺼워진 레지스트가 노광 부족되는 현상이 발생한다. 이에 따라, 현상(development)시 단차를 지나는 레지스트 패턴이 선폭 변화(linewidth variation)를 갖게 된다. 특히, 단차 높이가 선폭의 크기에 근접할 때 이러한 선폭 변화의 크기는 허용되기 힘들 정도로 심해진다. 이와 같이 레지스트의 두께 변화가 심하게 일어나는 단차 부위에서 레지스트의 선폭 변화가 생기는 현상을 낫칭(notching) 현상이라 하며, 이러한 낫칭 현상은 레지스트의 도포시 입사광의 회절(diffraction) 및 반사(reflection)에 의한 산란에 의해 발생한다. 상기 낫칭 현상이 심할 경우, 패턴들 간의 단락에 의해 칩의 오동작을 유발하거나 수명을 단축시키게 된다.
한편, 화학선 광 웨이브가 레지스트막을 통해 기판으로 전파될 때 그것이 레지스트막을 통해 후방으로 반사되는 스탠딩 웨이브 효과(standing wave effect)가 야기된다. 이러한 스탠딩 웨이브 효과에 의해, 레지스트막이 단차를 지나갈 때 입사광과 반사광의 위상 차이에 의한 보강 간섭과 상쇄 간섭으로 인해 단차의 상부를 지나는 포토레지스트와 낮은 웨이퍼 영역을 덮고 있는 포토레지스트가 서로 다르게 노광됨으로써 두꺼운 레지스트막에서 그 최소 해상도가 감소된다. 또한, 두꺼운 레지스트막에서의 해상도의 열화는 레지스트막 하부에 있는 기판 물질의 반사율(reflectivity)이 클수록 더욱 심해진다.
얇은 레지스트막을 사용할 경우 상기한 스탠딩 웨이브 효과와 반사 기판에 의해 야기되는 문제들을 해결할 수 있지만, 단차 도포성(step coverage)의 한계를 극복할 수 없다. 따라서, 상기한 문제들을 해결하기 위해 얇은 이미지 전사층(imaging layer) 하부에 두꺼운 평탄화층을 형성하는 소위, 다층 레지스트(Multilayer Resist; MLR) 공정이 제안되었다. 현재, 다층 레지스트 공정에서는 2층, 또는 그 이상의 층들을 포함한다.
2층 레지스트 공정에 의하면, 먼저 웨이퍼 상에 유기층을 그 하부층의 단차보다 두껍게 형성하여 초기의 웨이퍼 토포그래피(topography)보다 평탄화된 표면을 제공한다. 이어서, 상기 두꺼운 하부층(유기층)을 프리-베이킹(pre-baking)한 후 그 위에 얇은 이미지 전사층을 증착한다. 다음에, 고해상도의 패턴들을 상기 얇은 상부층(이미지 전사층)에 형성한 후, 패터닝된 상부층을 노광 마스크, 또는 식각 마스크로 사용하여 상기한 패턴들을 하부층으로 정확하게 전사시킨다.
3층 레지스트 공정의 경우에 있어서는, 상기 상부층을 증착하기 전에 두꺼운 하부층 상에 실리콘 산화막과 같은 제3의 얇은 전사층을 증착한다. 최근에는 리소그래피 공정이 초미세 패턴의 형성을 요구함에 따라 다층 레지스트 공정이 2층 레지스트 공정에서 3층 레지스트 공정으로 대체되고 있는 실정이다.
이외에도, 다층 레지스트 공정에서, 콘트라스트 증대층(Contrast Enhancement Layer, 이하 CEL이라 한다)를 사용하여 프로젝션 얼라이너의 최대 해상도를 얻는 방법이 알려져 있다. 이러한 CEL은 통상적인 레지스트막상에 스핀 코팅하여 형성하고, 마스크를 사용하여 노광한 후, 먼저 CEL을 제거하고, 노광된 레지스트막을 현상하여 레지스트 패턴을 형성한다. 상기 CEL을 이용하면, 해상도는 높지만 노광 시간 및 현상 시간이 길어진다는 문제점이 있다.
이하, 종래의 3층 레지스트 공정을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 1a 내지 도 1f는 종래의 3층 레지스트를 이용한 미세 패턴 형성방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 제조 공정 중에 발생한 소정의 단차(12)가 있는 반도체 기판(10) 상에, 상기 단차(12)가 있는 표면을 평탄화시키기 위하여 고점도(high viscosity)를 갖는 레지스트, 예를 들면, 심자외선(deep UV)에 민감한 PMMA (Polymethylmethacrylate), 또는 폴리이미드(Polyimide)를 스핀-코팅(spin coating) 방식으로 두껍게 도포함으로써, 두꺼운 유기층, 즉 하부 레지스트막(14)을 형성한다.
도 1b를 참조하면, 상기 하부 레지스트막(14) 상에 얇은 중간 전사층(16)을 형성한다. 상기 중간 전사층(16)을 구성하는 물질로는 산화물, 질화물, 실리콘 레진(resin) 및 유기, 또는 무기 폴리머(polymer)계 물질 등이 사용될 수 있다. 바람직하게는, 확산로를 이용하여 산화막을 성장시킴으로서 상기 중간 전사층(16)을 형성한다. 이때, 상기 산화막을 스핀-코팅 방법, 또는 플라즈마 증대 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition：PECVD) 방법으로 성장시킬 수도 있다. 상기 중간 전사층(16)은 후속 공정에서 상기 하부 레지스트막(14)에 대한 식각 마스크로 작용한다.
도 1c를 참조하면, 상기 중간 전사층(16) 상에 해상력이 우수한 레지스트(18), 예컨대 근자외선(near UV)에 민감하고 심자외선에 대해 불투명한 레지스트를 스핀코팅 방법으로 얇게 도포한다.
도 1d를 참조하면, 기존의 사용 가능한 노광 장비를 이용하여 상기 상부 레지스트막(18)을 노광시킨 후 이를 현상하여 최대한의 해상력을 갖는 레지스트 패턴(18a)을 형성한다. 바람직하게는, 근자외선 노광 및 습식 현상 공정으로 상기 레지스트 패턴(18a)을 형성한다.
도 1e를 참조하면, 상기 레지스트 패턴(18a)을 식각 마스크로 사용하여 중간 전사층(16)을, 예를 들면 CF4가스를 이용한 플라즈마 식각 방법, 또는 습식 식각 방법으로 식각함으로써, 상기 중간 전사층(16)에 그 상층의 패턴을 전사한다.
도 1f를 참조하면, 상기 중간 전사층(16)을 식각 마스크로 사용하여 하부 레지스트막(14)을 예컨대, 반응성 이온 식각(Reactive Ion Etching：RIE) 방법으로 식각함으로서 상부 레지스트막(18)의 고해상도 패턴을 하부 레지스트막(14)으로 전사시킨다.
상술한 종래의 3층 레지스트를 이용한 리소그래피 공정에 의하면, 중간 전사층을 형성하기 위하여 확산로를 이용하여 산화막을 성장시킨다. 또한, 상기 중간 전사층과 하부 레지스트막이 한 번의 식각공정에 의해 식각되지 않고 각 층마다 각 층에 적합한 식각 공정을 구분하여 진행하여야 하므로, 공정이 복잡하고 공정 시간이 길어지게 되어 결과적으로 쓰루풋(throughput)을 저하시키게 된다.
즉, 중간 전사층을 식각하기 위해서는 별도의 CF4가스를 이용한 플라즈마 식각 장비, 또는 습식 식각 장비가 필요하며, 또한 하부 레지스트막을 식각하기 위한 반응성 이온 식각 장비가 필요하게 된다. 더욱이, 리소그래피 공정의 작업 영역 이외에 상기한 식각 공정들을 수행하기 위한 별도의 작업 영역이 필요하므로, 작업 영역의 이동시 파티클(particle)이 다량으로 발생할 수 있으며, 공정 변동 및 공정 단가가 증가하는 문제들이 야기된다.
따라서, 본 발명의 목적은 다층 레지스트 공정을 이용하는 리소그래피 공정에 있어서, 별도의 장비 없이 리소그래피 공정의 작업 영역에서 모든 작업을 수행할 수 있도록 공정을 단순화시킬 수 있는 반도체 장치의 미세 패턴형성방법을 제공하는데 있다.
도 1a 내지 도 1f는 종래의 3층 레지스트를 이용한 미세 패턴형성방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 미세 패턴 형성방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 100：반도체 기판12, 102：단차
14, 104：하부 레지스트막16：산화막
106：콘트라스트 증대층18, 108：상부 레지스트막
상기의 목적을 달성하기 위하여 본 발명은,
소정의 단차가 형성되어 있는 반도체 기판 상에 제1 레지스트를 도포하여 하부 레지스트막을 형성하는 단계;
상기 하부 레지스트막상에 콘트라스트 증대층(Contrast Enhancement Layer：CEL)을 형성하는 단계;
상기 콘트라스트 증대층이 형성된 결과물 전면을 노광시키는 단계;
상기 노광된 결과물 상에 제2 레지스트를 도포하여 상부 레지스트막을 형성하는 단계;
미세 패턴형성을 위한 마스크를 이용하여 상기 상부 레지스트를 노광시키는 단계; 그리고
상기 노광된 상부 레지스트, 콘트라스트 증대층 및 하부 레지스트를 동시에 현상하는 단계를 포함하는 반도체 장치의 미세 패턴형성방법을 제공한다.
본 발명에 의하면, 하부 레지스트막상에 콘트라스트 증대층을 도포한 후, 상기 콘트라스트 증대층(CEL)과 하부 레지스트막을 전면 노광시킨다. 이어서, 상기 콘트라스트 증대층상에 상부 레지스트막을 형성한 후, 미세패턴 형성을 위한 마스크를 적용하여 상부 레지스트막을 노광시킨다. 이때, 상부 레지스트막의 노광 영역 하부에 위치한 콘트라스트 증대층 및 하부 레지스트막의 영역들 역시 함께 노광됨으로써, 콘트라스트 증대층 및 하부 레지스트막은 노광된 영역이 일부 중첩되게 된다. 다음에, 노광된 상부 레지스트막 및 콘트라스트 증대층과 하부 레지스트막의 노광 중첩 영역을 동시에 현상함으로서 미세 패턴을 형성한다.
따라서, 본 발명에 의한 반도체 장치의 미세 패턴형성방법에 있어서, 모든 공정들을 리소그래피 공정의 작업 영역에서 고정시켜 실시할 수 있으므로, 공정 변동 및 공정 단가가 증가되는 문제들을 해결할 수 있으며 파티클 제거가 용이하다. 또한, 공정 시간을 단축시키고 공정 단순화를 달성하여 쓰루풋을 증가시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 3층 레지스트를 이용한 반도체 장치의 미세 패턴형성방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체 제조공정 중에 발생한 소정의 단차(102)가 있는 반도체 기판(100) 상에, 상기 단차(102)가 있는 표면을 평탄화시키기 위하여 기존의 도포 장비에서 통상적으로 사용되는 레지스트를 스핀-코팅 방법으로 두껍게 도포함으로서 하부 레지스트막(104)을 형성한다. 종래 방법에서는 고점도를 갖는 레지스트를 사용하기 때문에 별도의 레지스트 (예를들면, PMMA) 도포 전용 장비가 필요하였으나, 본 발명에서는 기존의 장비에서 통상적으로 사용되는 레지스트를 도포하기 때문에 별도의 고점도용 레지스트 도포 장비가 필요하지 않는다.
상기 하부 레지스트막(104)은 단차(102)가 형성되어 있는 반도체 기판(100)의 표면을 평탄화시키기에 충분한 두께로 도포하는 것이 바람직하며, 통상적인 포지티브 레지스트, 또는 네거티브 레지스트로 형성한다. 본 실시예에서는 포지티브 레지스트를 사용하여 형성한다.
포지티브 레지스트는 광 에너지를 받지 않은 상태에서는 알카리 불용성이나 빛을 받은 후에는 알카리 가용성이 되어 현상시 빛을 받은 부분이 제거되는 레지스트를 의미한다. 이와 반대로, 네거티브 레지스트는 빛을 받지 않은 부분이 제거되어 네거티브의 이미지를 형성하게 하는 레지스트를 의미한다. 포지티브 레지스트는 노광되지 않은 부분에 현상액이 침투되지 않으므로, 현상된 후에도 노광 직후에 갖는 크기를 근접하게 유지하게 된다. 반면에, 네거티브 레지스트의 경우는, 현상액이 노광된 영역과 노광되지 않은 영역 모두에 침투된다. 이에 따라, 노광되지 않은 영역에서는 막이 용해되지만, 막의 용해가 거의 일어나지 않아야 할 노광된 영역에서는 용매의 침투로 인해 레지스트의 크기가 증가되고 일그러지게 된다. 이것은 레지스트의 해상력을 열화시키는 결과를 초래한다. 따라서, 초미세 패턴 형성을 위한 리소그래피 공정에서는 네거티브 레지스트에 비해 포지티브 레지스트가 높은 해상도로 인하여 점점 우세해지고 있다. 본 실시예에서는 이러한 포지티브 레지스트나 네거티브 레지스트를 모두 사용할 수 있지만, 노광에 의하여 알칼리 가용성이 되어 노광된 부분이 제거되는 포지티브 레지스트를 사용하는 것이 바람직하다.
도 2b를 참조하면, 프로젝션 정렬기(projection aligner)로서 확보할 수 있는 최대 해상도를 증가시키기 위해 상기 하부 레지스트막(104) 상에 콘트라스트 증대층(Contrast Enhancement Layer：CEL)(106)을 얇게 형성한다. 상기 콘트라스트 증대층(106)은 그 표면이 평탄화되어야 하므로, 통상적으로, 소프트-베이크(soft-bake) 후 1000∼3000Å정도의 두께로써 레지스트가 도포되어 있는 웨이퍼 상에 스핀-코팅 방법으로 도포되는 물질로 이루어진다. 이 경우, 도포와 동시에 평탄화된 표면을 얻을 수 있으며, 리소그래피 공정의 작업 영역에서 그대로 작업할 수 있다는 이점이 있다. 또한, 상기 콘트라스트 증대층(106)은 스핀 온 글래스(Spin On Glass：SOG)를 사용하는 방법, 또는 화학 기계적 연마(Chemical Mechanical Polishing：CMP) 방법을 이용하여 그 표면을 평탄화시킬 수도 있다.
상기 콘트라스트 증대층(106)은 보통은 불투명하지만, 빛에 노출되었을 때에는 투명해진다. 상기 콘트라스트 증대층(106)은 비교적 박막으로 적용되기 때문에, 본질적으로 높은 해상력을 갖는다.
도 2c를 참조하면, 상기 콘트라스트 증대층(106)이 형성된 결과물 전면을 노광시킨다(flush exposure). 그 결과, 상기 콘트라스트 증대층(106)과 하부 레지스트막(104)의 전면이 노광된다(빗금친 부분 참조). 상기한 전면 노광 단계를 생략할 경우, 불충분한 노광 에너지로 인하여 후속의 현상 공정에서 하부 레지스트막(104)이 항아리 모양으로 패터닝되는 문제가 야기될 수 있다. 이와 같이 전면 노광을 수행하여 패턴 형성을 위한 광충첩에 필요한 노광영역을 형성한다.
도 2d를 참조하면, 상기 전면 노광된 콘트라스트 증대층(106) 상에 해상력이 우수한 레지스트(108), 예컨대 포지티브 레지스트를 스핀-코팅 방식으로 얇게 도포한다. 상기 하부 레지스트막(104)을 네거티브 레지스트로 형성하였을 경우에는, 상부 레지스트막(108) 역시 네거티브 레지스트로 형성한다. 본 실시예에서는 미세 패턴을 형성하기 위하여 고해상도를 갖는 포지티브 레지스트를 사용한다.
도 2e를 참조하면, 미세 패턴 형성을 위한 마스크를 이용하여 상기 상부 레지스트막(108)을 노광시킨다. 이때, 노광 에너지는 상부 레지스트막(108) 하부의 콘트라스트 증대층(106) 및 하부 레지스트막(104)을 노광시키기에 충분할 정도로 조절한다. 상기한 공정의 결과, 미세 패턴이 형성될 영역의 상부 레지스트막(108)이 노광되어 노광 영역(108A)을 형성한다. 또한, 상부 레지스트막(108)의 노광 영역(108A)의 하부에 있는 콘트라스트 증대층(106) 및 하부 레지스트막(104)도 부분적으로 노광되어 하부 레지스트막(104)은 충분한 용해도를 갖게 된다. 이 때, 광 중첩에 의하여 패턴 형성을 위한 에너지가 불충분한 경우에 종래의 이중 노광 기법을 이용하여 초점 심도를 확장하여 에너지를 조절할 수 있다. 이와 같이, 포지티브 레지스트를 사용하여 하부 레지스트막(104)과 상부 레지스트막(108)을 형성하면, 단차(102)사이에 존재하는 하부 레지스트막(104)는 전면 노광시 그리고 상부 레지스트막(108)의 노광시에 노광되어 광중첩 현상을 효과적으로 이용할 수 있게 된다.
도 2f를 참조하면, 상부 레지스트막(108)의 노광된 영역과, 콘트라스트 증대층(106) 및 하부 레지스트(104)의 노광 중첩된 영역을 동시에 현상함으로서 최대한의 해상력을 갖는 레지스트 패턴을 형성한다.
구체적으로 이를 설명하면, 하부 레지스트막(104)과 상부 레지스트막(108)을 모두 포지티브 레지스트로 형성할 경우, 상기 하부 및 상부 레지스트막들(104)(108)은 광 에너지를 받지 않은 상태에서는 알카리 불용성이나 빛을 받은 후에는 알카리 가용성이 된다. 따라서, 현상시 빛을 받은 부분이 제거되므로, 이중 노광으로 인하여 충분한 광 에너지를 받은 콘트라스트 증대층(106) 및 하부 레지스트막(104)의 광중첩 영역과 상부 레지스트막(108)의 노광 영역을 동시에 제거할 수 있다.
상술한 바와 같이 본 발명에 의한 반도체 장치의 미세 패턴 형성방법에 의하면, 하부 레지스트를 기존의 도포 장비에서 통상적으로 사용되는 레지스트로 사용하며, 평탄화용 하부 레지스트막과 이미지 전사용 상부 레지스트막 사이에 형성되는 중간 전사층으로 콘트라스트 증대층을 스핀-코팅 방식으로 형성한다. 또한, 상부 레지스트막, 콘트라스트 증대층 및 하부 레지스트막의 3층을 식각 공정이 아닌 한 번의 현상 공정으로 동시에 현상하여 미세 패턴을 형성한다.
따라서, 중간 전사층으로 형성할 산화막을 성장시키기 위한 확산로가 필요하지 않으며, 상기 중간 전사층의 식각을 위한 플라즈마 식각 장비, 또는 습식 식각 장비가 필요없게 된다. 또한, 하부 레지스트막을 식각하기 위한 반응성 이온 식각 장비가 필요하지 않고, 하부 레지스트를 형성하기 위한 고점도를 갖는 레지스트의 도포 장비가 별도로 필요하지 않게 된다.
더욱이, 모든 공정들을 리소그래피 공정의 작업 영역에서 고정시켜 실시할 수 있으므로, 파티클 제거가 용이하며 공정 변동 및 공정 단가가 증가되는 문제들을 해결할 수 있다. 따라서, 공정 시간을 단축시키고 공정 단순화를 달성하여 쓰루풋을 증가시킬 수 있다.
이상, 본 발명을 바람직한 실시예에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의해 제한되는 것은 아니고 당 분야에서 통상의 지식을 가진 자가 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 개량시킬 수 있음은 명백하다.

Claims (6)

  1. 소정의 단차가 형성되어 있는 반도체 기판 상에 제1 레지스트를 도포하여 하부 레지스트막을 형성하는 단계;
    상기 하부 레지스트막상에 콘트라스트 증대층을 형성하는 단계;
    상기 콘트라스트 증대층이 형성된 결과물 전면을 노광시키는 단계;
    상기 노광된 결과물 상에 제2 레지스트를 도포하여 상부 레지스트막을 형성하는 단계;
    미세패턴 형성을 위한 마스크를 이용하여 상기 상부 레지스트막을 노광시키는 단계; 그리고
    상기 노광된 상부 레지스트막, 콘트라스트 증대층, 및 하부 레지스트막를 동시에 현상하는 단계를 포함하는 반도체 장치의 미세 패턴형성방법.
  2. 제1항에 있어서, 상기 제1 레지스트는 상기 단차가 형성되어 있는 반도체 기판의 표면을 평탄화시키기에 충분한 두께로 도포하여 상기 하부 레지스트막을 형성하는 것을 특징으로 하는 반도체 장치의 미세 패턴형성방법.
  3. 제1항에 있어서, 상기 제1 레지스트로서 포지티브 레지스트를 사용하는 것을 특징으로 하는 반도체 장치의 미세 패턴형성방법.
  4. 제1항에 있어서, 상기 콘트라스트 증대층은 스핀-코팅 방법으로 형성하는 것을 특징으로 하는 반도체 장치의 미세 패턴형성방법.
  5. 제1항에 있어서, 미세 패턴형성을 위한 마스크를 이용하여 상기 상부 레지스트막을 노광시키는 단계에서, 상기 상부 레지스트막의 노광되는 영역의 하부에 위치한 콘트라스트 증대층 및 하부 레지스트를 동시에 노광하여 상기 하부 레지스트막이 중복되어 노광되는 것을 특징으로 하는 반도체 장치의 미세 패턴형성방법.
  6. 제5항에 있어서, 상기 하부 레지스트막의 노광량을 조절하기 위하여 이중 노광 방법을 이용하여 초점심도를 확장하여 노광시키는 것을 특징으로 하는 반도체 장치의 미세 패턴형성방법.
KR1019960060677A 1996-11-30 1996-11-30 반도체 장치의 미세 패턴형성방법 KR100208667B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960060677A KR100208667B1 (ko) 1996-11-30 1996-11-30 반도체 장치의 미세 패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960060677A KR100208667B1 (ko) 1996-11-30 1996-11-30 반도체 장치의 미세 패턴형성방법

Publications (2)

Publication Number Publication Date
KR19980041374A KR19980041374A (ko) 1998-08-17
KR100208667B1 true KR100208667B1 (ko) 1999-07-15

Family

ID=19485236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960060677A KR100208667B1 (ko) 1996-11-30 1996-11-30 반도체 장치의 미세 패턴형성방법

Country Status (1)

Country Link
KR (1) KR100208667B1 (ko)

Also Published As

Publication number Publication date
KR19980041374A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5741624A (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
US6242344B1 (en) Tri-layer resist method for dual damascene process
KR101037484B1 (ko) 마이크로전자 기판 상의 패턴 형성 방법, 패턴 피처를 배로증가시키는 방법 및 패턴 피치를 감소시키는 방법
JPH09330877A (ja) フォトレジストマスクの形成方法
US20080020327A1 (en) Method of formation of a damascene structure
US7517637B2 (en) Method of producing self-aligned mask in conjunction with blocking mask, articles produced by same and composition for same
US7090967B2 (en) Pattern transfer in device fabrication
US6080654A (en) Simplified method of forming self-aligned vias in a semiconductor device
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
US9280046B2 (en) Method of fabricating mask
US7268080B2 (en) Method for printing contacts on a substrate
US9429835B2 (en) Structure and method of photomask with reduction of electron-beam scatterring
CN110911553A (zh) 半导体装置的制造方法
KR100208667B1 (ko) 반도체 장치의 미세 패턴형성방법
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
TWI747942B (zh) 半導體裝置的製作方法
US20040180295A1 (en) Method for fabricating a dual damascene structure using a single photoresist layer
US7087533B2 (en) Method for fabricating semiconductor device
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features
US8003305B2 (en) Method for patterning a semiconductor wafer
EP4006642B1 (en) Frame reveals with maskless lithography in the manufacture of integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee