KR100208438B1 - Flash memory device - Google Patents

Flash memory device Download PDF

Info

Publication number
KR100208438B1
KR100208438B1 KR1019950052509A KR19950052509A KR100208438B1 KR 100208438 B1 KR100208438 B1 KR 100208438B1 KR 1019950052509 A KR1019950052509 A KR 1019950052509A KR 19950052509 A KR19950052509 A KR 19950052509A KR 100208438 B1 KR100208438 B1 KR 100208438B1
Authority
KR
South Korea
Prior art keywords
signal
enable
multilevel
generating means
generating
Prior art date
Application number
KR1019950052509A
Other languages
Korean (ko)
Other versions
KR970051356A (en
Inventor
심현수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950052509A priority Critical patent/KR100208438B1/en
Publication of KR970051356A publication Critical patent/KR970051356A/en
Application granted granted Critical
Publication of KR100208438B1 publication Critical patent/KR100208438B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로서, 리던던시 셀블록을 선택하기 위한 퓨즈셀을 멀티레벨 셀로 사용하므로써, 칩 면적을 줄일 수 있는 플래쉬 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device, and more particularly, to a flash memory device capable of reducing chip area by using a fuse cell for selecting a redundant cell block as a multilevel cell.

Description

플래쉬 메모리 장치Flash memory device

제1도는 종래의 플래쉬 메모리 장치의 회로도.1 is a circuit diagram of a conventional flash memory device.

제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.2 is a circuit diagram of a flash memory device according to the present invention.

제3도는 본 발명에 따른 전압발생 수단의 블록도.3 is a block diagram of a voltage generating means according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 전압발생 수단 2 : 멀티레벨 셀블럭1: voltage generating means 2: multi-level cell block

3 : 스위칭수단 4 : 인에이블 신호 생성수단3: switching means 4: enable signal generating means

본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 멀티 레벨 셀(Muliti level cell)을 이용하여 플래쉬 메모리셀의 리던던시 셀블록(Redundancy Cell Array)을 인에이블 시킬 수 있도록 한 플래쉬 메모리 장치에 관한 것이다.The present invention relates to a flash memory device, and more particularly, to a flash memory device capable of enabling a redundancy cell array of a flash memory cell by using a multi-level cell.

일반적으로 플래쉬 메모리 셀의 리던던시 셀이라 함은 소자의 수율 향상을 위해 기존의 메모리 셀에서 불량셀이 발생될 때 여분으로 첨가한 셀을 대신 사용하는 셀을 말한다.In general, a redundancy cell of a flash memory cell refers to a cell that uses an extra cell instead of a defective cell when a bad cell is generated in an existing memory cell to improve device yield.

제1도는 종래의 플래쉬 메모리 장치를 설명하기 위해 도시한 회로도로서, 다수의 캠(content addressable memory; CAM : 내용지정기억기)(CAM1 내지 CAMn) 회로는 어드레스 별로 래치형태로 구성된다. 그리고 어드레스 매칭회로(AM1 내지 AMn)는 상기 캠(CAM1 내지 CAMn)의 출력데이터(S1 내지 Sn)에 따라 각 어드레스가 불량(fail)된 어드레스인가를 검토하게 된다. 상기 어드레스 매칭회로(AM1 내지 AMn)의 출력데이터(01 내지 On)는 낸드게이트(NAND1)를 통해 리던던시 셀 어레이(도시안됨)를 구동하기 위한 인에이블 신호(EN)를 발생시키게 된다. 즉, 불량으로 판정된 어드레스를 감지하여 리던던시 셀 어레이를 구동하기 위한 인에이블 신호(EN)를 발생시키게 된다.FIG. 1 is a circuit diagram illustrating a conventional flash memory device. A plurality of cams (content addressable memory) (CAM1 to CAMn) are configured in a latch form for each address. The address matching circuits AM1 to AMn check whether each address is a defective address according to the output data S1 to Sn of the cams CAM1 to CAMn. The output data 01 to On of the address matching circuits AM1 to AMn generate an enable signal EN for driving the redundant cell array (not shown) through the NAND gate NAND1. That is, an address determined as bad is detected to generate an enable signal EN for driving the redundant cell array.

이러한 종래의 플래쉬 메모리 장치는 어드레스 별로 래치 형태로 구성되는 캠 회로와 상기 캠 회로의 출력데이터를 입력으로하는 어드레스 매칭회로와 상기 어드레스 매칭회로의 출력 데이터를 입력으로 하는 낸드게이트를 사용하게 됨므로써, 회로가 복잡하여 칩 면적을 많이 차지하게 되는 단점이 있다.The conventional flash memory device uses a cam circuit configured in a latch form for each address, an address matching circuit for inputting output data of the cam circuit, and a NAND gate for inputting output data of the address matching circuit. The circuit is complicated and takes a large chip area.

따라서, 본 발명은 리던던시 셀 어레이(Redundancy Cell Array)의 모든 어드레스의 퓨즈셀(fuse element)로 멀티 레벨 셀을 사용한 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a flash memory device using a multi-level cell as a fuse element of all addresses of a redundancy cell array.

상술한 목적을 달성하기 위한 본 발명은 멀티레벨 셀블럭과, 어드레스 신호에 따라 원하는 전압을 발생항 상기 멀티레벨 셀블럭중 어느 한 셀을 구동시키기 위한 전압발생 수단과, 상기 멀티레벨 셀블럭에 접속되어 프로그램 확인시 턴온되는 스위칭 수단과, 상기 전압발생 수단에 의해 선택된 멀티레벨 셀의 상태에 따라 리던던시 셀블럭을 구동하는 신호를 생성하기 위한 인에이블 신호 생성수단으로 구성되는 것을 특징으로 한다.The present invention for achieving the above object is a multilevel cell block, a voltage generating means for driving any one of the multilevel cell block for generating a desired voltage in accordance with an address signal, and connected to the multilevel cell block And an enable signal generating means for generating a signal for driving the redundancy cell block according to the state of the multilevel cell selected by the voltage generating means.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서 제3도를 통해 그 동작을 설명하면 다음과 같다.FIG. 2 is a circuit diagram of a flash memory device according to an embodiment of the present invention. Referring to FIG.

인에이블신호 생성수단(4)에 있어서, 제1인에이블신호 생성수단(41)은 반전된 프로그램 신호() 및 전압발생 수단(1)의 출력신호(S1)에 따라 제1 인에이블신호()를 생성하게 된다. 제2 인에이블신호 생성수단(42)은 상기 반전된 프로그램 신호(), 상기 전압발생 수단(1)의 출력신호(S1) 및 제1 인에이블 제어신호()에 따라 제2 인에이블신호()를 생성하게 된다. 제3 인에이블신호 생성수단(43)은 상기 반전된 프로그램 신호() 및 상기 전압발생 수단(1)의 추력신호(S1) 및 제1 인에이블 제어신호(), 제2 인에이블 제어신호()에 따라 제3 인에이블신호()를 생성하게 된다. 제 N 인에이블신호 생성수단(4N)은 상기 반전된 프로그램 신호() 및 상기 전압발생 수단(1)의 출력신호(S1) 및 제1 인에이블 제어신호(), 제2 인에이블제어신호(), 제n-1 인에이블 제어신호()에 따라 제N 인에이블신호()를 생성하게 된다.In the enable signal generating means 4, the first enable signal generating means 41 is an inverted program signal ( ) And the first enable signal according to the output signal S1 of the voltage generating means 1 Will be generated. The second enable signal generating means 42 is the inverted program signal ( ), The output signal S1 of the voltage generating means 1 and the first enable control signal ( According to the second enable signal ( Will be generated. The third enable signal generating means 43 is the inverted program signal ( ) And the thrust signal S1 of the voltage generating means 1 and the first enable control signal ( ), The second enable control signal ( According to the third enable signal ( Will be generated. The Nth enable signal generating means 4N is the inverted program signal ( ) And the output signal S1 of the voltage generating means 1 and the first enable control signal ( ), The second enable control signal ( ), The n-1 enable control signal ( According to the Nth enable signal ( Will be generated.

제3도의 전압발생 수단(1)은 입력되는 어드레스 신호(A1 내지 Am)에 따라 원하는 출력신호(S1)발생하여 제2도의 멀티레벨 셀블럭(2)의 콘트롤게이트 전극으로 각각 공급되어 상기 멀티레벨 셀블럭(2)중 한 셀 이상을 구동시키게 된다. 스위칭 수단(3)은 상기 멀티 레벨 셀블럭(2)에 각각 접속되며 반전된 프로그램 신호()에 의해 턴온되게 된다. 상기 멀티레벨 셀블럭(2)중 프로그램시 가장높은 문턱전압을 갖는 셀을 멀티레벨 셀(MC1), 멀티레벨 셀(MC2) 내지 멀티레벨 셀(MCn)순으로 접속 구성된다.The voltage generating means 1 of FIG. 3 generates a desired output signal S1 according to the input address signals A1 to Am and is supplied to the control gate electrode of the multilevel cell block 2 of FIG. One or more cells of the cell block 2 are driven. The switching means 3 are respectively connected to the multi-level cell block 2 and inverted program signals ( To be turned on. Among the multilevel cell blocks 2, cells having the highest threshold voltage during programming are connected in the order of multilevel cells MC1, multilevel cells MC2, and multilevel cells MCn.

프로그램시에는 상기 전압발생 수단(1)으로 부터 프로그램시 콘트롤 게이트전압(VpG)이 멀티레벨 셀블럭(2)의 콘트롤게이트 전극으로 각각 공급된다. 상기 멀티레벨 셀블럭(2)의 드레인 전극에는 반전된 프로그램 신호()가 로우상태로 되어 상기 스위칭 수단(3)이 턴오프되므로 프로그램시 드레인전압(Vpp)이 공급되게 된다. 그러므로 상기 멀티레벨 셀블럭(2)의 모든 멀티레벨 셀이 저항(R)을 통한 전원단자(Vcc)로 부터 분리되어 프로그램 되게 된다. 한편, 독출동작시에는 반전된 프로그램 신호()가 하이 상태로 되게 된다. 이때 상기 전압발생 수단(1)으로 부터 공급되는 전압에 의해 선택되는 임의의 멀티레벨 셀이 멀티레벨 셀(MCi)이라고 가정하면, 상술한 바와같이 멀티레벨 셀(MCi-1)은 멀티레벨 셀(MCi)보다 문턱전압(Vt)이 높고 멀티레벨 셀(MCi+1)은 멀티레벨 셀(MCi)보다 문턱전압이 낮게 된다. 그리고 전압발생 수단(1)의 출력신호(S1)가 상기 멀티레벨 셀블럭(2)의 콘트롤게이트 전극에 바이어스 되어 상기 멀티레벨 셀(MCi-1)의 문턱전압은 상기 전압발생 수단(1)의 출력신호(S1)보다 높게 된다. 그러므로 리던던시 셀블럭을 선택하기 위한 인에이블신호()는 하이상태로 된다. 그리고 상기 멀티레벨 셀(MCi+1)은 상기 전압 발생 수단(1)의 출력신호(S1)보다 문턱전압이 낮으므로 턴온 된다. 그러나 상기 멀티레벨 셀(MCi)의 리던던시 셀블럭을 선택하기 위한 인에이블신호()가 로우상태 이므로 상기 멀티레벨 셀(MCi+1)의 스위칭 수단(Ni)이 턴오프 되어 전원단자(Vcc)로부터 차단되게 된다. 그러므로 인에이블신호()는 하이상태로 된다. 즉, 상기 인에이블신호()만 로우상태로 인에이블 되고, 다른 모든 인에이블 신호는 하이상태로 디스에이블 되어 임의의 리던던시 셀블럭의 선택이 가능하게 된다.In programming, the control gate voltage VpG is supplied from the voltage generating means 1 to the control gate electrode of the multilevel cell block 2, respectively. The drain electrode of the multilevel cell block 2 has an inverted program signal ( ) And the switching means 3 is turned off so that the drain voltage Vpp is supplied during programming. Therefore, all multilevel cells of the multilevel cell block 2 are programmed separately from the power supply terminal Vcc through the resistor R. On the other hand, in the read operation, the inverted program signal ( ) Becomes high. At this time, assuming that any multilevel cell selected by the voltage supplied from the voltage generating means 1 is a multilevel cell MCi, as described above, the multilevel cell MCi-1 is a multilevel cell ( The threshold voltage Vt is higher than that of MCi, and the multilevel cell MCi + 1 has a lower threshold voltage than the multilevel cell MCi. The output signal S1 of the voltage generating means 1 is biased to the control gate electrode of the multilevel cell block 2 so that the threshold voltage of the multilevel cell MCi-1 is determined by the voltage generating means 1. It becomes higher than the output signal S1. Therefore, the enable signal for selecting the redundancy cell block ) Becomes high. The multi-level cell MCi + 1 is turned on because the threshold voltage is lower than that of the output signal S1 of the voltage generating means 1. However, an enable signal for selecting a redundancy cell block of the multilevel cell MCi ( ) Is in the low state, the switching means Ni of the multilevel cell MCi + 1 is turned off to be cut off from the power supply terminal Vcc. Therefore, enable signal ( ) Becomes high. That is, the enable signal ( ) Is enabled in the low state, and all other enable signals are disabled in the high state, allowing the selection of any redundant cell block.

상술한 바와같이 본 발명에 의하면 리던던시 셀블록을 선택하기 위한 퓨즈셀을 멀티레벨 셀로 사용하므로써, 칩 면적이 줄어들어 원가절감에 탁월한 효과가 있다.As described above, according to the present invention, by using a fuse cell for selecting a redundancy cell block as a multilevel cell, the chip area is reduced, and thus the cost reduction is excellent.

Claims (4)

플래쉬 메모리 장치에 있어서, 문턱전압이 높은 순서대로 멀티레벨 셀이 순차적으로 접속되는 멀티레벨 셀블록과, 다수의 어드레스 입력에 따라 상기 멀티레벨 셀블록중 어느 한 멀티레벨셀을 구동하기 위한 제어 전압을 생성하는 전압발생 수단과, 상기 멀티레벨 셀블록에 접속되며 상기 멀티레벨 셀블록의 멀티레벨 셀들을 스위치 하기 위한 스위칭 수단과, 상기 스위칭 수단을 통해 공급되는 상기 멀티레벨 셀블록의 멀테레벨 셀의 정보에 따라 리던던시 셀블럭을 구동하기 위한 인에이블신호를 생성하는 인에이블 신호 생성수단을 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 장치.A flash memory device comprising: a multilevel cell block in which multilevel cells are sequentially connected in order of a high threshold voltage; and a control voltage for driving any one of the multilevel cell blocks according to a plurality of address inputs. Voltage generating means for generating, switching means for switching the multilevel cells of the multilevel cell block, connected to the multilevel cell block, and information of the multilevel cell of the multilevel cell block supplied through the switching means. And enable signal generating means for generating an enable signal for driving the redundant cell block. 제1항에 있어서, 상기 인에이블 신호 생성수단은 상기 프로그램 확인신호 및 상기 전압발생 수단의 출력신호에 따라 인에이블신호를 생성하는 제1인에이블신호 생성수단과, 상기 프로그램 확인신호 및 상기 전아발생 수단의 출력신호 및 제1 인에이블제어신호에 따라 제2 인에이블신호를 생성하는 제2 인에이블신호 생성수단과, 상기 프로그램 확인신호 및 상기 전압발생 수단의 출력신호 및 제1 인에이블제어신호, 제2 인에이블제어신호에 따라 제3 인에이블신호를 생성하는 제3 인에이블신호 생성수단과, 상기 프로그램 확인신호 및 상기 전압발생 수단의 출력신호 및 제1 인에이블제어신호, 제2 인에이블제어신호, 제N-1 인에이블제어신호에 따라 제N 인에이블신호를 생성하는 제N 인에이블신호 생성수단으로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.The method of claim 1, wherein the enable signal generation means comprises: first enable signal generation means for generating an enable signal in accordance with an output signal of the program confirmation signal and the voltage generation means, the program confirmation signal, and the generation of an ear; Second enable signal generating means for generating a second enable signal in accordance with the output signal of the means and the first enable control signal, an output signal of the program confirmation signal and the voltage generating means and a first enable control signal, Third enable signal generating means for generating a third enable signal in accordance with a second enable control signal, an output signal of the program confirmation signal and the voltage generating means, a first enable control signal, and a second enable control And a N-th enable signal generating means for generating an N-th enable signal according to the N-th enable control signal. Device. 제1항에 있어서, 상기 멀티레벨 셀블럭의 각각의 멀티레벨 셀들은 프로그램 동작시 반전된 프로그램 신호를 입력으로하는 상기 스위칭 수단에 의해 전압원과 분리되도록 구성된 것을 특징으로 하는 플래쉬 메모리 장치.The flash memory device according to claim 1, wherein each of the multilevel cells of the multilevel cell block is configured to be separated from a voltage source by the switching means for inputting an inverted program signal during a program operation. 제1항에 있어서, 상기 전압발생 수단의 출력은 상기 멀티레벨 셀블록의 각각의 멀티레벨 셀의 콘트롤 게이트에 일괄접속 되도록 구성된 것을 특징으로 하는 플래쉬 메모리 장치.2. The flash memory device according to claim 1, wherein the output of the voltage generating means is configured to be collectively connected to a control gate of each multilevel cell of the multilevel cell block.
KR1019950052509A 1995-12-20 1995-12-20 Flash memory device KR100208438B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052509A KR100208438B1 (en) 1995-12-20 1995-12-20 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052509A KR100208438B1 (en) 1995-12-20 1995-12-20 Flash memory device

Publications (2)

Publication Number Publication Date
KR970051356A KR970051356A (en) 1997-07-29
KR100208438B1 true KR100208438B1 (en) 1999-07-15

Family

ID=19441719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052509A KR100208438B1 (en) 1995-12-20 1995-12-20 Flash memory device

Country Status (1)

Country Link
KR (1) KR100208438B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753156B1 (en) 2006-09-13 2007-08-30 삼성전자주식회사 Multi-bit flash memory device and memory cell array thereof

Also Published As

Publication number Publication date
KR970051356A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100471514B1 (en) Nonvolatile semiconductor memory device
KR0158484B1 (en) Row redundancy for nonvolatile semiconductor memory
US7495945B2 (en) Non-volatile memory cell for storage of a data item in an integrated circuit
KR950005579B1 (en) Semiconductor memory device
US8189388B2 (en) Fuse circuit and flash memory device having the same
US6650567B1 (en) Nonvolatile semiconductor memories with a NAND logic cell structure
US6496414B2 (en) Nonvolatile semiconductor memory
US5088066A (en) Redundancy decoding circuit using n-channel transistors
US5694359A (en) Flash memory device
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
US5854764A (en) Sectorized electrically erasable and programmable non-volatile memory device with redundancy
JPH0822698A (en) Redundant register programming method and column redundant integrated circuit
EP0090332B1 (en) Semiconductor memory device
US6401164B1 (en) Sectored semiconductor memory device with configurable memory sector addresses
US6469932B2 (en) Memory with row redundancy
EP0658903B1 (en) Double-row address decoding and selection circuitry for an electrically erasable and programmable non-volatile memory device with redundancy, particularly for flash EEPROM devices
US6847565B2 (en) Memory with row redundancy
JP2689768B2 (en) Semiconductor integrated circuit device
JPH07249299A (en) Integrated programming circuit
KR100208438B1 (en) Flash memory device
EP0655743A1 (en) Integrated circuit for the programming of a memory cell in a non-volatile memory register
US7263011B2 (en) Memory circuit with flexible bitline-related and/or wordline-related defect memory cell substitution
US7085181B2 (en) Semiconductor device having storage circuit which stores data in nonvolatile manner by using fuse element
US6373770B1 (en) Integrated circuit memory devices with configurable block decoder circuits
EP0427260B1 (en) Non-volatile memory devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee