KR100206577B1 - Gate Bus Line Structure of Semiconductor Device - Google Patents
Gate Bus Line Structure of Semiconductor Device Download PDFInfo
- Publication number
- KR100206577B1 KR100206577B1 KR1019960058180A KR19960058180A KR100206577B1 KR 100206577 B1 KR100206577 B1 KR 100206577B1 KR 1019960058180 A KR1019960058180 A KR 1019960058180A KR 19960058180 A KR19960058180 A KR 19960058180A KR 100206577 B1 KR100206577 B1 KR 100206577B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor device
- bus line
- pad
- line structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0135—Manufacturing their gate conductors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
이 발명은 반도체 소자의 게이트 버스 라인(Gate bus line) 구조에 관한 것으로서, 칩의 필드 부위 내부에 위치한 액티브 존의 한쪽 끝 중앙에 형성된 게이트 패드에서 소스 패드로 소정 거리만큼 직선으로 뻗어 나온 하나의 수평 게이트 라인; 상기 게이트 패드에 연결되고, 상기 수평 게이트 라인에서 볼 때 상하측에 평행하게 위치하며 상기 게이트 패드 쪽으로부터 상기 소스 패드 쪽으로 소정 거리 뻗어 나온 다수개의 게이트 라인을 포함하며, 게이트 라인의 길이와 전류 패스를 짧게 하므로써 저항을 줄여 전류를 원활하게 전달하는 효과를 가진 반도체 소자의 게이트 버스 라인 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate bus line structure of a semiconductor device, wherein a horizontal line extending straight from the gate pad formed at the center of one end of the active zone located inside the field portion of the chip to the source pad by a predetermined distance Gate lines; A plurality of gate lines connected to the gate pads and positioned parallel to the upper and lower sides when viewed in the horizontal gate line and extending a predetermined distance from the gate pad side toward the source pad, and including a length and a current path of the gate line; The present invention relates to a gate bus line structure of a semiconductor device having an effect of reducing resistance to smoothly transfer current.
Description
이 발명은 반도체 소자의 게이트 버스 라인(Gate bus line) 구조에 관한 것으로서, 더욱 상세하게 말하자면 게이트에 보내는 신호를 빠르게 하고 소스 패드(Source Pad)로 통하는 전류 패스(Current Path)를 원활하게 하기 위한 반도체 소자의 게이트 버스 라인 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate bus line structure of a semiconductor device. More specifically, the present invention relates to a semiconductor for speeding a signal sent to a gate and smoothing a current path through a source pad. The gate bus line structure of the device.
현재 전세계 모스펫(MOSFET;Metal Oxide Semiconductor Field Effect Transistor) 시장의 흐름을 보면, 저향(Rds(on))이 작은 제품이 시장을 주도해 나가고 있는 상황이다. 이와 같은 추세에 대응하여 저항을 줄이기 위한 반도체 소자의 게이트 버스 라인의 구조 변경이 모색되고 있다.The current trend in the global MOSFET (Metal Oxide Semiconductor Field Effect Transistor) market shows that small products with a low R ds (on) are leading the market. In response to this trend, structural changes of gate bus lines of semiconductor devices have been sought to reduce resistance.
이하 도면을 참조하여 종래의 기술을 설명한다.Hereinafter, a conventional technology will be described with reference to the drawings.
도2는 종래에 사용한 반도체 소자의 게이트 버스 라인 구조를 나타낸 도면이다.2 is a view showing a gate bus line structure of a semiconductor device used in the related art.
도2에 도시되어 있듯이 종래에 사용한 반도체 소자의 게이트 버스 라인 구조는, 필드 부위(21) 내부에 위치한 액티브 존(Active Zone, 22)의 한쪽 끝 중앙에 형성된 게이트 패드(Gate Pad, 23)에서 소스 패드(Source Pad, 24)로 소정 거리만큼 직선으로 뻗어 나온 하나의 수평 게이트 라인(25); 게이트 패드(23)에 연결되고, 상기 수평 게이트 라인(25)에서 볼 때 상측에서 상기 수평 게이트 라인(25) 방향에 수직을 이루며 액티브 존(22)의 상측 끝으로부터 상기 수평 게이트 라인(25) 쪽으로 소정 거리 뻗어 나온 다수개의 상측 수직 게이트 라인(26); 게이트 패드(23)에 연결되고, 상기 수평 게이트 라인(25)에서 볼 때 하측에서 수평 게이트 라인(25) 방향에 수직을 이루며 액티브 존(22)의 아래쪽 끝으로부터 상기 수평 게이트 라인(25) 쪽으로 소정 거리 뻗어 나온 다수개의 하측 수직 게이트 라인(27)을 포함한다.As shown in FIG. 2, the gate bus line structure of the semiconductor device used in the related art is sourced from a gate pad 23 formed at the center of one end of the active zone 22 located inside the field region 21. As shown in FIG. A horizontal gate line 25 extending in a straight line by a predetermined distance to the source pad 24; Connected to a gate pad 23 and perpendicular to the horizontal gate line 25 direction from an upper side when viewed from the horizontal gate line 25 and from the upper end of the active zone 22 toward the horizontal gate line 25. A plurality of upper vertical gate lines 26 extending a predetermined distance; It is connected to the gate pad 23, and is perpendicular to the horizontal gate line 25 direction from the lower side when viewed from the horizontal gate line 25, and predetermined toward the horizontal gate line 25 from the lower end of the active zone 22 It includes a plurality of lower vertical gate lines 27 extending in distance.
이때 액티브 존(22)의 표면에 분포되어 있는 각 포인트(A, B, C, . .)로부터 소스 패드(24)로 이어지는 전류 패스는 게이트 라인(24, 25, 27)을 피하여 형성된다.At this time, a current path from each point A, B, C,... Distributed on the surface of the active zone 22 to the source pad 24 is formed to avoid the gate lines 24, 25, 27.
따라서 도2와 같은 구조를 가진 칩(Chip)에서는 각 포인트로부터 소스 패드로 이어지는 전류 패스를 형성할 때 위와 같이 방만한 게이트 라인을 회피해야 하므로, A 부분 등에서 연결되는 전류 패스는 굴절 및 길이 증가로 인하여 저항이 커지는 문제점이 있다.Therefore, in the chip having the structure as shown in FIG. 2, when the current path from each point to the source pad is formed, the negligible gate line should be avoided as described above. There is a problem that the resistance increases.
그러므로 이 발명의 목적은 상기 문제점을 해결하기 위하여, 전류 패스를 짧게 하고 굴절을 줄여서 저항을 작게 하므로써 게이트에 보내는 신호를 빠르게 하고 칩의 액티브 존의 표면에 분포되어 있는 각 포인트로부터 소스 패드로 이어지는 전류 패스를 원활하게 할 수 있는, 반도체 소자의 게이트 버스 라인 구조를 제공하는 것이다.Therefore, in order to solve the above problem, the object of the present invention is to shorten the current path and reduce the deflection by reducing the resistance, thereby speeding up the signal sent to the gate and the current from each point distributed on the surface of the active zone of the chip to the source pad. It is to provide a gate bus line structure of a semiconductor device capable of smoothly passing a path.
제1도는 전압과 저항의 일반적인 관계를 설명하기 위한 도면이다.1 is a diagram for explaining a general relationship between voltage and resistance.
제2도는 종래에 사용한 반도체 소자의 게이트 버스 라인 구조를 나타낸 도면이다.2 is a view showing a gate bus line structure of a conventional semiconductor device.
제3도는 이 발명의 실시예에 따른 반도체 소자의 게이트 버스 라인 구조를 나타낸 도면이다.3 is a view showing a gate bus line structure of a semiconductor device according to an embodiment of the present invention.
상기 목적을 달성하기 위한 수단으로써 이 발명의 구성은, 칩의 필드 부위 내부에 위치한 액티브 존의 한쪽 끝 중앙에 형성된 게이트 패드에서 소스 패드로 소정 거리만큼 직선으로 뻗어 나온 하나의 수평 게이트 라인; 상기 게이트 패드에 연결되고, 상기 수평 게이트 라인에서 볼 때 상하측에 평행하게 위치하며 상기 게이트 패드 쪽으로부터 상기 소스 패드 쪽으로 소정 거리 뻗어 나온 다수개의 게이트 라인을 포함한다.As a means for achieving the above object, the configuration of the present invention comprises: a horizontal gate line extending straight from the gate pad formed at the center of one end of the active zone located inside the field portion of the chip to the source pad by a predetermined distance; And a plurality of gate lines connected to the gate pads and positioned parallel to the top and bottom sides when viewed in the horizontal gate line and extending a predetermined distance from the gate pad side toward the source pad.
상기한 구성에 의하여, 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예의 구성 및 동작을 첨부된 도면을 참조로 하여 상세히 설명한다.By the above configuration, the configuration and operation of the most preferred embodiment that can easily implement the present invention will be described in detail with reference to the accompanying drawings.
먼저 참고적으로 도1을 통해 전압과 저항의 일반적인 관계를 설명한다.First, a general relationship between voltage and resistance will be described with reference to FIG. 1.
도1에서 Io는 알루미늄 판(Al Layer)의 밑에서 올라오는 총전류를 나타내며,에서의 전압강하는 아래와 같다.In Fig. 1, Io represents the total current rising from the bottom of the aluminum plate (Al Layer), The voltage drop at is
그런데 위 식에서 평균 전압강하는이므로But the average voltage drop in the above equation Because of
평균 전압강하는이다Average voltage drop to be
따라서 알루미늄 판 (Al Layer)에서의 평균 전압강하는 쉬트 레지스턴스(Sheet Resistance,)와 알루미늄 판의 길쭉한 정도 ()에 비례한다.Therefore, the average voltage drop in an aluminum layer (Sheet Resistance) ) And the elongation of the aluminum plate ( Is proportional to).
∴ 위 식을 실 디바이스(Device)에 적용하여 계산하면, 선 길이(1)가 길면 전압(Voltage)이 상승하고 이것은 바로 저항(R)의 상승을 의미한다. 즉, 선 길이(1)가 길면 저항(R)이 커지고 전류는 원활하게 흐르지 못하게 된다.When the above equation is applied to a real device, the voltage (Voltage) increases when the line length (1) is long, which means that the resistance (R) increases. That is, when the line length 1 is long, the resistance R becomes large and current does not flow smoothly.
이 발명은 이와 같은 원리를 이용하여 게이트 버스 라인의 구조를 변경하므로써 전류 패스의 길이(1)를 짧게 하여 저항을 줄인다.This invention reduces the resistance by shortening the length 1 of the current path by changing the structure of the gate bus line using this principle.
다음은 실시예를 통해 저항을 줄이는 구조를 설명한다.The following describes a structure for reducing the resistance through the embodiment.
도3은 이 발명의 실시예에 따른 반도체 소자의 게이트 버스 라인 구조를 나타낸 도면이다.3 is a view showing a gate bus line structure of a semiconductor device according to an embodiment of the present invention.
도3에 도시되어 있듯이 이 발명의 실시예에 따른 반도체 소자의 게이트 버스 라인 구조는, 칩의 필드 부위(31) 내부에 위치한 액티브 존(32)의 한쪽 끝 중앙에 형성된 게이트 패드(33)에서 소스 패드(34)로 소정 거리만큼 직선으로 뻗어 나온 하나의 수평 게이트 라인(35); 상기 게이트 패드(33)에 연결되고, 상기 수평 게이트 라인(35)에서 볼 때 상하측에 평행하게 위치하며 상기 게이트 패드(33) 쪽으로부터 상기 소스 패드(34)쪽으로 소정 거리 뻗어 나온 다수개의 게이트 라인(36)을 포함한다.As shown in Fig. 3, the gate bus line structure of the semiconductor device according to the embodiment of the present invention is a source in the gate pad 33 formed at the center of one end of the active zone 32 located inside the field portion 31 of the chip. One horizontal gate line 35 extending straight to the pad 34 by a predetermined distance; A plurality of gate lines connected to the gate pads 33 and positioned parallel to the upper and lower sides when viewed in the horizontal gate line 35 and extending a predetermined distance from the gate pad 33 toward the source pad 34 (36).
상기와 같은 이 발명의 실시예에 따른 반도체 소자의 게이트 버스 라인 구조를 사용하면, 종래에 비해 게이트 라인이 짧아 저항이 작아지기 때문에 게이트에 신호, 빨리 전달하며, 또 게이트 라인이 수평으로 간결하게 배치되어 A 부분 등에서 소스 패드(34)로의 전류 패스가 짧아지므로 역시 저항이 작아져서 전류가 원활하게 전달된다.When using the gate bus line structure of the semiconductor device according to the embodiment of the present invention as described above, since the gate line is shorter and the resistance is smaller than in the prior art, the signal is transmitted to the gate quickly, and the gate line is arranged horizontally and concisely. As a result, the current path from the portion A or the like to the source pad 34 is shortened, so that the resistance is also small, so that the current is smoothly transferred.
이상에서와 같이 이 발명의 실시예에서, 구조 변경에 의해 게이트 라인의 길이와 전류 패스를 짧게 하므로써 저항을 줄여 전류를 원활하게 전달하는 효과를 가진 반도체 소자의 게이트 버스 라인 구조를 제공한다.As described above, in the embodiment of the present invention, a gate bus line structure of a semiconductor device having an effect of smoothly delivering current by reducing resistance by shortening the length and current path of the gate line by structural change is provided.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058180A KR100206577B1 (en) | 1996-11-27 | 1996-11-27 | Gate Bus Line Structure of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058180A KR100206577B1 (en) | 1996-11-27 | 1996-11-27 | Gate Bus Line Structure of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039188A KR19980039188A (en) | 1998-08-17 |
| KR100206577B1 true KR100206577B1 (en) | 1999-07-01 |
Family
ID=19483858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058180A Expired - Fee Related KR100206577B1 (en) | 1996-11-27 | 1996-11-27 | Gate Bus Line Structure of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206577B1 (en) |
-
1996
- 1996-11-27 KR KR1019960058180A patent/KR100206577B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980039188A (en) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4879444B2 (en) | Lateral power MOSFET for high switching speed | |
| JP4301462B2 (en) | Field effect transistor | |
| US20020140024A1 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
| USH842H (en) | Metal conductor structure having low electro-migration at high currents for semiconductor devices | |
| KR960705364A (en) | INPUT / OUTPUT TRANSISTORS WITH OPTIMIZED ESD PROTECTION | |
| US20060076674A1 (en) | Semiconductor device | |
| KR930006870A (en) | Semiconductor Package for Flip-Chip Mounting Method | |
| KR970024295A (en) | SEMICONDUCTOR DEVICE | |
| DE102019201284A1 (en) | Semiconductor device, semiconductor device, semiconductor module and semiconductor circuit device | |
| KR920010872A (en) | Multichip Module | |
| KR100206577B1 (en) | Gate Bus Line Structure of Semiconductor Device | |
| JP2001308195A (en) | Semiconductor device | |
| US9837386B2 (en) | Power device and preparation method thereof | |
| KR970003884A (en) | Semiconductor devices | |
| US20060118815A1 (en) | Power semiconductor device | |
| JP2804146B2 (en) | Lead frame and semiconductor device | |
| JPH037142B2 (en) | ||
| TWI608583B (en) | Common source package structure | |
| KR20040107744A (en) | Liquid Crystal Display | |
| US20110113397A1 (en) | Layout structure of mosfet and layout method thereof | |
| JP2022153382A5 (en) | ||
| JP3070542B2 (en) | Semiconductor device | |
| JPH0637218A (en) | Semiconductor device | |
| JP3237523B2 (en) | Lateral field effect transistor and design method thereof | |
| CN215069973U (en) | Double-circuit transistor chip and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961127 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961127 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990326 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990409 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990410 End annual number: 3 Start annual number: 1 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 19990414 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020315 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030313 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040316 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050314 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060306 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070322 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080331 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090401 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100330 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110404 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120330 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130322 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140325 Start annual number: 16 End annual number: 16 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160309 |