KR100206193B1 - A power semiconductor device and a method of fabricating the same - Google Patents
A power semiconductor device and a method of fabricating the same Download PDFInfo
- Publication number
- KR100206193B1 KR100206193B1 KR1019960006994A KR19960006994A KR100206193B1 KR 100206193 B1 KR100206193 B1 KR 100206193B1 KR 1019960006994 A KR1019960006994 A KR 1019960006994A KR 19960006994 A KR19960006994 A KR 19960006994A KR 100206193 B1 KR100206193 B1 KR 100206193B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- impurity
- region
- forming
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 176
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000002513 implantation Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 68
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 래치업을 제어하는 불순물주입구조를 갖는 전력반도체장치와 그의 제조방법에 관한 것으로서, 고농도의 n+형의 반도체층(14)내에 형성된 저농도의 p-형의 웰(19)내에 형성되어 있고, 상기 웰(19)의 표면에 형성된 고농도의 n+형의 소오스접합영역(25)들사이에서 고농도의 불순물이 도프된 p+형의 캐소드 오믹접촉영역(27)을 상기 웰(19)내에 형성하는 공정과; 상기 소오즈접합영역(25)의 하부를 덮고 있으며, 그리고 상기 캐소드오믹접촉영역(27)의 불순물농도보다 낮고 그리고상기 웰(19)의 불순물농도보다 높은 불순물이 도프된 p형의 불순물확산영역(24)을 상기 웰(19)내에 형성하는 공정에 의해 전력반도체장치를 제조한다. 상술한 방법에 의해서 제조된 전력반도체장치는 p형 불순물확산층(24)이 p-형 웰(19)과 p+형 캐소드오믹접촉영역(27)사이에 형성되어 있어서 상기 소오스접합영역(25)의 아래로 흐르는 홀전류의 증가를 방지할 수 있고, 그 결과 래치업의 발생을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device having an impurity implantation structure for controlling latch up, and a method of manufacturing the same, which is formed in a low concentration p − type well 19 formed in a high concentration n + type semiconductor layer 14. And a p + type cathode ohmic contact region 27 doped with a high concentration of impurities between the high concentration n + type source junction regions 25 formed on the surface of the well 19. Forming step; A p-type impurity diffusion region covering a lower portion of the source junction region 25 and doped with an impurity lower than an impurity concentration of the cathode ohmic contact region 27 and higher than an impurity concentration of the well 19. A power semiconductor device is manufactured by the process of forming 24 into the well 19. In the power semiconductor device manufactured by the above-described method, the p-type impurity diffusion layer 24 is formed between the p − type well 19 and the p + type cathode ohmic contact region 27 so that the source junction region 25 may be formed. It is possible to prevent an increase in the hall current flowing downward, and as a result, the occurrence of latchup can be prevented.
Description
제1도는 종래의 전력반도체장치의 구조를 보여주고 있는 단면도.1 is a cross-sectional view showing the structure of a conventional power semiconductor device.
제2도는 본 발명의 실시예에 따른 전력반도체장치의 구조를 보여주고 있는 단면도.2 is a cross-sectional view showing the structure of a power semiconductor device according to an embodiment of the present invention.
제3a도 내지 제3i도는 본 발명의 실시예에 따른 방법으로 제2도에 도시된 전력반도체장치를 제조하는 프로세스단계들을 보여주고 있는 단면도.3A to 3I are cross-sectional views showing the process steps of manufacturing the power semiconductor device shown in FIG. 2 by a method according to an embodiment of the present invention.
제4a도와 제4b도는 제2도의 전력반도체장치의 일부구조를 보여주고 있는 단면도와 반도체기판의 표면에서 수평방향으로 불순물주입영역들의 도펀트의 농도를 보여주고 있는 곡선을 도시한 도면.4A and 4B are cross-sectional views showing a partial structure of the power semiconductor device of FIG. 2 and a curve showing the concentration of dopants of impurity implantation regions in the horizontal direction on the surface of the semiconductor substrate.
제5a도와 제5b도는 제2도의 전력반도체장치의 일부구조를 보여주고 있는 단면도와 소오스영역에서 에피택셜층까지의 수직방향으로 불순물주입영역들의 도펀트의 농도를 보여주고 있는 곡선을 도시한 도면.5A and 5B show a cross-sectional view showing a partial structure of the power semiconductor device of FIG. 2 and a curve showing the concentration of dopants of impurity injection regions in the vertical direction from the source region to the epitaxial layer.
제6a도와 제6b도는 제2도의 전력반도체장치의 일부구조를 보여주고 있는 단면도와 캐소드콘택영역에서 에피택셜층까지의 수직방향으로 불순물주입영역들의 도펀트의 농도를 보여주고 있는 곡선을 도시한 도면.6A and 6B show a cross-sectional view showing a part of the structure of the power semiconductor device of FIG. 2 and a curve showing the dopant concentration of impurity implantation regions in the vertical direction from the cathode contact region to the epitaxial layer.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
12 : 반도체기판 13 : 버퍼층12 semiconductor substrate 13 buffer layer
14 : 반도체층(에피택셜층) 15 : 게이트산화막14 semiconductor layer (epitaxial layer) 15 gate oxide film
16 : 게이트폴리실리콘막 19 : p-형 웰영역16 gate polysilicon film 19 p - type well region
24 : 래치업제어용 불순물영역 25 : 소오스접합영역24 impurity region for latch up control 25 source junction region
27 : 캐소드콘택영역 28 : 절연막27: cathode contact region 28: insulating film
29 : 금속전극29: metal electrode
[산업상의 이용분야][Industrial use]
본 발명은 전력반도체장치의 제조에 관한 것으로서, 구체적으로는 래치업(latch-up)을 제어하는 불순물 주입구조를 갖는 전력반도체장치와 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of power semiconductor devices, and more particularly, to a power semiconductor device having an impurity implantation structure for controlling latch-up and a manufacturing method thereof.
[종래의 기술 및 그의 문제점][Conventional Technology and His Problems]
공지된 바와같이, 전력용 반도체장치들중 게이티드 트랜지스터(gated transistor), 특히 n채널의 게이티드 트랜지스터에 있어서는, 래치업현상이 동작가능한 전류의 크기가 제한되는 주 원인으로서 작용한다.As is known, in gated transistors, especially n-channel gated transistors, among power semiconductor devices, latch-up works as a major cause of the limitation of the magnitude of the operable current.
즉, 다이리스터구조를 갖는 게이티드 트랜지스터에 있어서 p-웰(well)의 상부에 형성된 n+형 소오스접합영역의 아래로 흐르는 홀전류(hole current)가 커지게 되면, 상기 p-웰의 저항값에 의하여 상기 웰과 소오스 접합영역과의 전압차가 발생하게 된다. 그 전압차가 일정한 값 이상이 되면 기생 npnp 다이리스터가 동작하게 된다. 이 다이리스터가 동작될 때, pnp 트랜지스터에 전류(electron current)가 공급되는 결과가 되어서 게이트전압을 차단하더라도 그 pnp 트랜지스터가 턴-오프(turn off)되지 않고, 오히려 그 pnp 트랜지스터를 통하여 전류가 더 증가하게 된다. 이러한 동작에 의해서 상기 게이티드 트랜지스터는 온도가 상승되어서 결국은 파괴된다. 이러한 일련의 과정이 래치업현상이다.That is, p in the gated transistor having a thyristor structure if the upper bottom hole current (hole current) flowing to the formed n + type source junction regions in the well (well) increases, the p-resistance of the well This causes a voltage difference between the well and the source junction region. When the voltage difference is higher than a certain value, the parasitic npnp thyristor operates. When this thyristor is operated, the result is that the pnp transistor is energized, and even if the gate voltage is cut off, the pnp transistor does not turn off, but rather the current flows through the pnp transistor. Will increase. This operation raises the temperature of the gated transistor and eventually destroys it. This series of processes is a latchup phenomenon.
상술한 래치업현상을 방지하기 위해서는 동작가능전류를 늘리는 것이 필요하다. 즉, n+형 소오스접합영역의 아래에 있는 p형 웰영역의 저항을 가능한한 작게 하여서 그들사이의 전압차를 감소되게 하는 것이 필수적이다. 이와 같이 저항을 줄이기 위한 시도가 여러 가지 있었고, 그중 가장 널리 사용하고 있는 구조가 p-형 웰영역내에 p+형 웰을 이온주입으로 형성하는 것으로서, 이러한 구조를 갖는 종래의 반도체장치가 제1도에 도시되어 있다.In order to prevent the latch-up phenomenon described above, it is necessary to increase the operable current. That is, it is essential to make the resistance of the p type well region under the n + type source junction region as small as possible to reduce the voltage difference therebetween. There have been various attempts to reduce the resistance, and the most widely used structure is the formation of p + type wells by ion implantation in the p − type well region. Is shown.
제1도를 참고하면, 양극(미도시됨)이 설치되고 고농도의 p+형 반도체기판(12)위에는 고농도의 n+형 버퍼층(13)이 형성되어 있고, 이 n+형 버퍼층(13)위에는 저농도의 n-형 반도체층(14)이 에피택셜성장에 의해 형성되어 있다. 상기 n-형 반도체층(14)상에 게이트산화막(15)을 사이에 끼운 채로 게이트폴리실리콘막(16)이 형성되어 있다. 또한, 상기 게이트폴리실리콘막(16)의 사이에서 상기 n-형 반도체층(14)의 표면에는 불순물이온주입 및 열확산에 의해 p-형 웰영역(19)이 형성되고, 그리고 래치업이 발생되지 않도록 하기 위해 제공되는 고농도의 p+형 웰영역(30)이 불순물이온주입 및 열확산에 의해 p-형 웰영역(19)의 중앙부분을 관통하면서 상기 n-형 반도체층 (14)의 일부분까지 연장되어 있다. 또한 소오스형성용 마스크를 사용하여 상기 p-형 웰영역(19)과 상기 p+형 웰영역(30)의 표면상에 n+형 소오스접합영역(25)이 형성되어 있고, 상기 n+형 소오스접합영역(25)의 일부와 상기 p+형 웰영역(30)의 표면상에 음극으로서 금속전극(29)이 형성되어 있다. 미설명부호 28은 상기 금속전극(29)과 상기 게이트폴리실리콘막(16)과의 전기적 절연을 위하여 제공되어 있는 PSG막(28)이다.Referring to FIG. 1, a positive electrode (not shown) is installed and a high concentration of the p + type formed on the semiconductor substrate 12 and the high-concentration n + -type buffer layer 13 is formed on the n + Above-type buffer layer 13 The low concentration n − type semiconductor layer 14 is formed by epitaxial growth. The gate polysilicon film 16 is formed on the n − type semiconductor layer 14 with the gate oxide film 15 interposed therebetween. In addition, a p − type well region 19 is formed on the surface of the n − type semiconductor layer 14 between the gate polysilicon layer 16 by impurity ion implantation and thermal diffusion, and latch up does not occur. The high concentration p + type well region 30 is provided to extend to a portion of the n − type semiconductor layer 14 while penetrating the central portion of the p − type well region 19 by impurity ion implantation and thermal diffusion. It is. In addition, an n + type source junction region 25 is formed on the surfaces of the p − type well region 19 and the p + type well region 30 using a source forming mask, and the n + type source. A metal electrode 29 is formed on the part of the junction region 25 and on the surface of the p + type well region 30 as a cathode. Reference numeral 28 is a PSG film 28 provided for electrical insulation between the metal electrode 29 and the gate polysilicon film 16.
상술한 게이티드 트랜지스터는 상기 p-형 웰영역(19)를 관통하여 형성된 상기 n+형 웰영역(30)에 의해서 상기 소오스접합영역(25)의 아래에서 흐르는 전류의 크기를 제한할 수 있기 때문에, 즉 상기 p+형 웰영역(30)에 의해 저항이 작아지게 되기 때문에 , 상기 소오스접합영역(25)과 상기 웰영역(19,30)과의 전압차를 줄일 수 있어서 래치업을 개선시킬 수 있다.Since the gated transistor described above can limit the amount of current flowing under the source junction region 25 by the n + type well region 30 formed through the p − type well region 19. That is, since the resistance is reduced by the p + type well region 30, the voltage difference between the source junction region 25 and the well regions 19 and 30 can be reduced, thereby improving latchup. have.
그러나, 상술한 게이티드 트랜지스터의 제조방법에 있어서는, 상기 p+형 웰영역(30)을 형성하기 위해서는 각 셀마다 약 2-3㎛이상의 창(window)을 반도체기판상에 만들어주어야 하기 때문에, 마스크의 제작이 필요하게 되고 또한 그로 인하여 칩사이즈(chip size)가 커지게 되는 문제점이 있었다. 또한 마스크제작에 따른 추가의 공정들이 실행되어야 하기 때문에 상술한 게이티드 트랜지스터의 제조공정들이 복잡하게 되는 문제점도 있었다.However, in the method of manufacturing the gated transistor described above, in order to form the p + type well region 30, a window of about 2-3 mu m or more must be formed on the semiconductor substrate for each cell. There is a problem in that the production of is required and thereby the chip size (chip size) becomes large. In addition, there is a problem that the manufacturing process of the gated transistor described above is complicated because additional processes according to the mask fabrication have to be performed.
[발명의 목적][Purpose of invention]
본 발명의 목적은 상술한 제반문제점을 해결하기 위해 제안된 것으로서 래치업을 개선시키면서 제조공정이 간단하고 그리고 칩사이즈가 축소될 수 있는 전력반도체장치 및 그의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a power semiconductor device and a method of manufacturing the same, which are proposed to solve the above-mentioned problems and can simplify the manufacturing process and reduce the chip size while improving the latch-up.
본 발명의 다른 목적은 p+형 웰을 사용하지 않고 래치업을 개선시킬 수 있는 전력반도체장치 및 그의 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a power semiconductor device and a method of manufacturing the same that can improve latchup without using a p + type well.
[발명의 구성][Configuration of Invention]
상술한 목적들을 달성하기 위한 본 발명의 일특징에 의하면, 전력반도체장치는 고농도의 불순물이 도프된 제1도전형의 반도체기판과; 상기 제1도전형의 반도체기판상에 형성된 고농도의 불순물이 도프된 제2도전형의 버퍼층과; 상기 버퍼층상에 에피택셜성장에 의해 형성된 저농도의 제2도전형의 반도체층과; 상기 반도체층상에 형성되고, 게이트산화막을 사이에 두고 형성된 게이트폴리실리콘막; 상기 게이트폴리실리콘막들의 사이에 형성된 저농도의 불순물이 도프된 제1도전형의 웰과; 상기 웰내에 형성되어 있고, 상기 게이트폴리실리콘막의 아래부분을 부분적으로 포함하여 형성된 고농도의 불순물이 도프된 제2도전형의 소오스접합영역과; 상기 웰내에 형성되어 있고, 상기 소오스접합영역들사이에서 고농도의 불순물이 도프된 제1도전형의 캐소드 오믹접촉영역과; 상기 웰내에서 상기 소오스접합영역의 바로 아래에서 상기 소오스접합영역의 하부를 덮고 있지만 채널표면까지 연장되어 있지 않으며, 상기 캐소드 오믹접촉영역의 불순물농도보다 낮고 그리고 상기 웰의 불순물농도보다 높은 불순물이 도프된 제1도전형의 불순물확산영역을 포함한다.According to one aspect of the present invention for achieving the above object, a power semiconductor device includes a first conductive semiconductor substrate doped with a high concentration of impurities; A second conductive buffer layer doped with a high concentration of impurities formed on the first conductive semiconductor substrate; A low concentration second conductive semiconductor layer formed on the buffer layer by epitaxial growth; A gate polysilicon film formed on the semiconductor layer with a gate oxide film interposed therebetween; A well of a first conductivity type doped with a low concentration of impurities formed between the gate polysilicon films; A source junction region of a second conductivity type formed in the well and doped with a high concentration of impurities formed partially including a lower portion of the gate polysilicon film; A cathode ohmic contact region of the first conductivity type formed in the well and doped with a high concentration of impurities between the source junction regions; In the well, the source junction region is disposed directly below the source junction region, but does not extend to the channel surface, and is doped with impurities lower than the impurity concentration of the cathode ohmic contact region and higher than the impurity concentration of the well. An impurity diffusion region of the first conductivity type is included.
본 발명의 다른 특징에 의하면, 전력반도체장치의 제조방법은 고농도의 불순물이 도프된 제1도전형의 반도체기판상에 고농도의 불순물이 도프된 제2도전형의 버퍼층을 형성하는 공정과; 상기 버퍼층상에 에피택셜성장에 의해 저농도의 제2도전형의 반도체층을 형성하는 공정과; 상기 반도체 층상에 형성되고, 산화막을 사이에 두고 폴리실리콘막을 형성하는 공정과; 상기 폴리실리콘막상에 감광막패턴을 형성하여 웰영역을 정의하는 공정과; 상기 감광막패턴을 마스크로 사용하여 상기 폴리실리콘막과 상기 산화막을 선택적으로 제거하여 게이트산화막 및 게이트폴리실리콘막을 형성하는 공정과; 상기 감광막패턴을 제거하는 공정과; 상기 게이트폴리실리콘막을 마스크로 사용하여 불순물이온을 상기 웰영역으로 주입하고 그리고 확산에 의해 제1도전형의 웰을 형성하는 공정과; 상기 게이트폴리실리콘막에 의해서 정의된 상기 웰의 표면상에 질화막패턴을 형성하여 래치업 제어용 불순물주입영역과 소오스접합영역을 정의하는 공정과; 상기 게이트폴리실리콘막과 상기 질화막패턴을 불순물주입영역형성용 마스크로 사용하여 상기 웰의 불순물농도보다 높은 농도의 제1도전형의 불순물을 상기 웰내에 주입하여 제1불순물주입층을 형성하는 공정과; 다시 상기 게이트폴리실리콘막과 상기 질화막패턴을 소오스접합형성용 마스크로 사용하여 고농도의 제2도전형의 불순물을 상기 웰내에 주입하여 제2불순물주입층을 형성하는 공정과; 상기 제1, 2불순물주입층을 확산시켜서 상기 웰의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 불순물확산영역과 제2도전형의 소오스접합영역을 형성하고, 상기 불순물확산영역이 상기 소오스접합영역의 저부를 덮게하는 공정과; 상기 질화막패턴의 제거후, 캐소드오믹접촉부형성용 마스크를 사용하는 제1도전형의 불순물이온주입에 의해서 상기 불순물확산영역의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 캐소드오믹접촉영역을 형성하는 공정과; 상기 게이트폴리실리콘막과 전기적으로 접촉되게 하는 절연막을 사이에 끼우고 상기 캐소드오믹접촉영역상에 금속전극을 형성하는 공정을 포함한다.According to another aspect of the present invention, a method of manufacturing a power semiconductor device includes the steps of forming a second conductive buffer layer doped with a high concentration of impurities on a first conductive semiconductor substrate doped with a high concentration of impurities; Forming a low-concentration second conductive semiconductor layer by epitaxial growth on the buffer layer; Forming a polysilicon film on the semiconductor layer with an oxide film interposed therebetween; Forming a photoresist pattern on the polysilicon film to define a well region; Selectively removing the polysilicon film and the oxide film using the photosensitive film pattern as a mask to form a gate oxide film and a gate polysilicon film; Removing the photoresist pattern; Implanting impurity ions into the well region using the gate polysilicon film as a mask and forming a well of a first conductivity type by diffusion; Forming a nitride film pattern on the surface of the well defined by the gate polysilicon film to define an impurity implantation region and a source junction region for latch-up control; Forming a first impurity implantation layer by using the gate polysilicon film and the nitride film pattern as a mask for forming an impurity implantation region and implanting impurities of a first conductivity type higher than an impurity concentration of the well into the well; ; Using the gate polysilicon film and the nitride film pattern as a source junction forming mask to inject a high concentration of second conductive impurities into the wells to form a second impurity injection layer; The first and second impurity implantation layers are diffused to form an impurity diffusion region of a first conductivity type and a source junction region of a second conductivity type having an impurity concentration higher than that of the well, and the impurity diffusion region is the source diffusion region. Covering the bottom of the junction region; After removal of the nitride film pattern, a first conductive type cathode ohmic contact region having a higher impurity concentration than the impurity concentration of the impurity diffusion region is formed by implanting the first conductive type impurity ion using a mask for forming a cathode ohmic contact portion. Process of doing; And interposing an insulating film in electrical contact with the gate polysilicon film and forming a metal electrode on the cathode ohmic contact region.
이 방법에 있어서, 상기 제1도전형은 p형이고 그리고 제2도전형은 n형이다.In this method, the first conductivity type is p type and the second conductivity type is n type.
본 발명의 또 다른 특징에 의하면, 전력반도체장치의 제조방법은, 고농도의 불순물이 도프된 제1도전형의 반도체기판상에 고농도의 불순물이 도프된 제2도전형의 버퍼층을 형성하는 공정과; 상기 버퍼층상에 에피택셜성장에 의해 저농도의 제2도전형의 반도체층을 형성하는 공정과; 상기 반도체층상에 형성되고, 산화막을 사이에 두고 폴리실리콘막을 형성하는 공정과; 상기 폴리실리콘막상에 감광막패턴을 형성하여 웰영역을 정의하는 공정과; 상기 감광막패턴을 마스크로 사용하여 상기 폴리실리콘막과 상기 산화막을 선택적으로 제거하여 게이트산화막 및 게이트폴리실리콘막을 형성하는 공정과; 상기 감광막패턴을 제거하는 공정과; 상기 게이트폴리실리콘막을 마스크로 사용하여 불순물이온을 상기 웰영역으로 주입하고 그리고 확산에 의해 제1도전형의 웰을 형성하는 공정과; 상기 게이트폴리실리콘막에 의해서 정의된 상기 웰의 표면상에 질화막패턴을 형성하여 래치업 제어용 불순물주입영역과 소오스접합영역을 정의하는 공정과; 상기 게이트폴리실리콘막과 상기 질화막패턴을 소오스접합형성용 마스크로 사용하여 고농도의 제2도전형의 불순물을 상기 웰내에 주입하여 불순물주입층을 형성하는 공정과; 다시 상기 게이트폴리실리콘막과 상기 질화막패턴을 불순물주입영역형성용 마스크로 사용하여 상기 웰의 불순물농도보다 높은 농도의 제1도전형의 불순물을 상기 웰내에 주입하여 불순물주입층을 형성하는 공정과; 상기 불순물주입층을 확산시켜서 상기 웰의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 불순물확산영역과 제2도전형의 소오스접합영역을 형성하고, 상기 불순물확산영역이 상기 소오스접합영역의 저부를 덮게하는 공정과; 상기 질화막패턴의 제거후, 캐소드오믹접촉부형성용 마스크를 사용하는 제1도전형의 불순물이온주입에 의해서 상기 불순물확산영역의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 캐소드오믹접촉영역을 형성하는 공정과; 상기 게이트폴리실리콘막과 전기적으로 접촉되게 하는 절연막을 사이에 끼우고 상기 캐소드오믹접촉영역상에 금속전극을 형성하는 공정을 포함한다.According to still another aspect of the present invention, a method of manufacturing a power semiconductor device includes: forming a buffer layer of a second conductive type doped with a high concentration of impurities on a first conductive semiconductor substrate doped with a high concentration of impurities; Forming a low-concentration second conductive semiconductor layer by epitaxial growth on the buffer layer; Forming a polysilicon film on the semiconductor layer with an oxide film interposed therebetween; Forming a photoresist pattern on the polysilicon film to define a well region; Selectively removing the polysilicon film and the oxide film using the photosensitive film pattern as a mask to form a gate oxide film and a gate polysilicon film; Removing the photoresist pattern; Implanting impurity ions into the well region using the gate polysilicon film as a mask and forming a well of a first conductivity type by diffusion; Forming a nitride film pattern on the surface of the well defined by the gate polysilicon film to define an impurity implantation region and a source junction region for latch-up control; Using the gate polysilicon film and the nitride film pattern as a mask for forming a source junction to inject a high concentration of second conductive impurities into the well to form an impurity implantation layer; Using the gate polysilicon film and the nitride film pattern as a mask for forming an impurity implantation region, implanting impurities of a first conductivity type higher than the impurity concentration of the well into the well to form an impurity implantation layer; The impurity implantation layer is diffused to form an impurity diffusion region of a first conductivity type and a source junction region of a second conductivity type having an impurity concentration higher than that of the well, wherein the impurity diffusion region is a bottom of the source junction region. Covering the process; After removal of the nitride film pattern, a first conductive type cathode ohmic contact region having a higher impurity concentration than the impurity concentration of the impurity diffusion region is formed by implanting the first conductive type impurity ion using a mask for forming a cathode ohmic contact portion. Process of doing; And interposing an insulating film in electrical contact with the gate polysilicon film and forming a metal electrode on the cathode ohmic contact region.
본 발명의 또 다른 특징에 의하면, 반도체기판상에 형성된 저농도의 불순물이 도프된 제1도전형의 웰과, 이 웰내에 형성된 고농도의 불순물이 도프된 제2도전형의 소오스접합영역과, 게이트산화막을 사이에 두고 형성된 게이트폴리실리콘막을 갖는 전력반도체장치는, 상기 웰내에 형성되어 있고, 상기 소오스접합영역들사이에서 고농도의 불순물이 도프된 제1도전형 캐소드 오믹접촉영역과; 상기 웰내에서 상기 소오스접합영역의 바로 아래에 형성되어 있고, 상기 소오스접합영역의 하부를 덮도록 연장되어 있으며, 그리고 상기 캐소드 오믹접촉영역의 불순물농도보다 낮고 그리고 상기 웰의 불순물농도보다 높은 불순물이 도프된 제1도전형의 불순물확산영역을 더욱 포함한다.According to still another aspect of the present invention, a first conductive type well doped with a low concentration of impurities formed on a semiconductor substrate, a source junction region of a second conductive type doped with a high concentration of impurities formed in the well, and a gate oxide film A power semiconductor device having a gate polysilicon film formed therebetween, comprising: a first conductive cathode ohmic contact region formed in the well and doped with a high concentration of impurities between the source junction regions; An impurity formed in the well beneath the source junction region, extending to cover the bottom of the source junction region, and having a lower impurity concentration than the cathode ohmic contact region and higher than an impurity concentration of the well And a dopant diffusion region of the first conductive type.
본 발명의 또 다른 특징에 의하면, 반도체기판상에 형성된 저농도의 불순물이 도프된 제1도전형의 웰과, 이 웰내에 형성된 고농도의 불순물이 도프된 제2도전형의 소오스접합영역과, 게이트산화막을 사이에 두고 형성된 게이트폴리실리콘막을 갖는 전력반도체장치의 제조방법은, 상기 웰내에 형성되어 있고, 상기 소오스접합영역들 사이에서 고농도의 불순물이 도프된 제1도전형 캐소드오믹접촉영역을 형성하는 공정과; 상기 웰내에서 상기 소오스접합영역의 하부에 형성되어 있으며, 그리고 상기 캐소드오믹접촉영역의 불순물농도보다 낮고 그리고 상기 웰의 불순물농도보다 높은 불순물이 도프된 제1도전형의 불순물 확산영역을 형성하는 공정을 더욱 포함한다.According to still another aspect of the present invention, a first conductive type well doped with a low concentration of impurities formed on a semiconductor substrate, a source junction region of a second conductive type doped with a high concentration of impurities formed in the well, and a gate oxide film A method of manufacturing a power semiconductor device having a gate polysilicon film formed therebetween is a step of forming a first conductive cathode ohmic contact region formed in the well and doped with a high concentration of impurities between the source junction regions. and; Forming a dopant diffusion region of the first conductivity type formed in the well under the source junction region and doped with an impurity lower than an impurity concentration of the cathode ohmic contact region and higher than an impurity concentration of the well; It includes more.
[작용][Action]
상술한 전력반도체장치에 의하면, 캐소드오믹접촉부와 웰사이에 형성된 p형 불순물확산층에 의해서 래치업이 제어될 수 있기 때문에 상기 소오스접합영역의 아래로 흐르는 홀전류의 증가를 방지할 수 있어서 래치업의 발생을 방지한다.According to the above-described power semiconductor device, since the latch-up can be controlled by the p-type impurity diffusion layer formed between the cathode ohmic contact portion and the well, an increase in the hall current flowing below the source junction region can be prevented. Prevent occurrence.
또한, 상술한 본 발명의 방법에 의하면, 래치업을 제어하기 위하여 p-형 웰을 관통하여 반도체층까지 p+형 웰을 형성하지 않기 때문에 이 p+형 웰을 형성하는 데 필요한 이온주입법(p+well implantation)을 사용하지 않기 때문에 각각의 셀마다 약 2-3㎛의 폭을 갖는 이온주입창을 오픈시킬 필요가 없어서, 그의 제조공정이 간소화됨은 물론 칩사이즈를 축소시킬 수 있다.In addition, according to the method of the present invention described above, since the p + type well is not formed through the p − type well to the semiconductor layer in order to control the latch up, the ion implantation method (p) necessary for forming the p + type well (p) is required. + Well implantation) is not used, so it is not necessary to open an ion implantation window having a width of about 2-3 μm for each cell, thereby simplifying the manufacturing process and reducing the chip size.
[실시예]EXAMPLE
이하 본 발명의 실시예를 첨부도면 제2도 내지 제6도에 의거하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2 to 6.
제2도를 참조하면, 본 발명의 신규한 전력반도체장치는 고농도의 불순물로 도프된 n+형 소오스접합영역(25)들사이에서 고농도의 불순물이 도프된 p+형 캐소드오믹접촉영역(27)이 저농도의 불순물이 도프된 p-형 웰(19)내에 형성되어 있고, 래치업을 제어하는 p형 불순물확산영역(24)이 상기 웰(19)내에서 상기 소오스 접합영역(25)의 바로 아래에 형성되어 있다. 또한, 상기 불순물확산영역(24)은 상기 캐소드오믹접촉영역(27)보다 낮고 그리고 상기 웰(19)보다 높은 불순물농도를 갖는다.Referring to FIG. 2, the novel power semiconductor device of the present invention is a p + type cathode ohmic contact region 27 doped with a high concentration of impurities between n + type source junction regions 25 doped with a high concentration of impurities. A p-type impurity diffusion region 24 controlling the latch-up is formed in the p - type well 19 doped with this low concentration of impurities, and is directly below the source junction region 25 in the well 19. It is formed in. Further, the impurity diffusion region 24 has an impurity concentration lower than the cathode ohmic contact region 27 and higher than the well 19.
이와 같은 본 발명의 전력반도체장치에 의하면, 상기 p-형 웰(19)이 저농도의 불순물을 함유하고 있는 영역으로 되어 있고 그리고 이 웰(19)내에 상대적으로 높은 불순물농도를 갖는 불순물확산영역(24)이 형성되어 있기 때문에, 고농도의 불순물이 도프된 p+형 웰을 형성하기 위한 이온주입방법을 사용하지 않고도 상술한 래치-업을 개선할 수 있다.According to the power semiconductor device of the present invention, the impurity diffusion region 24 in which the p − type well 19 is a region containing a low concentration of impurities and has a relatively high impurity concentration in the well 19 is provided. ), The above-described latch-up can be improved without using an ion implantation method for forming a p + type well doped with a high concentration of impurities.
제3a도 내지 제3i도는 본 발명의 실시예에 따른 제2도의 전력반도체장치의 제조방법을 보여주고 있는 단면도이고, 제2도에 도시된 구성요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 병기한다.3A to 3I are cross-sectional views illustrating a method of manufacturing the power semiconductor device of FIG. 2 according to an embodiment of the present invention, and the same reference numerals are used for components having the same functions as those shown in FIG. Staging.
제3a도를 참조하면, 고농도의 p+형 반도체기판(12)상에는 인(P: phosphorous )을 도펀트(dopant)로하여 고농도이면서 두께가 얇은 n+형 버퍼층(13)이 에피택셜성장에 의해 형성된다. 또한, 상기 n+형 버퍼층(13)상에는 인(P)을 도펀트로 하는 저농도의 n-형 반도체층(14)이 에피택셜성장에 의해 형성된다.Referring to FIG. 3A, on the high concentration p + type semiconductor substrate 12, phosphorus (P) is used as a dopant, and a high concentration and thin n + type buffer layer 13 is formed by epitaxial growth. do. Further, on the n + type buffer layer 13, a low concentration n − type semiconductor layer 14 having phosphorus (P) as a dopant is formed by epitaxial growth.
이어 상기 n-형 반도체층(14)상에, 산화막과 폴리실리콘막 및 감광막을 차례로 형성하고, 게이트형성용 마스크를 사용하는 잘 알려진 사진공정에 의해 상기 감광막을패터닝하여 웰영역을 정의한다. 상기 감광막의 패터닝에 의해서 형성된 감광막패턴(17)을 게이트형성용 마스크로 사용하는 식각공정에 의해, 제3b도에 도시된 바와 같이, 상기 폴리실리콘막과 산화막이 차례로 제거되어서 상기 반도체층(14)상에 게이트산화막(15)과 게이트폴리실리콘막(16)이 형성된다.Subsequently, an oxide film, a polysilicon film, and a photosensitive film are sequentially formed on the n − type semiconductor layer 14, and the photoresist film is patterned by a well-known photographic process using a gate forming mask to define a well region. By the etching process using the photoresist pattern 17 formed by patterning the photoresist as a gate forming mask, as shown in FIG. 3B, the polysilicon film and the oxide film are sequentially removed to form the semiconductor layer 14. A gate oxide film 15 and a gate polysilicon film 16 are formed on it.
상기 게이트폴리실리콘막(16)은 게이트전극으로서 기능하기 위해서는 도전성을 가져야 하는 데, 이 기술분야에서 잘 알려진 인시튜(in-situ)기술에 의해 형성될 수 있고, 또한 폴리실리콘막의 도포후 뒤따르는 불순물주입에 의해 형성될 수 있다.The gate polysilicon film 16 must be conductive in order to function as a gate electrode, which can be formed by in-situ techniques well known in the art, and is also followed by the application of the polysilicon film. It may be formed by impurity injection.
상기 감광막패턴(17)의 제거후, 상기 게이트폴리실리콘막(16)을 웰형성용 마스크로 사용하여 저농도의 p-형 불순물이온을 주입하면, 제3c도에 도시된 바와 같이, 상기 반도체층(14)내에 불순물이온들이 주입되어 형성된 p-형 불순물주입층(18)이 형성된다. 이어 열확산공정을 실행하여 상기 p형 불순물주입층(18)이 확산되어서 p-형 웰(19)이 제3d도에 도시된 바와 같이 형성된다.After removal of the photoresist pattern 17, a low concentration of p − -type impurity ions are implanted using the gate polysilicon layer 16 as a mask for forming a well, and as shown in FIG. 3C, the semiconductor layer ( A p − type impurity implantation layer 18 formed by implanting impurity ions into 14 is formed. The p-type impurity implantation layer 18 is then diffused by performing a thermal diffusion process to form a p-type well 19 as shown in FIG. 3d.
한편, 도면에서는 도시되어 있지 않지만, 제3b도에 도시된 바와 같이 상기 식각공정에서 폴리실리콘막만을 제거하여 패턴화된 게이트폴리실리콘막(16)을 형성한 다음, 즉 그 폴리실리콘막의 하부막인 산화막을 제거하지 않은 다음, 이온주입공정을 실행하여 상기 불순물주입층(18)을 형성할 수 있다. 이 경우, 상기 반도체층(14)의 표면이 상기 이온주입공정이 실행된다 하더라도 손상받지 않게 된다. 이어서, 상기 게이트폴리실리콘막(16)에 의해서 노출된 산화막을 제거하여 게이트산화막(15)을 형성할 수도 있다.On the other hand, although not shown in the drawing, as shown in FIG. 3B, only the polysilicon film is removed in the etching process to form the patterned gate polysilicon film 16, that is, the lower film of the polysilicon film. After the oxide film is not removed, the impurity implantation layer 18 may be formed by performing an ion implantation process. In this case, the surface of the semiconductor layer 14 is not damaged even if the ion implantation process is performed. Subsequently, the oxide film exposed by the gate polysilicon film 16 may be removed to form the gate oxide film 15.
제3e도 및 제3f도에 도시된 바와 같이, 질화막을 상기 게이트폴리실리콘막(16)과 노출된 반도체기판의 표면상에 도포한 다음, 그 질화막을 패터닝하고, 이때에 형성된 질화막패턴(21)과 상기 게이트폴리실리콘막(16)을 래치업제어용 불순물주입영역을 형성하기 위해 사용되는 마스크로 사용하여 불순물주입공정을 실행한다. 즉, 상기 마스크를 사용하여 상기 웰(19)내에 p형 불순물이온을 주입하면, 상기 웰(19)내의 소정깊이에 p형 불순물주입층(20)이 형성된다.As shown in FIGS. 3E and 3F, a nitride film is applied on the surface of the gate polysilicon film 16 and the exposed semiconductor substrate, and then the nitride film is patterned, and the nitride film pattern 21 formed at this time is formed. And the gate polysilicon film 16 as a mask used for forming the impurity implantation region for latch-up control, to perform an impurity implantation process. That is, when p-type impurity ions are implanted into the well 19 using the mask, the p-type impurity implantation layer 20 is formed at a predetermined depth in the well 19.
계속해서, 상기 마스크를 소오스접합부형성용 마스크로 사용하여 고농도의 n+형 불순물이온을 적절한 에너지를 갖고 주입하면, 제3f도에 도시된 바와 같이, n+형 불순물주입층(22)이 상기 p형 불순물주입층(20)과 상기 반도체기판의 표면사이에 형성된다.Subsequently, when the mask is used as a source junction forming mask, a high concentration of n + -type impurity ions are implanted with appropriate energy, and as shown in FIG. 3F, the n + -type impurity implantation layer 22 is formed as shown in FIG. It is formed between the type impurity injection layer 20 and the surface of the semiconductor substrate.
이 실시예에서는 상기 p형 불순물주입층(20)의 형성후 상기 n+형 불순물주입층(22)이 형성되는 것을 보여주고 있지만, 상기 n+형 불순물주입층(22)이 먼저 형성한 다음 상기 p형 불순물주입층(20)이 형성되어도 동일한 결과를 얻을 수 있다.In this embodiment, the n + type impurity injection layer 22 is formed after the p type impurity injection layer 20 is formed, but the n + type impurity injection layer 22 is formed first, and then the The same result can be obtained even if the p-type impurity injection layer 20 is formed.
이어 상기 질화막패턴(21)을 제거한 후, 열확산공정을 실행하면, 상기 n+형 불순물주입층(22)과 상기 p형 불순물주입층(20)에 있는 불순물이온이 확산되어서 각각 n+형 소오스접합영역(25)과 래치-제어용 불순물확산영역(24)이 제3g도에 도시된 바와 같이 형성된다. 이때, 상기 불순물확산영역(24)은, 열확산시간과 온도를 적절히 조절함으로써, 상기 p-형 웰(19)내에서 상기 n+형 소오스접합영역(25)의 하부를 덮게 되고 그리고 상기 게이트산화막(15)의 하부에 있는 채널까지는 연장되지 않게 형성된다.Subsequently, when the nitride film pattern 21 is removed and a thermal diffusion process is performed, impurity ions in the n + type impurity injection layer 22 and the p type impurity injection layer 20 are diffused to form n + type source junctions, respectively. The region 25 and the latch-control impurity diffusion region 24 are formed as shown in FIG. 3G. At this time, the impurity diffusion region 24 covers the lower portion of the n + type source junction region 25 in the p − type well 19 by appropriately adjusting the thermal diffusion time and temperature. It does not extend to the channel in the lower part of 15).
상기 p형 불순물확산영역(24)은 또한 상기 p-형 웰(19)보다 높은 불순물농도를 갖고 있기 때문에 래치-업현상을 방지할 수 있다.Since the p-type impurity diffusion region 24 also has a higher impurity concentration than the p − type well 19, the latch-up phenomenon can be prevented.
즉, 상기 n+형 소오스 접합영역(25)의 아래에는 래치업제어용 상기 불순물확산영역(24)이 형성되어 있기 때문에, 상기 소오스접합영역(25)아래의 저항값이 작아지게 되어 상기 p형 불순물확산영역(24)과 상기 n+형 소오스 접합영역(25)과의 전압차가 작아지게 되어 기생 npnp다이리스터가 작동되는 것을 방지할 수 있다.That is, since the impurity diffusion region 24 for latch-up control is formed under the n + type source junction region 25, the resistance value under the source junction region 25 becomes small, and the p-type impurity is reduced. Since the voltage difference between the diffusion region 24 and the n + type source junction region 25 becomes small, the parasitic npnp thyristors can be prevented from operating.
또한, 상기 게이트폴리실리콘막(16)을 마스크로 사용하여 고농도의 p+형 불순물이온을 주입하여 상기 불순물확산영역(24)의 표면에 p+형 불순물주입층(26)을 제3h도에 도시된 바와 같이 형성한 다음, 후속하는 열처리공정에 의해 상기 불순물주입층(26)의 불순물이온들이 확산되어 캐소드오믹접촉영역(27)이 형성된다. 또한 상기 캐소드오믹접촉영역(27)은 상술한 바와 같이 별도의 열처리공정에 의해 형성될 수 있지만, 후속하는 PSG막의 도포공정에서 PSG막의 형성과 동시에 형성될 수 있다. 상기 게이트 폴리실리콘막(16)을 캐소드오믹접촉 형성용 마스크로 사용하여 상기 영역(27)을 상기 p형 불순물확산영역(24)의 표면에 형성할 수 있는 것은 상기 n+형 소오스접합영역(26)의 불순물농도가 상기 p+형 캐소드오믹접촉영역(27)의 불순물농도보다 상대적으로 높게 형성되어 있기 때문이다.In addition, a high concentration of p + -type impurity ions are implanted using the gate polysilicon film 16 as a mask to show a p + -type impurity implantation layer 26 on the surface of the impurity diffusion region 24 in FIG. 3h. After forming as described above, the impurity ions of the impurity injection layer 26 are diffused by a subsequent heat treatment process to form the cathode ohmic contact region 27. In addition, the cathode ohmic contact region 27 may be formed by a separate heat treatment process as described above, but may be formed simultaneously with the formation of the PSG film in the subsequent application process of the PSG film. It is capable of using the gate polysilicon film 16 as a mask for a cathode ohmic contact is formed to form the region 27 on the surface of the p-type impurity diffusion region 24, the n + type source junction region (26 This is because the impurity concentration of c) is relatively higher than the impurity concentration of the p + type cathode ohmic contact region 27.
이어, 상기 게이트폴리실리콘막(16)을 포함하여 상기 반도체기판상에 PSG막(28)을 도포 및 패터닝하여 상기 캐소드오믹접촉영역(27)은 물론 상기 소오스접합영역(25)의 일부표면이 노출되는 콘택홀이 형성되고, 이어 금속전극(29)을 상기 콘택홀을 충전하면서 상기 PSG막(28)상에 제3i도와 같이 형성한다. 상기 PSG막(29)은 상기 게이트폴리실콘막(16)을 상기 금속전극(29)과의 전기적인 접촉을 방지하기 위하여 제공된 것이다. 또한 상기 PSG(29)의 형성후, 리플로우(reflow)공정을 실행하므로서, 상기 제1불순물주입층(18)을 형성하기 위해 상기 반도체층(14)의 노출된 표면을 통하여 이온주입을 할 때 발생되는 표면손상을 보상할 수 있다. 즉, 상기 리플로우공정을 고온에서 약 20-30분동안 실행하면, 이온주입시 손상된 상기 반도체층(14)의 표면이 다시 고루게(smooth) 된다.Subsequently, the PSG film 28 is coated and patterned on the semiconductor substrate including the gate polysilicon film 16 to expose the cathode ohmic contact region 27 and a part of the surface of the source junction region 25. The contact hole is formed, and then a metal electrode 29 is formed on the PSG film 28 as shown in FIG. 3I while filling the contact hole. The PSG film 29 is provided to prevent electrical contact of the gate polysilicon film 16 with the metal electrode 29. In addition, when the ion implantation is performed through the exposed surface of the semiconductor layer 14 to form the first impurity injection layer 18 by performing a reflow process after the formation of the PSG 29. It is possible to compensate for surface damage generated. That is, when the reflow process is performed at a high temperature for about 20-30 minutes, the surface of the semiconductor layer 14 damaged during ion implantation is smooth again.
제4a도는 상술한 방법에 의해서 제조된 전력반도체장치의 채널층을 따라 취한 단면도이고, 제4b도는 상기 전력반도체기판의 표면에서 수평방향으로 불순물주입영역들의 도펀트의 농도를 보여주고 있는 곡선을 도시한 도면이다. 제4b도를 참고하면, 채널층의 표면에 p형 불순물농도가 증가되어 있지 않음을 보여주고 있다. 즉 래치업제어용 p형 불순물확산영역(24)이 소오스접합영역(25)의 경계를 따라 채널층까지 형성되어 있지 않다는 것을 보여주고 있다.FIG. 4A is a cross-sectional view taken along the channel layer of the power semiconductor device manufactured by the above-described method, and FIG. 4B is a curve showing the concentration of dopants of impurity implantation regions in the horizontal direction on the surface of the power semiconductor substrate. Drawing. Referring to FIG. 4B, it is shown that the p-type impurity concentration does not increase on the surface of the channel layer. That is, it is shown that the p-type impurity diffusion region 24 for latch-up control is not formed along the boundary of the source junction region 25 to the channel layer.
제5a도는 상기 전력반도체장치의 소오스접합영역(25)의 표면으로부터 수직으로 취한 단면도이고, 제5b도는 상기 소오스접합영역(25)의 바로 아래에 p형 도펀트가 확산되어 있는 영역이 있는 것을 보여주고 있는 곡선을 도시하고 있다. 제5b도에 도시된 바와같이, 소오스접합영역(25)의 아래에 p형 웰(19)보다 높은 농도를 갖는 p형 도펀트가 확산되어 있어서, 이 영역을 통하여 흐르는 홀전류를 감소시킬 수 있음을 구조적으로 보여주고 있다.FIG. 5A is a cross-sectional view taken vertically from the surface of the source junction region 25 of the power semiconductor device, and FIG. 5B shows a region in which a p-type dopant is diffused directly below the source junction region 25. The curve is shown. As shown in FIG. 5B, a p-type dopant having a concentration higher than that of the p-type well 19 is diffused under the source junction region 25, so that the hole current flowing through the region can be reduced. It is shown structurally.
또한 제6a도는 상기 전력반도체장치의 캐소드오믹접합영역(27)의 표면으로부터 수직방향으로 절취한 단면도이고, 제6b도는 캐소드콘택표면에 금속전극(29)과의 접촉특성을 좋게 하기 위하여 고농도의 p+형 도펀트가 확산되어 있는 것을 보여주고 있다.FIG. 6A is a cross-sectional view taken vertically from the surface of the cathode ohmic junction region 27 of the power semiconductor device, and FIG. 6B is a high concentration p in order to improve contact characteristics with the metal electrode 29 on the cathode contact surface. The positive dopant is spreading.
[발명의 효과][Effects of the Invention]
상술한 방법에 의해서 제조된 전력반도체장치에 있어서, 상기 p+형 캐소드오믹접촉영역(27)은 상기 래치업 제어용 p형 불순물확산층(24)보다 고농도로 도프되어 있기 때문에 상기 금속전극(29)의 접촉특성이 좋아지게 되고, 또한 상기 p형 불순물확산층(24)은 상기 소오스접합영역(25)의 바로 아래에 형성되어 있으면서 상기 웰(19)보다 높지만 상기 캐소드오믹접촉영역(27)보다 낮은 불순물농도를 갖고있기 때문에 상기 소오스접합영역(25)의 아래로 흐르는 홀전류의 증가를 방지할 수 있다.In the power semiconductor device manufactured by the above-described method, the p + type cathode ohmic contact region 27 is doped at a higher concentration than the p-type impurity diffusion layer 24 for latch-up control. The contact characteristics are improved, and the p-type impurity diffusion layer 24 is formed under the source junction region 25 and is higher than the well 19 but lower than the cathode ohmic contact region 27. Because of this, an increase in the hole current flowing under the source junction region 25 can be prevented.
게다가, 상술한 본 발명의 방법에 의하면, 래치업을 제어하기 위하여 p-형 웰을 관통하여 반도체층까지 p+형 웰을 형성할 필요가 없기 때문에 p+형 웰을 형성하지 않고도 래치업의 발생을 방지할 수 있다.In addition, according to the method of the present invention described above, it is not necessary to form the p + type well through the p − type well to the semiconductor layer in order to control the latch up, so that the latch up is generated without forming the p + type well. Can be prevented.
더욱이, 본 발명의 방법에서는 p+형 웰을 형성하는데 필요한 이온주입법(p+well implantation)을 사용하지 않기 때문에 각각의 셀마다 약 2-3㎛의 폭을 갖는 이온주입창을 오픈시킬 필요가 없어서 그 이온주입창형성용 마스크를 제작할 필요가 없다. 그 결과, 제조공정이 간소화됨은 물론 칩사이즈를 축소시킬 수 있다.Furthermore, since the method of the present invention does not use the p + well implantation necessary to form a p + type well, there is no need to open an ion implantation window having a width of about 2-3 μm for each cell. It is not necessary to produce the ion implantation window forming mask. As a result, the manufacturing process can be simplified and the chip size can be reduced.
Claims (6)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006994A KR100206193B1 (en) | 1996-03-15 | 1996-03-15 | A power semiconductor device and a method of fabricating the same |
| DE1997110731 DE19710731B4 (en) | 1996-03-15 | 1997-03-14 | Power semiconductor device and method for its production |
| CN 97111663 CN1094658C (en) | 1996-03-15 | 1997-03-15 | Power semiconductor device and method of fabricating the same |
| JP06363997A JP4030148B2 (en) | 1996-03-15 | 1997-03-17 | Power semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006994A KR100206193B1 (en) | 1996-03-15 | 1996-03-15 | A power semiconductor device and a method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970067940A KR970067940A (en) | 1997-10-13 |
| KR100206193B1 true KR100206193B1 (en) | 1999-07-01 |
Family
ID=19453177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006994A KR100206193B1 (en) | 1996-03-15 | 1996-03-15 | A power semiconductor device and a method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206193B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021157761A1 (en) * | 2020-02-06 | 2021-08-12 | 엘지전자 주식회사 | Metal-oxide-semiconductor field-effect transistor device and manufacturing method therefor |
-
1996
- 1996-03-15 KR KR1019960006994A patent/KR100206193B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021157761A1 (en) * | 2020-02-06 | 2021-08-12 | 엘지전자 주식회사 | Metal-oxide-semiconductor field-effect transistor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067940A (en) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175276B1 (en) | Power semiconductor device and method of manufacturing the same | |
| US5032532A (en) | Method for fabricating insulated gate semiconductor device | |
| KR910000929B1 (en) | Graded extended drain concept for reduced hot electron effect | |
| EP0583897B1 (en) | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor | |
| KR950011782B1 (en) | Mos type semiconductor and its making mehtod | |
| US5179034A (en) | Method for fabricating insulated gate semiconductor device | |
| KR0163875B1 (en) | A semiconductor device and method for fabricating thereof | |
| US4970173A (en) | Method of making high voltage vertical field effect transistor with improved safe operating area | |
| KR0159141B1 (en) | Semiconductor device having a plurality of impurity layers and manufacturing method thereof | |
| KR900008153B1 (en) | Semiconductor device and its manufacturing method | |
| JPH1167786A (en) | Semiconductor device and manufacture thereof | |
| US5670811A (en) | Vertical insulated gate semiconductor device having high current density and high reliability | |
| JP4030148B2 (en) | Power semiconductor device and manufacturing method thereof | |
| KR100606530B1 (en) | Semiconductor device | |
| EP0213972A1 (en) | Method for shifting the threshold voltage of DMOS transistors | |
| US4216038A (en) | Semiconductor device and manufacturing process thereof | |
| KR100206193B1 (en) | A power semiconductor device and a method of fabricating the same | |
| US5143859A (en) | Method of manufacturing a static induction type switching device | |
| KR0173964B1 (en) | Method of fabricating a power semiconductor device with latch-up control structure | |
| US5264381A (en) | Method of manufacturing a static induction type switching device | |
| JP2808945B2 (en) | Method of manufacturing vertical MOS field effect transistor | |
| KR0126116B1 (en) | The manufacturing method for s-ram device | |
| KR0174569B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100194204B1 (en) | MOS transistor and manufacturing method thereof | |
| JP2687489B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 16 |
|
| EXPY | Expiration of term |