KR100204418B1 - Method for forming an element isolation in a semiconductor device - Google Patents
Method for forming an element isolation in a semiconductor device Download PDFInfo
- Publication number
- KR100204418B1 KR100204418B1 KR1019950069594A KR19950069594A KR100204418B1 KR 100204418 B1 KR100204418 B1 KR 100204418B1 KR 1019950069594 A KR1019950069594 A KR 1019950069594A KR 19950069594 A KR19950069594 A KR 19950069594A KR 100204418 B1 KR100204418 B1 KR 100204418B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- forming
- theos
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Abstract
본 발명은 반도체 소자 분리방법에 관한 것으로, 영역 분리가 요구되는 실리콘 기판상의 활성 영역과 필드 영역의 경계 부분에 소정 깊이의 제1트렌치를 형성하는 단계; 상기 제1트렌치의 내부에 BSG막을 매립한 후 이와 같이된 전체 구조의 상부에 소정 두께의 제1테오스 산화막을 형성하는 단계; 상기 제1테오스 산화막을 식각하여 필드 영역이 형성될 실리콘 기판을 노출시키는 단계; 상기 제1테오스 산화막을 식각의 장벽으로 실리콘 기판을 식각하여 상기 제1트렌치와 동일한 깊이의 제2트렌치를 형성하는 단계; 상기 제2트렌치를 포함하는 전체 구조의 상부에 소정 두께의 제2테오스 산화막을 형성하는 단계; 및 상기 제2테오스 산화막과 제1테오스 산화막을 기판과 동일 평면이 되도록 연마하여 BSG막으로 둘러싸인 필드 산화막을 형성하는 단계로 구성한 것이다. 이와 같은 본 발명에 의한 반도체 소자 분리방법은 질화막을 사용하지 않는 트렌치 형태의 필드 산화막을 형성하여 소자를 분리하는 방법으로써, 질화막을 사용하지 않음으로 인한 파티클의 오염을 줄일 수 있고, 또한 활성 영역을 충분히 확보할 수 있으므로 반도체 소자의 집적도 및 전기적 특성을 개선시킬 수 있다.The present invention relates to a semiconductor device isolation method, comprising: forming a first trench of a predetermined depth in a boundary portion between an active region and a field region on a silicon substrate requiring region separation; Embedding a BSG film in the first trench and forming a first theos oxide film having a predetermined thickness on top of the entire structure; Etching the first theos oxide film to expose a silicon substrate on which a field region is to be formed; Etching the silicon substrate using the first teOs oxide layer as a barrier for etching to form a second trench having the same depth as the first trench; Forming a second theos oxide film having a predetermined thickness on the entire structure including the second trench; And forming the field oxide film surrounded by the BSG film by polishing the second and first theos oxide films to be flush with the substrate. The semiconductor device isolation method according to the present invention forms a trench type field oxide film that does not use a nitride film, and separates the devices. Thus, contamination of particles due to the absence of a nitride film can be reduced, and an active region can be reduced. Since it can ensure enough, the integration degree and electrical characteristics of a semiconductor element can be improved.
Description
첨부한 도면의 제1a, b, c, d, e도는 본 발명의 반도체 소자 분리방법에 대한 공정도이다.Figures 1a, b, c, d, e of the accompanying drawings is a process chart for the semiconductor device separation method of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 제1트렌치1 silicon substrate 2 first trench
3 : BSG막 4 : 제1테오스 산화막3: BSG film 4: first theos oxide film
5 : 제트렌치 6 : 제2테오스 산화막5: Jet Wrench 6: 2nd Theos Oxide Film
7 : 필드 산화막7: field oxide film
본 발명은 반도체 소자 분리방법에 관한 것으로, 특히 넓은 활성 영역을 확보하면서도 실리콘 기판과의 단차를 완화시킬 수 있는 반도체 소자 분리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device isolation method, and more particularly, to a semiconductor device isolation method capable of alleviating a step with a silicon substrate while securing a wide active area.
일반적으로, 반도체 회로의 제조에 있어서, 소자간의 전기적 분리는 중요한 관심 대상중의 하나이며, 집적 회로의 집적도를 높이려는 측면에서 매우 중요한 문제로 떠오르고 있다.In general, in the manufacture of semiconductor circuits, electrical isolation between devices is one of important concerns, and has emerged as a very important problem in terms of increasing the degree of integration of integrated circuits.
이와 같은 반도체 소자의 분리방법에는 접합 분리방법, 산화 분리방법 및 트렌치 분리방법 등이 알려져 있으나, 이 중에서 공정의 편의와 우수한 격리 특성 및 실리콘 기판과의 산화 마스크로 질화막을 이용할 수 있는 산화 분리방법, 특히 소자 사이에 두껍고 일렬로 늘어선 산화물층을 제공하는 로코스(LOCOS) 공정이 주로 사용되고 있다.Such semiconductor device separation methods include a junction separation method, an oxide separation method, and a trench separation method, but among these, an oxide separation method that can use a nitride film as an oxide mask with a silicon substrate, and convenience of the process, excellent isolation characteristics, In particular, the LOCOS process, which provides a thick and lined oxide layer between devices, is mainly used.
상기한 바와 같은 종래의 로코스 공정은 실리콘 기판에 패드 산화막과 질화막을 형성한 다음, 상기 질화막, 패드 산화막을 선택적으로 식각하여 소자 분리 영역의 실리콘 기판을 노출시킨 후, 열산화 공정을 통하여 필드 산화막을 형성하는 방법으로 이루어지나, 이와 같은 종래의 소자 분리구조는 질화막의 하부로 필드 산화막이 침투하면서 새부리 형상의 버즈 빅이 유발됨으로써 활성 영역이 감소되는 단점을 내포하고 있는 것으로, 저밀도 집적 회로의 소자 제조에는 유용하게 사용되나, 고밀도 집적 회로의 소자 제조에는 사용할 수 없다는 문제가 있었다.In the conventional LOCOS process as described above, a pad oxide film and a nitride film are formed on a silicon substrate, and the nitride film and the pad oxide film are selectively etched to expose the silicon substrate in the device isolation region, and then the field oxide film is subjected to a thermal oxidation process. Although the conventional device isolation structure has a disadvantage in that the active region is reduced by penetrating the field oxide film into the lower portion of the nitride film to cause the bird's beak shape, the active area is reduced. Although useful for manufacturing, there is a problem that cannot be used for manufacturing a device of a high density integrated circuit.
또한, 상기한 바와 같은 문제를 해소하기 위하여 개량된 로코스 형태, 즉 트렌치 구조의 필드 산화막을 이용함으로써 활성 영역이 감소되는 문제를 해소하고자 한 소자 분리 구조가 알려지고 있으나, 이는 트렌치 영역의 폭에 대한 깊이를 비(L/H)인 종횡비(aspect ratio)에 따라 매립 상태가 결정되며, 종횡비가 다른 트렌치가 동일한 기판내에 형성될 경우 필드 산화막의 폭과 깊이가 달라짐으로써 집적도 및 전기적 특성을 저하시키는 문제로 작용하는 단점이 있다.In addition, an element isolation structure is known to solve the problem of reducing the active region by using an improved locos type, i.e., a trench oxide field oxide film, to solve the above problems. The buried state is determined by the aspect ratio of the depth (L / H), and when the trenches having different aspect ratios are formed in the same substrate, the width and depth of the field oxide film are changed to degrade the integration and electrical characteristics. There is a drawback to this problem.
본 발명은 상기와 같은 문제를 해소하기 위하여 안출한 것으로, 열공정으로 인한 활성 영역의 침투를 방지하면서, 종횡비가 서로 다른 트렌치 영역이 형성된 실리콘 기판에 일정 폭의 필드 산화막을 형성할 수 있어, 넓은 활성 영역을 확보함과 동시에 실리콘 기판과의 단차를 완화시킬 수 있는 반도체 소자 분리방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, while preventing the penetration of the active region due to the thermal process, it is possible to form a field oxide film having a predetermined width on the silicon substrate formed with trench regions having different aspect ratios. It is an object of the present invention to provide a semiconductor device isolation method that can secure an active region and reduce a step with a silicon substrate.
상기와 같은 본 발명의 목적은, 영역 분리가 요구되는 실리콘 기판상의 활성 영역과 필드 영역의 경계 부분에 소정 깊이의 제1트렌치를 형성하는 단계; 상기 제1트렌치의 내부에 BSG막을 매립한 후 이와 같이된 전체 구조의 상부에 소정 두께의 제1테오스 산화막을 형성하는 단계; 상기 제1테오스 산화막을 식각하여 필드 영역이 형성될 실리콘 기판을 노출시키는 단계; 상기 제1테오스 산화막을 식각의 장벽으로 실리콘 기판을 식각하여 상기 제1트렌치와 동일한 깊이의 제2트렌치를 형성하는 단계; 상기 제2트렌치를 포함하는 전체 구조의 상부에 소정 두께의 제2테오스 산화막을 형성하는 단계; 및 상기 제2테오스 산화막과 제1테오스 산화막을 기판과 동일 평면이 되도록 연마하여 BSG막으로 둘러싸인 필드 산화막을 형성하는 단계로 구성함을 특징으로 하는 반도체 소자 분리방법을 제공함으로써 달성된다.An object of the present invention as described above comprises the steps of: forming a first trench of a predetermined depth in a boundary portion between an active region and a field region on a silicon substrate requiring region separation; Embedding a BSG film in the first trench and forming a first theos oxide film having a predetermined thickness on top of the entire structure; Etching the first theos oxide film to expose a silicon substrate on which a field region is to be formed; Etching the silicon substrate using the first teOs oxide layer as a barrier for etching to form a second trench having the same depth as the first trench; Forming a second theos oxide film having a predetermined thickness on the entire structure including the second trench; And forming a field oxide film surrounded by the BSG film by polishing the second and first theos oxide films so that they are flush with the substrate.
이와 같은 본 발명에 의한 반도체 소자 분리방법은 질화막을 사용하지 않는 트렌치 형태의 필드 산화막을 형성하여 소자를 분리하는 방법으로써, 질화막을 사용하지 않음으로 인한 파티클의 오염을 줄일 수 있고, 또한 활성 영역을 충분히 확보할 수 있으므로 반도체 소자의 집적도 및 전기적 특성을 개선시킬 수 있다.The semiconductor device isolation method according to the present invention forms a trench type field oxide film that does not use a nitride film, and separates the devices. Thus, contamination of particles due to the absence of a nitride film can be reduced, and an active region can be reduced. Since it can ensure enough, the integration degree and electrical characteristics of a semiconductor element can be improved.
이하, 상기한 바와 같은 본 발명의 바람직한 실시례를 첨부도면에 의거하여 보다 상세히 설명한다.Hereinafter, preferred embodiments of the present invention as described above will be described in more detail with reference to the accompanying drawings.
첨부한 도면의 제1a, b, c, d, e도는 본 발명의 반도체 소자 분리방법에 대한 공정도이다.Figures 1a, b, c, d, e of the accompanying drawings is a process chart for the semiconductor device separation method of the present invention.
도면에서 참조 부호 1은 실리콘 기판, 2는 제1트렌치, 3은 BSG막, 4는 제1테오스 산화막, 5는 제2트렌치, 6은 제2테오스 산화막, 7은 필드 산화막이다.In the drawings, reference numeral 1 is a silicon substrate, 2 is a first trench, 3 is a BSG film, 4 is a first theos oxide film, 5 is a second trench, 6 is a second theos oxide film, and 7 is a field oxide film.
도시된 바와 같이, 본 발명에 의한 반도체 소자 분리방법의 첫단계는 실리콘 기판(1)상에 소정 깊이의 제1트렌치(2)를 형성하는 것이다. 즉 1a도에 도시한 바와 같이, 영역 분리가 요구되는 실리콘 기판(1)상의 활성 영여과 필드 영역의 경계 부분에 사진 식각법으로 약 0.5 ~ 1.2㎛ 정도의 깊이를 갖는 제1트렌치(2)를 형성한다. (제1a도)As shown, the first step of the semiconductor device isolation method according to the present invention is to form a first trench 2 having a predetermined depth on the silicon substrate 1. That is, as shown in FIG. 1A, a first trench 2 having a depth of about 0.5 to 1.2 μm is formed on the boundary portion of the active filtration field region on the silicon substrate 1 requiring region separation by a photolithography method. Form. (Figure 1a)
상기의 단계에서 형성된 제1트렌치(2)에 BSG막(3)을 매립한 후 이와 같이된 전체 구조의 상부에 제1테오스 산화막(4)을 형성하는 것이 제2단계이다. 이 때 상기 제1테오스 산화막(4)은 약 1000 ~ 2000Å 정도의 두께로 형성한다. (제1b도)After filling the BSG film 3 in the first trench 2 formed in the above step, the second step is to form the first theos oxide film 4 on the entire structure. At this time, the first theos oxide film 4 is formed to a thickness of about 1000 ~ 2000Å. (Figure 1b)
그런 다음 1c도에서와 같이, 상기한 제1테오스 산화막(4)을 사진 식각법으로 식각하여 필드 영역이 형성될 실리콘 기판(1)을 노출시킨다.Then, as shown in FIG. 1C, the first teos oxide film 4 is etched by photolithography to expose the silicon substrate 1 on which the field region is to be formed.
이 후, 상기의 단계에서 노출된 실리콘 기판(1)을 식각하여 상기한 제1트렌치(2)와 동일한 깊이의 제2트렌치(5)를 형성하는 바, 이 때 상기 제1테오스 산화막(4)을 식각의 장벽으로 이용하여 노출된 실리콘 기판을 식각한다. 그런 다음 상기 제2트렌치(5)를 포함하는 실리콘 기판의 전체면에 제2테오스 산화막(6)을 약 3000 ~ 8000Å 정도의 두께로 형성한다. (제1d도)Thereafter, the silicon substrate 1 exposed in the above step is etched to form a second trench 5 having the same depth as that of the first trench 2 described above. ) Is used to etch the exposed silicon substrate. Then, the second theos oxide film 6 is formed on the entire surface of the silicon substrate including the second trench 5 to a thickness of about 3000 to 8000 Å. (Figure 1d)
1d도와 같은 상태에서 통상의 화학-기계적 연마법으로 실리콘 기판위에 증착된 제2테오스 산화막(6)과 그 하부의 제1테오스 산화막(4)을 연마하여 실리콘 기판을 노출시켜 1e도에 도시한 바와 같은 BSG막(3)으로 둘러싸인 필드 산화막(7)을 형성하여 소자간 분리를 이루는 것이다. 즉, 본 발명은 열산화 공정과 트렌치 구조의 필드 산화막을 혼용하여 열공정으로 인한 활성 영역의 침투를 방지하면서 종횡비가 서로 다른 트렌치 영역이 형성된 실리콘 기판에 일정 폭의 필드 산화막을 형성함으로써 활성 영역을 충분히 확보함과 아울러 기판과의 단차가 없는 소자 분리구조를 이룰 수 있도록 한 것이다.In the state as shown in FIG. 1d, the second theos oxide film 6 deposited on the silicon substrate and the first theos oxide film 4 disposed thereon are polished by a conventional chemical-mechanical polishing method to expose the silicon substrate, and as shown in FIG. 1e. The field oxide film 7 surrounded by the BSG film 3 is formed to form element-to-element separation. That is, the present invention uses a mixture of a thermal oxidation process and a trench oxide field oxide to prevent penetration of the active region due to the thermal process while forming a field oxide film having a predetermined width on the silicon substrate in which the trench regions having different aspect ratios are formed. It is to secure enough and to achieve a device isolation structure without a step with the substrate.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 소자 분리방법은 질화막을 사용하지 않는 트렌치 형태의 필드 산화막을 형성하여 소자를 분리하는 방법으로써, 질화막을 사용하지 않음으로 인한 파티클의 오염을 줄일 수 있고, 또한 활성 영역을 충분히 확보할 수 있으므로 반도체 소자의 집적도 및 전기적 특성을 개선시킬 수 있다.As described in detail above, the semiconductor device isolation method according to the present invention is a method of separating the devices by forming a trench type field oxide film without using a nitride film, and thus, it is possible to reduce contamination of particles due to not using the nitride film. In addition, since the active region can be sufficiently secured, the degree of integration and electrical characteristics of the semiconductor device can be improved.
이상에서 설명한 것은 본 발명에 의한 반도체 소자 분리방법을 실기하기 위한 하나의 실시례에 불과한 것으로, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.What has been described above is only one embodiment for practicing the semiconductor device separation method according to the present invention, those skilled in the art without departing from the gist of the present invention claimed in the claims below. Anyone could make various changes.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069594A KR100204418B1 (en) | 1995-12-30 | 1995-12-30 | Method for forming an element isolation in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069594A KR100204418B1 (en) | 1995-12-30 | 1995-12-30 | Method for forming an element isolation in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053494A KR970053494A (en) | 1997-07-31 |
| KR100204418B1 true KR100204418B1 (en) | 1999-06-15 |
Family
ID=19448517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069594A KR100204418B1 (en) | 1995-12-30 | 1995-12-30 | Method for forming an element isolation in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204418B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675892B1 (en) | 2005-05-06 | 2007-02-02 | 주식회사 하이닉스반도체 | Method for forming isolation area of semiconductor device and semiconductor device thereby |
-
1995
- 1995-12-30 KR KR1019950069594A patent/KR100204418B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675892B1 (en) | 2005-05-06 | 2007-02-02 | 주식회사 하이닉스반도체 | Method for forming isolation area of semiconductor device and semiconductor device thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053494A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554831B2 (en) | Semiconductor processing method for forming a substrate isolation trench | |
| EP0444836B1 (en) | Process for forming semiconductor device isolation regions | |
| US5244827A (en) | Method for planarized isolation for cmos devices | |
| EP0166983A2 (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| JPS6348180B2 (en) | ||
| JPH10335441A (en) | Manufacture of semiconductor device | |
| US5192706A (en) | Method for semiconductor isolation | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100204418B1 (en) | Method for forming an element isolation in a semiconductor device | |
| JPS5958838A (en) | Semiconductor device | |
| JP2770580B2 (en) | Method for manufacturing semiconductor element isolation region | |
| JP2812013B2 (en) | Method for manufacturing semiconductor device | |
| US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
| KR100225955B1 (en) | Method of forming an element isolation film in a semiconductor device | |
| KR100204417B1 (en) | Method for forming an element isolation in a semiconductor device | |
| KR0172724B1 (en) | Method of manufacturing field oxide film on the semiconductor device | |
| KR100204416B1 (en) | Method for forming an element isolation in a semiconductor device | |
| JPH10199875A (en) | Manufacture of semiconductor device | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| KR19980048836A (en) | Device Separating Method of Semiconductor Device | |
| KR20010001201A (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| KR19990006000A (en) | Device Separation Method of Semiconductor Device | |
| KR950005273B1 (en) | Manufacturing method of semiconductor device | |
| KR980012255A (en) | Device isolation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |