KR100202138B1 - Automatic threshold control method and circuit for image tracing apparatus - Google Patents
Automatic threshold control method and circuit for image tracing apparatus Download PDFInfo
- Publication number
- KR100202138B1 KR100202138B1 KR1019910021548A KR910021548A KR100202138B1 KR 100202138 B1 KR100202138 B1 KR 100202138B1 KR 1019910021548 A KR1019910021548 A KR 1019910021548A KR 910021548 A KR910021548 A KR 910021548A KR 100202138 B1 KR100202138 B1 KR 100202138B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- integrator
- reference voltage
- gain
- image
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/136—Segmentation; Edge detection involving thresholding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/194—Segmentation; Edge detection involving foreground-background segmentation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Closed-Circuit Television Systems (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
영상추적기에 관한 것으로 특히 TV카메라에 촬상된 영상신호 속에 포함된 특정표적을 추적하기위해 표적과 배경을 분리시킬 때 영상신호 일부를 추출하여 자동으로 쓰레쉬 홀드값을 조절하는 자동쓰레쉬 홀드 제어회로에 관한 것이다.In particular, the image tracker is an automatic threshold hold control circuit that automatically adjusts the threshold value by extracting a part of the image signal when the target and the background are separated to track a specific target included in the image signal captured by the TV camera. It is about.
영상추적에 있어서 원래의 영상신호에서 얻는 미분된 펄스 통해 영상신호의 표적과 배경을 분리하기위한 쓰레쉬 홀드값을 자동적으로 설정되도록 이루어지므로 별도의 부가회로 없이 설정되는 쓰레쉬 홀드값을 최적으로 조절할수 있다.In the image tracking, the threshold hold value for separating the target and the background of the image signal is automatically set through the differential pulse obtained from the original image signal, so the threshold hold value that is set without an additional circuit is optimally adjusted. can do.
Description
제1도는 종래의 영상추적 시스템의 블록구성도.1 is a block diagram of a conventional image tracking system.
제2도는 제1도의 각부 동작 파형도.2 is a waveform diagram of operating parts of FIG.
제3도는 본 발명에 따른 영상 추적 시스템의 블록구성도.3 is a block diagram of an image tracking system according to the present invention.
제4도는 제3도중 자동 쓰레쉬 홀드 제어회로(3)의 상세 회로도.4 is a detailed circuit diagram of the automatic threshold hold control circuit 3 in FIG.
제5도는 제4도의 각부 동작 파형도.5 is an operating waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 이득 조절 제곱기 20,50 : 제1-제2적분기10: gain control squarer 20,50: first to second integrator
30, 60 : 제1-제2부호변환기 70 : 디바이더30, 60: first to second code converter 70: divider
80 : 루트계산회로 40 : 이득 조절부80: route calculation circuit 40: gain control unit
본 발명은 영상추적 시스템에 관한 것으로 특히 TV카메라에 쵤상된 영상신호 속에 포함된 특정표적을 추적하기위해 표적과 배경을 분리시킬 때 영상신호 일부를 추출하여 자동으로 쓰레쉬 홀드값을 조절하는 자동쓰레쉬 홀드 제어회로 및 방법에 관한 것이다.The present invention relates to an image tracking system. In particular, an automatic threshold for automatically adjusting a threshold hold value by extracting a part of an image signal when separating a target and a background to track a specific target included in an image signal enhanced by a TV camera is provided. The present invention relates to a sea hold control circuit and a method.
제1도는 종래의 영상추적시스템의 블록구성도로서,1 is a block diagram of a conventional image tracking system.
제2도(2a)와 같은 화상이 TV카메라(1)에 의해 촬상되어 제2도(2a)와 같은 영상신호로 출력한다. 상기 TV카메라(1)에서 출력된 영상신호를 입력하는 증폭기 및 미분기(2)는 표적과 배경의 경계부(edge)가 미분된 제2도(2c)와 같은 펄스로 출력하게된다. 상기 증폭기 및 미분기(2)에서 출력된 펄스는 가변저항으로 구성된 이득 조절부(3)에 의해 제2도(2d)와 같이 수동으로 쓰레쉬 홀드 레벨값이 조절되어 에지 펄스 발생부(4)에서 제2도(2e)와 같은 에지펄스를 출력하게 된다.An image as shown in FIG. 2A is captured by the TV camera 1 and output as an image signal as shown in FIG. 2A. The amplifier and the differentiator 2 for inputting the video signal output from the TV camera 1 are output as pulses like the second diagram 2c in which the edges of the target and the background are differentiated. The pulse output from the amplifier and the differentiator 2 is manually adjusted as shown in FIG. 2D by the gain control unit 3 composed of a variable resistor, and thus the threshold hold level value is adjusted in the edge pulse generator 4. The edge pulse shown in FIG. 2E will be output.
상기 에지펄스 발생부(4)에서 출력된 에지펄스는 표적과 배경이 분리되는 경계부마다 생성되며 전체 표적의 크기는 이 펄스 개수에 비례하게된다.The edge pulse output from the edge pulse generator 4 is generated for each boundary portion where the target and the background are separated, and the size of the entire target is proportional to the number of pulses.
상기 에지 펄스 발생부(4)에서 생성된 에지펄스는 자동추적 에러 발생부(5)로 입력되어 표적위치 에러신호를 발생하게 되므로 화면상의 표적 위치이동은 펄스의 화면상 분포변화로 되어 표적의 위치변화로 계산할 수 있게 된다.Since the edge pulse generated by the edge pulse generator 4 is input to the automatic tracking error generator 5 to generate a target position error signal, the target position shift on the screen becomes a change in the distribution of the pulse on the screen, and thus the position of the target. You can calculate it as a change.
이와같이 종래의 영상추적기는 영상신호에 포함된 특정표적을 배경과 분리하기위한 쓰레쉬 홀드 레벨을 수동으로 조정해야 하는 불편함과 적절한 조정이 이루어지지 않아 영상추적기의 성능을 저하시키는 문제점이 있었다.As such, the conventional image tracker has a problem in that it is inconvenient to manually adjust the threshold hold level for separating a specific target included in the image signal from the background, and there is a problem of degrading the performance of the image tracker.
따라서 본 발명의 목적은 영상추적기에 있어서 TV카메라에 촬상된 영상신호의 특정표적을 배경과 분리하기 위한 쓰레쉬 홀드 레벨을 자동으로 조절하는 쓰레쉬 홀드 제어 회로 및 방법을 제공함에 있었다.Accordingly, an object of the present invention is to provide a threshold hold control circuit and method for automatically adjusting a threshold hold level for separating a specific target of an image signal captured by a TV camera from a background in an image tracker.
이하 본 발명의 목적은 영상추적기에 있어서 TV카메라에 촬상된 영상신호의 특정표적을 배경과 분리하기 위한 쓰레쉬 홀드 레벨을 자동으로 조절하는 쓰레쉬 홀드 제어 회로 및 방법을 제공함에 있었다.It is an object of the present invention to provide a threshold hold control circuit and method for automatically adjusting a threshold hold level for separating a specific target of an image signal captured by a TV camera from a background in an image tracker.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 따른 영상 추적 시스템의 블록 구성도로서, 화상을 촬상하여 영상신호를 출력하는 TV카메라(1)와, 상기 TV카메라(1)에서 출력된 영상 신호를 증폭하여 표적과 배경의 경계부를 미분 출력하는 증폭기 및 미분기(2)와, 상기 증폭기 및 미분기(2)에서 미분 출력된 신호를 입력하여 상기 입력 미분 영상 신호의 진폭 및 개수에 따라 에지 검출을 위한 쓰레쉬 홀드 레벨값을 출력하는 쓰레쉬홀드제어회로(3)와, 상기 증폭기 및 미분기(2)에서 미분 출력된 신호를 입력하여 상기 쓰레쉬홀드제어회로(3)에서 출력된 쓰레쉬홀드레벨값으로 에지 펄스를 발생하는 에지 펄스 발생기(4)와, 상기 에지 펄스 발생기(4)에서 발생된 에지 펄스를 입력하여 표적 위치 에러 신호를 발생하는 자동 추적 에러 발생부(5)로 구성된다.3 is a block diagram of an image tracking system according to the present invention, and a TV camera 1 for capturing an image and outputting an image signal, and amplifying the image signal output from the TV camera 1 to target and background. An amplifier and a differentiator 2 for differentially outputting a boundary portion and a signal differentially output from the amplifier and the differentiator 2 are inputted to output a threshold hold level value for edge detection according to the amplitude and number of the input differential image signals. An edge for generating an edge pulse with a threshold level output from the threshold control circuit 3 by inputting a differentially output signal from the threshold control circuit 3 and the amplifier and the differentiator 2 And a pulse generator 4 and an automatic tracking error generator 5 for inputting edge pulses generated by the edge pulse generator 4 to generate a target position error signal.
제4도는 본 발명에 따른 제3도중 자동 쓰레쉬 홀드 제어회로(3)의 구체회로도로서, 미분된 영상신호를 입력하여 제곱 증폭 출력하는 이득 조절 제곱기(10)와, 상기 이득 조절 제곱기(10)에서 제곱 증폭된 미분 영상신호를 매화면의 시작구간에서 정지구간동안 적분출력 제1적분기(20)와, 상기 제1적분기(20)의 출력중 매화면의 종료 부분의 적분신호를 입력하여 부호변환 출력하는 제1부호 변환기(30)와, 기준전압을 입력하여 이득 조절 출력하는 이득 조절부(40)와, 상기 이득 조절부(40)에서 이득이 조절된 기준전압을 적분하는 제2적분기(50)와, 상기 제2적분기(50)에서 적분된 기준전압을 부호변환하는 제2부호변환기(60)와, 상기 이득 조절 제곱기(10)와 제1적분기(20)사이에 연결되고 또한 상기 이득 조절부(40)와 제2적분기(50)에 연결되어 영상신호의 매화면의 시작(Start) 신호에 의해 각각 연동 스위칭되는 제1-제2스위치(SW1-SW2)와, 상기 제1적분기(20)와 제1부호 변환기(30)사이에 연결되고 상기 제2적분기(50)와 제2부호 변환기 사이에 연결되어 매화면의 정지신호에 의해 각각 연동 스위칭되는 제3-제4스위치(SW3-SW4)와, 상기 제1-제2부호 변환기(30,60)에서 부호변환된 신호를 각각 입력하여 부호변환된 영상신호를 부호변환된 기준전압으로 디바이딩하는 디바이더(70)와, 상기 디바이더(70)에서 디바이딩된 신호를 루트 연산하여 출력하는 루트(Root) 계산회로(80)로 구성된다.FIG. 4 is a detailed circuit diagram of the automatic threshold hold control circuit 3 of FIG. 3 according to the present invention. Integrating the differential image signal squared amplified in 10) during the stop section from the start section of each screen inputs the integral output first integrator 20 and the integral signal of the end portion of each screen of the output of the first integrator 20 A first integrator 30 for code conversion and output, a gain controller 40 for inputting and outputting a reference voltage for gain adjustment, and a second integrator for integrating the reference voltage whose gain is adjusted in the gain controller 40. And a second code converter 60 for sign-converting the reference voltage integrated in the second integrator 50, and between the gain control squarer 10 and the first integrator 20. It is connected to the gain control unit 40 and the second integrator 50 to display every screen of an image signal. The first and second switches SW1 and SW2, which are interlocked and switched by a start signal, are connected between the first integrator 20 and the first code converter 30 and are connected to the second integrator 50. A signal converted from the third to fourth switches SW3-SW4 and the first to second code converters 30 and 60 connected between the second code converters and interlocked and switched by the stop signal of each screen. A divider 70 for dividing the coded video signal into a coded reference voltage by inputting the respective signals, and a root calculation circuit 80 for performing a root operation on the signal divided by the divider 70. It consists of.
제5도는 본 발명에 따른 각부 동작 파형도, 상술한 구성에 의거 본발명의 일실시예를 제2-제5도를 참조하여 상세히 설명한다.FIG. 5 is a diagram illustrating the operation waveforms of each part according to the present invention. An embodiment of the present invention will be described in detail with reference to FIGS.
제2도(2a)와 같은 화상이 TV카메라(1)에 의해 촬상되어 제2도(2a)와 같은 영상신호로 출력된다. 상기 TV카메라(1)에서 출력된 영상신호를 입력하는 증폭기 및 미분기(2)는 표적과 배경의 경계부(edge)가 미분된 제2도(2c)와 같은 펄스로 출력하게된다. 상기 증폭기 및 미분기(2)에서 출력된 펄스는 자동 쓰레쉬홀드제어회로(3)로 입력되어 입력 미분 펄스의 진폭이나 개수에 따라 자동으로 쓰레쉬홀드레벨값을 발생하여 출력하게 된다. 이때 상기 증폭기 및 미분기(2)에서 출력된 펄스를 입력하는 에지 펄스 발생부(4)는 상기 쓰레쉬홀드값에 의해 에지 펄스를 발생하여 출력하게 된다.An image as shown in FIG. 2A is captured by the TV camera 1 and output as an image signal as shown in FIG. 2A. The amplifier and the differentiator 2 for inputting the video signal output from the TV camera 1 are output as pulses like the second diagram 2c in which the edges of the target and the background are differentiated. The pulses output from the amplifier and the differentiator 2 are input to the automatic threshold control circuit 3 to automatically generate and output a threshold level according to the amplitude or number of input differential pulses. At this time, the edge pulse generator 4 for inputting the pulse output from the amplifier and the differentiator 2 generates and outputs an edge pulse by the threshold value.
상기 에지펄스 발생부(4)에서 출력된 에지펄스는 표적과 배경이 분리되는 경계부마다 생성되며 전체 표적의 크기는 이 펄스 개수에 비례하게된다.The edge pulse output from the edge pulse generator 4 is generated for each boundary portion where the target and the background are separated, and the size of the entire target is proportional to the number of pulses.
상기 에지펄스 발생부(4)에서 생성된 에지펄스는 자동추적 에러 발생부(5)로 입력되어 표적위치 에러신호를 발생하게 되므로 화면상의 표적 위치이동은 펄스의 화면상 분포변화로 되어 표적의 위치변화로 계산할수 있게 된다.Since the edge pulse generated by the edge pulse generator 4 is input to the automatic tracking error generator 5 to generate a target position error signal, the target position shift on the screen becomes a change in the distribution of the pulse on the screen and thus the position of the target. You can calculate it as a change.
이와 같이 동작하는 영상 추적 시스템의 자동 쓰레쉬홀드제어회로(3)의 상세 동작을 제4-5도를 참조하여 설명하면, 제5도(5a)와 같이 미분된 영상신호는 가변저항(VR1) 및 저항(R1)에 의해 이득이 조절된후 제곱기(11)에서 제곱 연산되어 제5도(5b)와 같은 신호를 출력하게된다. 또한 기준전압(Vf)는 저항(R4) 캐패시터(c1) 다이오드(d1)로 이루어진 이득 조절부(10)에 의해 이득이 조절된다.The detailed operation of the automatic threshold control circuit 3 of the image tracking system operating as described above will be described with reference to FIGS. 4-5, and the differential image signal as shown in FIG. After the gain is adjusted by the resistor R1, the squarer 11 performs a square operation to output a signal as shown in FIG. 5B. In addition, the gain of the reference voltage Vf is adjusted by the gain adjuster 10 including the resistor R4 capacitor c1 diode d1.
이때 영상신호의 시작 신호 즉 매화면의 시작신호에 의해 제1-제2스위치(SW1-SW2)가 온되면 상기 이득 조절 제곱기(10)에서 출력된 영상신호와 상기 이득 조절부(40)에서 출력된 기준전압(Vf)이 스위칭 출력된다. 그러므로 상기 이득 조절 제곱기(10)에서 출력된 영상신호는 저항(R2-R3) 가변저항(VR2) 캐패시터(c2) 버퍼(21)로 이루어진 제1적분기(20)에서 매화면의 구간에서 정지되는 구간동안 적분 출력하게된다. 그리고 상기 이득 조절부(40)에서 이득 조절된 기준전압(Vf)은 저항(R5-R6) 가변저항(VR3), 캐패시터(3), 버퍼(51)로 이루어진 제2적분기(50)에서 적분된다. 이때 매화면의 종료시점의 정지신호가 제2-제3스위치(SW3-SW4)로 인가되면 상기 제3-제4스위치(SW3-SW4)가 온되어 제1적분기(20)에서는 제4도(4d)와 같이 적분된 기준신호를 출력하게된다.At this time, when the first-second switch SW1-SW2 is turned on by the start signal of the video signal, that is, the start signal of each screen, the video signal output from the gain control squarer 10 and the gain control unit 40 The output reference voltage Vf is switched. Therefore, the image signal output from the gain control squarer 10 is stopped at each screen section in the first integrator 20 including the resistors R2-R3 variable resistor VR2 capacitor c2 buffer 21. Integral output during the interval. The reference voltage Vf gain-adjusted by the gain control unit 40 is integrated in the second integrator 50 including the resistors R5-R6 variable resistor VR3, the capacitor 3, and the buffer 51. . At this time, if the stop signal at the end of each screen is applied to the second-third switch SW3-SW4, the third-fourth switch SW3-SW4 is turned on, and the first integrator 20 shows the fourth diagram ( The integrated reference signal is output as shown in 4d).
여기서 상기 제1적분기(50)의 출력은 미분된 영상신호의 진폭이나 개수에 따라 값이 변하는데 표적이 배경에 대해 구분이 뚜렷하면 진폭이 큰 펄스가 발생되며 약하면 진폭이 작은 펄스가 생성되어 상기 제1적분기(20)의 출력이 작아지게 된다.Here, the output of the first integrator 50 varies in value depending on the amplitude or number of differential image signals. If the target is clearly distinguished from the background, a large amplitude pulse is generated, and a weakly generated pulse is generated. The output of the first integrator 20 becomes small.
그러나 상기 제2적분기(50)의 출력은 시작신호와 정지신호간 간격에 따라 결정되는 것으로 시작신호와 정지신호 간격이 일정할 경우 상기 제2적분기(50)의 출력은 항상 일정한 값이된다.However, the output of the second integrator 50 is determined according to the interval between the start signal and the stop signal. When the start signal and the stop signal interval are constant, the output of the second integrator 50 is always a constant value.
상기 제1적분기(20)에서 적분 출력된 제5도(5c)와 같은 영상신호는 캐패시터(c4) 연산증폭기(OP1)로 이루어진 제1부호 변환기(30)에서 부호 변환 출력된다. 그리고 상기 제2적분기(50)에서 적분 출력된 제5도(5c)와 같은 기준신호는 캐패시터(c5) 연산증폭기(OP2)로 이루어진 제2부호 변환기(60)에서 부호 출력된다.The video signal, such as the image of FIG. 5 (5c) integrated by the first integrator 20, is code-transformed by the first code converter 30 including the capacitor c4 operational amplifier OP1. A reference signal such as the fifth signal 5c integrated by the second integrator 50 is coded by the second code converter 60 formed of the capacitor c5 operational amplifier OP2.
상기 제1-제2부호 변환기(30,60)에서 출력된 신호를 입력단자(X1) 및 (Y1)으로 각각 입력하는 디바이더(70)는 상기 부호변환된 영상신호를 부호 변환된 기준신호로 디바이드하여 출력하게 된다. 상기 디바이더(70)에서 디바이드된 신호는 루트계산회로(80)에서 루트 연산하여 쓰레쉬 홀드값을 자동으로 제어 출력하게 된다.The divider 70 for inputting the signals output from the first to second code converters 30 and 60 to the input terminals X1 and Y1 respectively divides the coded video signal into a coded reference signal. Will print. The signal divided by the divider 70 is automatically routed to the threshold hold value by performing a root operation on the root calculating circuit 80.
예를들어 미분된 영상필드를 a상기 이득 조절 제곱기(10)의 출력을 b상기 제1적분기(20)의 출력을 C라 하고 제2적분기(50)의 출력을 d라 할 때 이를 수식으로 도시하면 하기와 같다.For example, when the differential image field is a, the output of the gain control squarer 10 is b, the output of the first integrator 20 is C, and the output of the second integrator 50 is d. It is as follows if shown.
그리고 상기 디바이더(7)의 출력을 E라하면된다.And if the output of the divider 7 is E do.
따라서 상기 루프계산회로(80)의 출력을 F라하면Therefore, if the output of the loop calculation circuit 80 is F
이 된다. Becomes
그러므로 주어진 표적에 대해 초기 쓰레쉬 홀드값이 너무 크게 설정이 되어 있으면 에지펄스가 과다하게 발생되어 쓰레쉬 홀드값이 증가된다. 그러나 초기 쓰레쉬 홀드값이 너무 높게 설정되어 에지펄스가 작으면 쓰레쉬 홀드값은 낮아져 적당한 에지 펄스를 생성할수 있다.Therefore, if the initial threshold hold value is set too large for a given target, excessive edge pulses are generated and the threshold hold value is increased. However, if the initial threshold hold value is set too high and the edge pulse is small, the threshold hold value can be lowered to generate an appropriate edge pulse.
상술한 바와 같이 영상추적에 있어서 원래의 영상신호에서 얻는 미분된 펄스의 진폭이나 개수에 따라 영상신호의 표적과 배경을 분리하기위한 쓰레쉬 홀드값을 자동적으로 설정하므로 별도의 부가회로 없이 설정되는 쓰레쉬 홀드값을 최적으로 조절 할수 있는 이점이 있다.As described above, since the threshold value for separating the target and the background of the image signal is automatically set according to the amplitude or number of differential pulses obtained from the original image signal in the image tracking, the threshold value is set without an additional circuit. There is an advantage that it is possible to adjust the value of she hold optimally.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021548A KR100202138B1 (en) | 1991-11-28 | 1991-11-28 | Automatic threshold control method and circuit for image tracing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021548A KR100202138B1 (en) | 1991-11-28 | 1991-11-28 | Automatic threshold control method and circuit for image tracing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011663A KR930011663A (en) | 1993-06-24 |
KR100202138B1 true KR100202138B1 (en) | 1999-06-15 |
Family
ID=19323737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910021548A KR100202138B1 (en) | 1991-11-28 | 1991-11-28 | Automatic threshold control method and circuit for image tracing apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100202138B1 (en) |
-
1991
- 1991-11-28 KR KR1019910021548A patent/KR100202138B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011663A (en) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0969658B1 (en) | Noise reduction signal processing circuit and display apparatus | |
US20050200760A1 (en) | Image-signal processing apparatus | |
CA1127754A (en) | Signal processing apparatus | |
US5614951A (en) | Apparatus and method utilizing a slope for automatically focusing an object in a video camera | |
US6195133B1 (en) | Digital automatic gain control (AGC) circuit | |
KR930017424A (en) | Automated Quality Compensation System | |
KR100202138B1 (en) | Automatic threshold control method and circuit for image tracing apparatus | |
EP0284957A3 (en) | Circuit for the analog-digital conversion of signals of different levels | |
US5077613A (en) | Video camera with automatic focusing function | |
US5003378A (en) | Automatic white balance circuit | |
EP0473375A2 (en) | Image signal processing | |
JPH04104668A (en) | Image pickup device | |
US4587416A (en) | Focus detecting apparatus for microscope or camera | |
KR960039849A (en) | Pattern Recognition Contour Compensator | |
JPS58129878A (en) | Automatic focusing device | |
JPS6058634B2 (en) | Digital video signal level control circuit | |
KR100287199B1 (en) | Apparatus and method for automatically adjusting focus | |
US5867216A (en) | Image sensing apparatus | |
KR960014834B1 (en) | Iris control device and method of camcoder | |
JP3131449B2 (en) | Contour correction circuit | |
GB2135852A (en) | Arrangement for converting an analog video signal into a two-level signal | |
KR100278385B1 (en) | Camcorder Auto Focus | |
JPH06165017A (en) | Automatic focus detector | |
JPH0714217B2 (en) | Automatic gain control device | |
JPH0249075B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070305 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |