JPH0714217B2 - Automatic gain control device - Google Patents
Automatic gain control deviceInfo
- Publication number
- JPH0714217B2 JPH0714217B2 JP24132488A JP24132488A JPH0714217B2 JP H0714217 B2 JPH0714217 B2 JP H0714217B2 JP 24132488 A JP24132488 A JP 24132488A JP 24132488 A JP24132488 A JP 24132488A JP H0714217 B2 JPH0714217 B2 JP H0714217B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- variable gain
- gain amplifier
- control device
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビやVTR等で色信号の利得を一定に制御
するACC(Automatic chroma control)回路のごとき自
動利得制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control device such as an ACC (Automatic chroma control) circuit for controlling a gain of a color signal to be constant in a television, a VTR or the like.
従来の技術 近年映像信号をディジタル処理する要望が高まり、従来
アナログ処理されていたACC回路のような自動利得制御
装置をディジタルで実現することが要求されている。以
下第3図を用いて従来の自動利得制御装置について説明
する。この例は入力された色信号のレベルを一定に制御
する装置である。色信号はA/D変換器12でディジタル信
号に変換される。この変換された色信号のバースト信号
レベルはバーストレベル検出器14で検出され、レベル比
較器15で基準レベルと比較され、その差は積分器16で積
分され可変利得増幅器13を制御する。その結果可変利得
増幅器13の出力レベルは一定に保たれる。これはアナロ
グのACC回路をそのままディジタルに置き換えるたもの
であり、アナログの例としてはテレビジョン工学ハンド
ブックpp989に示されている。2. Description of the Related Art In recent years, there has been an increasing demand for digital processing of video signals, and it is required to digitally realize an automatic gain control device such as an ACC circuit which has been conventionally analog processed. A conventional automatic gain control device will be described below with reference to FIG. This example is an apparatus for controlling the level of an input color signal to be constant. The color signal is converted into a digital signal by the A / D converter 12. The burst signal level of the converted color signal is detected by the burst level detector 14, compared with the reference level by the level comparator 15, and the difference is integrated by the integrator 16 to control the variable gain amplifier 13. As a result, the output level of the variable gain amplifier 13 is kept constant. This is a digital replacement of the analog ACC circuit, and an example of analog is shown in Television Engineering Handbook pp989.
発明が解決しようとする課題 しかしながら上記の構成ではA/D変換器に入力される色
信号のレベルがA/D変換器の入力のダイナミックレンジ
に対して小さいときは、可変利得増幅器13の出力は上述
のように一定に保たれるが、色信号に割り当てられるビ
ット数が低下するので量子化ノイズが増加する欠点があ
った。However, in the above configuration, when the level of the color signal input to the A / D converter is smaller than the dynamic range of the input of the A / D converter, the output of the variable gain amplifier 13 is Although it is kept constant as described above, there is a drawback that the quantization noise increases because the number of bits assigned to the color signal decreases.
課題を解決するための手段 上記問題点を解決するため本発明の自動利得制御装置
は、入力信号の振幅を可変する第1の可変利得増幅器
と、その出力をA/D変換するA/D変換器と、A/D変換器の
出力の振幅を可変する第2の可変利得増幅器と、第2の
可変利得増幅器の出力の振幅を検出する振幅検出器と、
その出力と第1の基準値を比較する第1の比較器と、そ
の出力を積分し前記第1の可変利得増幅器を制御する第
1の積分器と、第1の積分器の出力と第2の基準値を比
較する第2の比較器と、その出力に応じて前記第1の可
変利得増幅器を制御する制御回路から構成されるもので
ある。Means for Solving the Problems In order to solve the above problems, an automatic gain control device of the present invention includes a first variable gain amplifier for varying the amplitude of an input signal and an A / D conversion for A / D converting its output. , A second variable gain amplifier for varying the amplitude of the output of the A / D converter, and an amplitude detector for detecting the amplitude of the output of the second variable gain amplifier,
A first comparator that compares the output with a first reference value, a first integrator that integrates the output and controls the first variable gain amplifier, an output of the first integrator and a second The second comparator for comparing the reference values of 1 and the control circuit for controlling the first variable gain amplifier according to the output thereof.
作用 本発明は上記した構成により、A/D変換器のダイナミッ
クレンジを有効に利用して信号の量子化ノイズを増加さ
せない自動利得制御装置を得ることができる。Effect The present invention can obtain the automatic gain control device which does not increase the quantization noise of the signal by effectively utilizing the dynamic range of the A / D converter with the above-mentioned configuration.
実施例 以下本発明の自動利得制御装置について図面を参照しな
がら説明する。Embodiments An automatic gain control device of the present invention will be described below with reference to the drawings.
第1図は本発明の第1の実施例の構成を示したブロック
図である。本実施例は入力信号がバースト信号を含む色
信号の場合である。色信号は可変利得増幅器1で増幅さ
れA/D変換器2でディジタル信号に変換される。変換さ
れた色信号は可変利得増幅器3で増幅される。可変利得
増幅器3は例えば乗算器で実現できる。バーストレベル
検出器4は可変利得増幅器3の出力のバースト信号のレ
ベルを検出し、そのレベルはレベル比較器5で基準レベ
ルaと比較される。積分器6はレベル比較器5の出力を
積分して可変利得増幅器3を制御する。その結果可変利
得増幅器3の出力はバーストレベルが基準レベルaと等
しくなる。以上の動作に於て可変利得増幅器3の入力レ
ベルが低下した時即ちA/Dの入力レベルが低下した時
は、可変利得増幅器3は出力レベルを一定に保つために
利得が増大する。いまA/D変換器2にそのダイナミック
レンジに最適な色信号が入力された時の積分器6の出力
をxとすれば、A/D変換器2に入力される色信号のレベ
ルが低下した時は積分器6の出力はxより大きくなり、
反対に増加したときはxより小さくなる。従って積分器
6の出力がxであればA/D変換器2にそのダイナミック
レンジに最適な色信号が入力されていることになる。そ
こでレベル比較器7で積分器6の出力と基準レベルbを
比較し、その基準レベルbを上のxとして、比較した出
力が零となるように制御回路8で可変利得増幅器1を制
御すれば、A/D変換器2にそのダイナミックレンジに最
適な色信号を入力することができる。制御回路8はレベ
ル比較器7の出力をD/A変換するD/A変換器9とその出力
を積分する積分器10で構成する。FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention. In this embodiment, the input signal is a color signal including a burst signal. The color signal is amplified by the variable gain amplifier 1 and converted into a digital signal by the A / D converter 2. The converted color signal is amplified by the variable gain amplifier 3. The variable gain amplifier 3 can be realized by, for example, a multiplier. The burst level detector 4 detects the level of the burst signal output from the variable gain amplifier 3, and the level is compared with the reference level a by the level comparator 5. The integrator 6 integrates the output of the level comparator 5 to control the variable gain amplifier 3. As a result, the burst level of the output of the variable gain amplifier 3 becomes equal to the reference level a. In the above operation, when the input level of the variable gain amplifier 3 is lowered, that is, when the A / D input level is lowered, the gain of the variable gain amplifier 3 is increased in order to keep the output level constant. If the output of the integrator 6 when the optimum color signal for the dynamic range is input to the A / D converter 2 is x, the level of the color signal input to the A / D converter 2 has decreased. When the output of the integrator 6 becomes larger than x,
On the contrary, when it increases, it becomes smaller than x. Therefore, if the output of the integrator 6 is x, it means that the optimum color signal for the dynamic range is input to the A / D converter 2. Therefore, if the output of the integrator 6 is compared with the reference level b by the level comparator 7, and the reference level b is taken as x above, the control circuit 8 controls the variable gain amplifier 1 so that the compared output becomes zero. , A / D converter 2 can be supplied with a color signal most suitable for its dynamic range. The control circuit 8 comprises a D / A converter 9 for D / A converting the output of the level comparator 7 and an integrator 10 for integrating the output.
なお本実施例ではバーストレベル検出器4から可変利得
増幅器3に帰還するディジタルの制御ループと、レベル
比較器7から可変利得増幅器1に帰還するアナログの帰
還ループの2つの帰還ループが存在するが、アナログの
ループの応答をディジタルのループの応答に比べて遅く
しておけば、2つのループが干渉を起して誤動作するこ
とはない。In this embodiment, there are two feedback loops, a digital control loop that feeds back from the burst level detector 4 to the variable gain amplifier 3 and an analog feedback loop that feeds back from the level comparator 7 to the variable gain amplifier 1. By making the response of the analog loop slower than that of the digital loop, the two loops do not interfere with each other and malfunction.
次に本発明の第2の実施例について第2図を参照して説
明する。Next, a second embodiment of the present invention will be described with reference to FIG.
本実施例は第1の実施例の制御回路8を制御回路20に置
き換えたものであり他の構成要素はすべて同じである。
同一構成要素には同一の番号を付した。制御回路20はPW
M回路22と積分器21で構成される。PWM回路22はレベル比
較器7の出力をPWM信号に変調して出力する。この信号
は通常はローパスフィルタで濾波することによってアナ
ログの電圧に変換されるが、本実施例では積分器21がこ
のローパスフィルタの機能を兼ねている。本実施例を用
いれば第1の実施例と同等の効果をD/A変換器9を用い
ずに実現できる。In this embodiment, the control circuit 8 of the first embodiment is replaced with a control circuit 20, and all other components are the same.
The same numbers are given to the same components. Control circuit 20 is PW
It is composed of an M circuit 22 and an integrator 21. The PWM circuit 22 modulates the output of the level comparator 7 into a PWM signal and outputs it. This signal is usually converted into an analog voltage by filtering with a low pass filter, but in the present embodiment, the integrator 21 also functions as this low pass filter. By using this embodiment, the same effect as that of the first embodiment can be realized without using the D / A converter 9.
なお以上の説明は入力が色信号の場合について説明した
が本発明の効果はこれに限定されるものではなく、入力
信号に応じてそのレベルの検出手段をバーストレベル検
出器4の代りに用いればどのような信号にも適用でき
る。In the above description, the case where the input is a color signal has been described, but the effect of the present invention is not limited to this, and if the level detecting means is used instead of the burst level detector 4 according to the input signal. It can be applied to any signal.
発明の効果 以上述べてきたように、本発明の自動利得制御装置を用
いればA/D変換器のダイナッミックレンジを有効に利用
しながら出力信号のレベルを一定に保ことができる。EFFECTS OF THE INVENTION As described above, by using the automatic gain control device of the present invention, the output signal level can be kept constant while effectively utilizing the dynamic range of the A / D converter.
また本発明の自動利得制御装置は1つの振幅検出器(実
施例ではバーストレベル検出器4)でディジタルとアナ
ログの2つの独立のループを制御できる。Further, the automatic gain control device of the present invention can control two independent loops of digital and analog with one amplitude detector (burst level detector 4 in the embodiment).
さらに本発明の自動利得制御装置は、制御回路にPWM回
路を用いることによりD/A変換器が不要となり回路規模
を削減できる。Further, in the automatic gain control device of the present invention, by using the PWM circuit for the control circuit, the D / A converter becomes unnecessary, and the circuit scale can be reduced.
第1図は本発明の第1の実施例の構成を示したブロック
図、第2図は本発明の第2の実施例の構成を示したブロ
ック図、第3図は従来例の構成を示したブロック図であ
る。 1,3……可変利得増幅器、4……バーストレベル検出
器、6……積分器、8……制御回路、9……D/A変換
器、20……制御回路、22……PWM回路。FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of a second embodiment of the present invention, and FIG. 3 is a configuration of a conventional example. FIG. 1,3 ... Variable gain amplifier, 4 ... Burst level detector, 6 ... Integrator, 8 ... Control circuit, 9 ... D / A converter, 20 ... Control circuit, 22 ... PWM circuit.
Claims (5)
増幅器と、前記第1の可変利得増幅器の出力をA/D変換
するA/D変換器と、前記A/D変換器の出力の振幅を可変す
る第2の可変利得増幅器と、前記第2の可変利得増幅器
の出力の振幅を検出する振幅検出器と、前記振幅検出器
の出力と第1の基準値を比較する第1の比較器と、前記
第1の比較器の出力を積分し前記第2の可変利得増幅器
を制御する第1の積分器と、前記第1の積分器の出力と
第2の基準値を比較する第2の比較器と、前記第2の比
較器の出力に応じて前記第1の可変利得増幅器を制御す
る制御回路を具備してなる自動利得制御装置。1. A first variable gain amplifier for varying the amplitude of an input signal, an A / D converter for A / D converting the output of the first variable gain amplifier, and an output of the A / D converter. Of the second variable gain amplifier for varying the amplitude of the second variable gain amplifier, an amplitude detector for detecting the amplitude of the output of the second variable gain amplifier, and a first reference value for comparing the output of the amplitude detector with the first reference value. A comparator, a first integrator that integrates the output of the first comparator and controls the second variable gain amplifier, and a comparator that compares the output of the first integrator with a second reference value An automatic gain control device comprising: a second comparator; and a control circuit for controlling the first variable gain amplifier according to the output of the second comparator.
号であり、振幅検出器はバースト信号の振幅を検出する
ことを特徴とする請求項1記載の自動利得制御装置。2. The automatic gain control device according to claim 1, wherein the input signal is a color signal to which a burst signal is added, and the amplitude detector detects the amplitude of the burst signal.
するD/A変換器と、その出力を積分する第2の積分器か
ら構成されることを特徴とする請求項1記載の自動利得
制御装置。3. The control circuit comprises a D / A converter for D / A converting the output of the second comparator, and a second integrator for integrating the output. The automatic gain control device described.
ルス幅変調)するPWM回路と、その出力を積分する第3
の積分器から構成されることを特徴とする請求項1記載
の自動利得制御装置。4. The control circuit comprises a PWM circuit for PWM (pulse width modulation) the output of the second comparator and a third circuit for integrating the output.
2. The automatic gain control device according to claim 1, wherein the automatic gain control device comprises an integrator.
は、第2の可変利得増幅器を制御する応答速度より遅く
なるように構成したことを特徴とする請求項1記載の自
動利得制御装置。5. The automatic gain control apparatus according to claim 1, wherein the response speed for controlling the first variable gain amplifier is slower than the response speed for controlling the second variable gain amplifier. .
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24132488A JPH0714217B2 (en) | 1988-09-27 | 1988-09-27 | Automatic gain control device |
US07/410,261 US4989074A (en) | 1988-09-27 | 1989-09-21 | Digital automatic gain control apparatus |
EP89117885A EP0361452B1 (en) | 1988-09-27 | 1989-09-27 | Digital automatic gain control apparatus and method |
KR1019890013904A KR930000974B1 (en) | 1988-09-27 | 1989-09-27 | Apparatus and method for controlling digital automatic gain |
DE68923514T DE68923514T2 (en) | 1988-09-27 | 1989-09-27 | Device and method for automatic digital level control. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24132488A JPH0714217B2 (en) | 1988-09-27 | 1988-09-27 | Automatic gain control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0289488A JPH0289488A (en) | 1990-03-29 |
JPH0714217B2 true JPH0714217B2 (en) | 1995-02-15 |
Family
ID=17072600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24132488A Expired - Lifetime JPH0714217B2 (en) | 1988-09-27 | 1988-09-27 | Automatic gain control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0714217B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
KR101690788B1 (en) * | 2010-05-28 | 2016-12-28 | 엘지이노텍 주식회사 | Broadcasting signal receiver having a function to automatically control a chroma signal and method for receiving a broadcasting signal using the same |
JP5196208B2 (en) * | 2011-09-05 | 2013-05-15 | オンキヨー株式会社 | Volume control device |
-
1988
- 1988-09-27 JP JP24132488A patent/JPH0714217B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0289488A (en) | 1990-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4989074A (en) | Digital automatic gain control apparatus | |
US7298212B2 (en) | Automatic level control circuit with improved attack action | |
US4982191A (en) | Clamping apparatus and gain control apparatus | |
JPS63257330A (en) | A/d converter of signals of various levels | |
JPH0714217B2 (en) | Automatic gain control device | |
JP3311345B2 (en) | Video signal receiving device | |
JPH0537819A (en) | Amplitude control circuit | |
JPS63244934A (en) | Analog/digital converter | |
US5391969A (en) | Motor servo system | |
JPH0516209B2 (en) | ||
US6449020B1 (en) | Chrominance signal amplitude regulation device | |
GB2159674A (en) | A delta modulator/demodulator | |
JP2576517B2 (en) | Noise reduction circuit | |
JPS6410746A (en) | Spread spectrum communication type agc circuit | |
JPH0348591B2 (en) | ||
US5477183A (en) | Automatic gain and level control circuit and method | |
EP0924938A3 (en) | Comb filter and method for controlling the same | |
US4899221A (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
JP2973451B2 (en) | Gain control circuit | |
JP3084547B2 (en) | Digital audio recording level control device | |
JPH033518A (en) | Picture signal a/d conversion circuit | |
JPH0732337B2 (en) | Automatic gain control device | |
JPH05219406A (en) | Level adjustment circuit for video signal | |
JPS6115493A (en) | Chrominance signal processing device | |
JPS63222583A (en) | Television signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090215 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090215 |