KR100202068B1 - 전전자 교환기의 td 버스 데이터 리드 방법 - Google Patents
전전자 교환기의 td 버스 데이터 리드 방법 Download PDFInfo
- Publication number
- KR100202068B1 KR100202068B1 KR1019960082633A KR19960082633A KR100202068B1 KR 100202068 B1 KR100202068 B1 KR 100202068B1 KR 1019960082633 A KR1019960082633 A KR 1019960082633A KR 19960082633 A KR19960082633 A KR 19960082633A KR 100202068 B1 KR100202068 B1 KR 100202068B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- cpu
- tdi
- device unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Abstract
본 발명은 전전자 교환기에 관한 것으로, 특히, 전전자 교환기의 프로세서부가 TD 버스(Telephony Device control bus)를 통해서 데이터의 리드(read)동작을 수행할 때, 다량의 데이터를 단시간에 리드할 수 있는 전전자 교환기의 TD 버스 데이터 리드 방법에 관한 것이다.
종래의 전전자 교환기는 프로세서부가 TD 버스를 통하여 디바이스부의 데이터를 리드할 경우, CPU가 매번 TD 버스를 엑세스해야 하므로, 데이터의 리드동작에만 시간을 많이 소비하는데 기인하여 다량의 데이터를 리드할 경우, CPU의 동작효율이 저하되는 문제점이 있다.
본 발명은 전전자 교환기의 프로세서부가 TD 버스를 통해서 디바이스부로 부터 데이터 리드동작을 수행할 때마다 CPU가 매번 TD 버스를 엑세스할 필요가 없게 되어, 다량의 데이터를 단시간에 리드할 수 있으므로, CPU의 동작효율이 향상된다.
Description
본 발명은 전전자 교환기에 관한 것으로, 특히, 전전자 교환기의 프로세서부가 TD 버스(Telephony Device control bus)를 통해서 데이터의 리드(read)동작을 수행할 때, 다량의 데이터를 단시간에 리드할 수 있는 전전자 교환기의 TD 버스 데이터 리드 방법에 관한 것이다.
종래의 전전자 교환기에서 TD 버스의 데이터리드 장치의 구성블록도는 첨부된 도면 도1에 도시된 바와 같이, CPU(Central Processing Unit; 110), TDI(TD-bus Interface logic; 120) 및 버퍼(130)를 포함하는 프로세서부(100)와 디바이스부(200)를 구비한다.
CPU(110)는 전전자 교환기의 전반적인 동작을 제어하고, TDI(120)는 디바이스부(200)와 CPU(110)를 인터페이스하여 TD 버스를 통해 데이터를 송/수신한다. 버퍼(130)는 TDI(120)와 TD 버스를 정합하여 TDI(120)와 TD 버스간의 송/수신되는 데이터를 저장했다가 출력한다.
전술한 바와 같이 구성되는 종래의 전전자 교환기에서 프로세서부(100)가 TD 버스를 통해 디바이스부(200)로 부터 데이터를 리드하는 동작을 첨부된 도면 도3의 동작 타이밍도에 따라 설명하면 다음과 같다.
먼저, CPU(110)는 데이터 버스를 통해 TDI(120)에 동작모드 신호를 출력하고, 어드레스 버스를 통해서 디바이스부(200)로 부터 TDI(120)로 읽어들일 데이터가 저장되어 있는 어드레스를 TDI(120)로 출력한다. 이후에, TDI(120)는 CPU(110)로 부터 인가되는 동작모드신호 및 어드레스를 프레임동기신호(FS; Frame Synchronous signal)와 함께 버퍼(130)를 거쳐 TD 버스를 통해 디바이스부(200)로 전송한다. 디바이스부(200)는 TD 버스를 통해 인가되는 프레임동기신호와 동시에 인가되는 동작모드신호와 어드레스를 분석하여 인가되는 어드레스에 대응하는 데이터를 수신데이터 전송동기신호(ReaDY signal)와 동기를 맞추어 프로세서부(100)의 TDI(120)로 전송한다. 이에 TDI(120)는 수신데이터 전송동기신호와 동기되어 디바이스부(200)로부터 인가되는 수신 데이터를 래치하여 데이터 버스로 출력하는 바, CPU(110)는 데이터 버스를 통해 TDI(120)로 부터 인가되는 데이터를 인가받는다.
전술한 바와 같은, 종래의 전전자 교환기는 프로세서부가 TD 버스를 통하여 디바이스부의 데이터를 리드할 경우, 한 개의 어드레스에 대응하는 데이터를 리드할 때마다 CPU는 동작모드신호와 해당 어드레스를 매번 TDI에 출력해야 한다. 따라서, CPU가 디바이스부로 부터 다량의 데이터를 리드해야 할 경우, CPU가 매번 TD 버스를 엑세스해야 하므로, 데이터의 리드동작에만 시간을 많이 소비하는데 기인하여 CPU의 동작효율이 저하되는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 전전자 교환기의 프로세서부가 TD 버스를 통해서 디바이스부로 부터 데이터 리드동작을 수행할 때, 다량의 데이터를 단시간에 리드할 수 있는 전전자 교환기의 TD 버스 데이터 리드 방법을 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명은, 전전자 교환기의 전반적인 동작을 제어하는 CPU와; 상기 CPU와 디바이스부를 인터페이스하여 TD 버스를 통해 데이터를 송/수신하는 TDI와; 상기 TDI와 TD 버스를 정합하여 상기 TDI와 TD 버스간에 송/수신되는 데이터를 저장했다가 출력하는 버퍼와; 상기 TDI로 부터 인가되는 데이터를 순차적으로 저장한후 상기 CPU측으로 출력하는 RAM을 구비하는 전전자 교환기에 있어서, 전전자 교환기의 TD 버스 데이터 리드 방법은, 상기 CPU가 데이터 버스를 통해 상기 TDI측으로 디바이스부의 데이터를 오토리드 하기위한 동작모드신호를 출력하는 제1과정과; 상기 제1과정이후, 상기 CPU가 어드레스 버스를 통해 리드할 디바이스부의 첫 번째 어드레스를 상기 TDI측으로 출력하는 제2과정과; 상기 제2과정이후, 상기 TDI가 상기 CPU로 부터 인가되는 동작모드신호 및 어드레스를 프레임동기신호에 동기를 맞추어 상기 버퍼와 TD 버스를 통해 디바이스부로 전송하는 제3과정과; 상기 제3과정이후, 디바이스부는 TD 버스로 부터 인가되는 프레임동기신호와 어드레스에 따라 어드레스에 대응하는 기억장소에 저장되어 있는 데이터를 추출하여 수신데이터 전송동기신호와 함께 TD 버스측으로 출력하는 제4과정과; 상기 제4과정이후, 상기 TDI는 디바이스부로 부터 인가되어 TD 버스를 통하여 수신데이터 전송동기신호와 함께 인가되는 데이터를 래치하여 이를 상기 RAM에 순차적으로 저장하는 제5과정과; 상기 제5과정이후, 상기 TDI는 상기 CPU가 요구한 데이터가 디바이스부로 부터 모두 전송되었는지를 검사하여 상기 CPU가 요구한 데이터가 모두 전송되지 않았으면 어드레스를 증가시킨 후, 상기 제3과정으로 귀환하는 제6과정과; 상기 제6과정에서, 상기 CPU가 요구한 데이터가 디바이스부로 부터 모두 전송되었으면 상기 CPU는 상기 RAM에 저장된 데이터를 리드하는 제7과정을 포함하는 것을 특징으로 한다.
도 1은 종래의 전전자 교환기에서 TD 버스의 데이터 리드 장치의 구성블록도.
도 2는 본 발명에 따른 전전자 교환기에서 TD 버스의 데이터 리드 장치의
구성 블록도.
도 3은 종래의 전전자 교환기에서 TD 버스의 데이터리드 동작의 타이밍도.
도 4는 본 발명에 따른 전전자 교환기의 TD 버스 데이터 리드 동작의 타이밍도.
도 5는 본 발명에 따른 전전자 교환기의 TD 버스 데이터 리드 방법의 동작 순서도 이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 프로세서부 110 : CPU(Central Processing Unit)
120 : TDI(TD-bus Interface logic) 130 : 버퍼
140 : RAM(Random Access Memory) 200 : 디바이스부
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명의 실시예에 따른 전전자 교환기는 첨부된 도면 도2에 도시된 바와 같이, CPU(110), TDI(120), RAM(Random Access Memory; 140) 및 버퍼(130)를 포함하는 프로세서부(100)와 디바이스부(200)를 구비한다.
CPU(110)는 전전자 교환기의 전반적인 동작을 제어하고, TDI(120)는 디바이스부(200)와 CPU(110)를 인터페이스하여 TD 버스를 통해 데이터를 송/수신한다. 버퍼(130)는 TDI(120)와 TD 버스를 정합하여 TDI(120)와 TD 버스간에 송/수신되는 데이터를 저장했다가 출력한다. RAM(140)은 TDI(120)로 부터 인가되는 데이터를 순차적으로 저장한후 CPU(110)측으로 출력한다.
전술한 바와 같이 구성되는 전전자 교환기에서 본 발명의 동작을 첨부된 도면 도4의 동작 타이밍도 및 도5의 동작순서도에 따라 상세하게 설명하면 다음과 같다.
먼저, CPU(110)가 데이터 버스를 통해 TDI(120)측으로 디바이스부(200)의 데이터를 오토리드 하기위한 동작모드신호를 출력하고(스텝 S1), 어드레스 버스를 통해 리드할 디바이스부(200)의 첫 번째 어드레스를 TDI(120)측으로 출력하면(스텝 S2), TDI(120)는 CPU(110)로 부터 인가되는 동작모드신호 및 어드레스를 프레임동기신호에 동기를 맞추어 버퍼(130)와 TD 버스를 통해 디바이스부(200)로 전송하는 바(스텝 S3), 디바이스부(200)는 TD 버스로 부터 인가되는 프레임동기신호와 어드레스에 따라 어드레스에 대응하는 기억장소에 저장되어 있는 데이터를 추출하여 수신데이터 전송동기신호와 함께 TD 버스측으로 출력한다(스텝 S4). 이후에 TDI(120)는 디바이스부(200)로 부터 인가되어 TD 버스를 통하여 수신데이터 전송동기신호와 함께 인가되는 데이터를 래치하여 이를 RAM(140)에 순차적으로 저장한 후(스텝 S5), TDI(120)는 CPU(110)가 요구한 데이터가 디바이스부(200)로 부터 모두 전송되었는지를 검사하여(스텝 S6), CPU(110)가 요구한 데이터가 모두 전송되지 않았으면 어드레스를 증가시킨 후, 상기 스텝 S3으로 귀환한다(스텝 S8). 즉, CPU(110)가 요구한 데이터가 모두 전송될때까지 TDI(120)는 프레임동기신호를 연속적으로 발생시키고 이에 동기를 맞추어 동작모드신호와 증가된 어드레스를 연속적으로 출력한다. 예를 들어 CPU(110)가 디바이스부(200)의 어드레스 0번지부터 5번지까지 데이터를 연속해서 리드할 경우, TDI(120)는 동작모드신호를 반복적으로 매 프레임동기신호마다 출력하고, 어드레스값은 0,1,2,3,4,5의 순으로 매 프레임동기신호마다 증가시켜 디바이스부(200)로 출력한다. 이후에 디바이스부(200)는 프로세서부(100)의 TDI(120)로 부터 연속적인 프레임동기신호와 함께 인가되는 동작모드신호 및 어드레스를 분석하여 지정된 어드레스에 대응되는 기억장소에 기억되어 있는 데이터를 추출하여 수신데이터라인에 연속적인 수신데이터 전송동기신호와 함께 TDI(120)측으로 출력한다. 한편, 상기 스텝 S6에서, CPU(110)가 요구한 데이터가 디바이스부(200)로 부터 모두 전송되었으면 CPU(110)는 RAM(140)에 저장된 데이터를 리드한다(스텝 S7).
전술한 바와 같은 본 발명의 동작을 좀더 상세하게 설명하면, CPU(110)는 오토리드임을 나타내는 동작모드신호와 리드하고자하는 디바이스부(200)의 어드레스중에서 첫 번째 어드레스만을 TDI(120)에 인가하고, CPU(110)는 다른 작업을 수행할 수 있다. 이후에, TDI(120)와 디바이스부(200)간의 데이터전송은 CPU(110)의 개입없이 연속적인 프레임동기신호와 수신데이터 전송동기신호를 주고 받으며 수행된다. 이후에 TDI(120)는 디바이스부(200)로 부터 인가되는 데이터를 RAM(140)에 저장하고, CPU(110)는 적당한 시점에서 RAM(140)에 저장된 데이터를 한 번에 리드함으로써, 단시간에 다량의 데이터를 리드할 수 있게 되고, 그 외의 시간에는 다른 작업을 수행할 수 있으므로 CPU(110)의 효율이 향상된다.
한편, CPU(110)가 RAM(140)을 1회 엑세스하는데 100 nsec 정도의 시간이 소요되고, 동작모드신호와 어드레스를 초기에 1번만 TDI(120)에 출력하면 되므로 전체적으로 TD 버스를 리드 하는데 CPU(110)가 개입하는 시간은 현저하게 감소하게 된다.
전술한 바와 같이, 본 발명은 전전자 교환기의 프로세서부가 TD 버스를 통해서 디바이스부로 부터 데이터 리드동작을 수행할 때마다 CPU가 매번 TD 버스를 엑세스할 필요가 없게 되어, 다량의 데이터를 단시간에 리드할 수 있으므로, CPU의 동작효율이 향상된다.
Claims (1)
- 전전자 교환기의 전반적인 동작을 제어하는 CPU와; 상기 CPU와 디바이스부를 인터페이스하여 TD 버스를 통해 데이터를 송/수신하는 TDI와; 상기 TDI와 TD 버스를 정합하여 상기 TDI와 TD 버스간에 송/수신되는 데이터를 저장했다가 출력하는 버퍼와; 상기 TDI로 부터 인가되는 데이터를 순차적으로 저장한후 상기 CPU측으로 출력하는 RAM을 구비하는 전전자 교환기에 있어서, 전전자 교환기의 TD 버스 데이터 리드 방법은, 상기 CPU가 데이터 버스를 통해 상기 TDI측으로 디바이스부의 데이터를 오토리드 하기위한 동작모드신호를 출력하는 제1과정과; 상기 제1과정이후, 상기 CPU가 어드레스 버스를 통해 리드할 디바이스부의 첫 번째 어드레스를 상기 TDI측으로 출력하는 제2과정과; 상기 제2과정이후, 상기 TDI가 상기 CPU로 부터 인가되는 동작모드신호 및 어드레스를 프레임동기신호에 동기를 맞추어 상기 버퍼와 TD 버스를 통해 디바이스부로 전송하는 제3과정과; 상기 제3과정이후, 디바이스부는 TD 버스로 부터 인가되는 프레임동기신호와 어드레스에 따라 어드레스에 대응하는 기억장소에 저장되어 있는 데이터를 추출하여 수신데이터 전송동기신호와 함께 TD 버스측으로 출력하는 제4과정과; 상기 제4과정이후, 상기 TDI는 디바이스부로 부터 인가되어 TD 버스를 통하여 수신데이터 전송동기신호와 함께 인가되는 데이터를 래치하여 이를 상기 RAM에 순차적으로 저장하는 제5과정과; 상기 제5과정이후, 상기 TDI는 상기 CPU가 요구한 데이터가 디바이스부로 부터 모두 전송되었는지를 검사하여 상기 CPU가 요구한 데이터가 모두 전송되지 않았으면 어드레스를 증가시킨 후, 상기 제3과정으로 귀환하는 제6과정과; 상기 제6과정에서, 상기 CPU가 요구한 데이터가 디바이스부로 부터 모두 전송되었으면 상기 CPU는 상기 RAM에 저장된 데이터를 리드하는 제7과정을 포함하는 것을 특징으로 하는 전전자 교환기의 TD 버스 데이터 리드방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960082633A KR100202068B1 (ko) | 1996-12-31 | 1996-12-31 | 전전자 교환기의 td 버스 데이터 리드 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960082633A KR100202068B1 (ko) | 1996-12-31 | 1996-12-31 | 전전자 교환기의 td 버스 데이터 리드 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980063187A KR19980063187A (ko) | 1998-10-07 |
| KR100202068B1 true KR100202068B1 (ko) | 1999-06-15 |
Family
ID=19494025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960082633A KR100202068B1 (ko) | 1996-12-31 | 1996-12-31 | 전전자 교환기의 td 버스 데이터 리드 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202068B1 (ko) |
-
1996
- 1996-12-31 KR KR1019960082633A patent/KR100202068B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980063187A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164894A (en) | Method of data entry into a plant loop | |
| US5502822A (en) | Asynchronous data transmission system | |
| US6414961B1 (en) | ATM switching with virtual circuit FIFO buffers | |
| US6336145B2 (en) | Interprocessor communication interface with message unit coupled to next interface and to internal receive and send buffer | |
| KR100202068B1 (ko) | 전전자 교환기의 td 버스 데이터 리드 방법 | |
| US5185879A (en) | Cache system and control method therefor | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| US6671220B2 (en) | Semiconductor device having simplified internal data transfer | |
| US6304931B1 (en) | Access limiting bus control system and method | |
| US6463491B1 (en) | Data transfer making efficient use of time concerning bus arbitration | |
| US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| KR100258354B1 (ko) | 소용량 에이티엠 교환기용 스위치 제어장치 | |
| US6970477B2 (en) | Data transmission circuit and method | |
| JPH11122275A (ja) | シリアル通信システム | |
| KR100313933B1 (ko) | 데이터전송제어장치 | |
| US20020181456A1 (en) | Switch device and data transfer system | |
| KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 | |
| KR100192523B1 (ko) | 공유형 팩스 및 그 정보 전달 방법 | |
| KR960008563Y1 (ko) | 병렬버스의 제어장치 | |
| KR100368333B1 (ko) | 회로제품의이력정보관리방법 | |
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPH09311811A (ja) | シングルポートｒａｍ２方向アクセス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110303 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |