KR100201294B1 - Method and circuit of channel combining in cdma system - Google Patents

Method and circuit of channel combining in cdma system Download PDF

Info

Publication number
KR100201294B1
KR100201294B1 KR1019960025247A KR19960025247A KR100201294B1 KR 100201294 B1 KR100201294 B1 KR 100201294B1 KR 1019960025247 A KR1019960025247 A KR 1019960025247A KR 19960025247 A KR19960025247 A KR 19960025247A KR 100201294 B1 KR100201294 B1 KR 100201294B1
Authority
KR
South Korea
Prior art keywords
data
gain
channel
multiplying
output
Prior art date
Application number
KR1019960025247A
Other languages
Korean (ko)
Other versions
KR980007002A (en
Inventor
심복태
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960025247A priority Critical patent/KR100201294B1/en
Publication of KR980007002A publication Critical patent/KR980007002A/en
Application granted granted Critical
Publication of KR100201294B1 publication Critical patent/KR100201294B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0003—Code application, i.e. aspects relating to how codes are applied to form multiplexed channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

코드분할 다원접속방식 (CDMA:Code Division Multiple Access)의 디지탈 셀룰러(digital cellular)통신의 기지국 장비.Base station equipment for digital cellular communication of code division multiple access (CDMA).

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

아날로그방식의 컴바이너(22)의 구조에서는 각 채널마다 D/A컨버터(20) 및 필터연산부(16)가 독립적으로 있어야 하며, OP-AMP 및 저항들을 이용한 아날로그 가산기회로로 구성된 컴바이너는 상기 저항 및 OP-AMP의 특성에 따라 정확한 합산을 할 수가 없었던 문제점을 해결한다.In the structure of the analog combiner 22, the D / A converter 20 and the filter operation unit 16 must be independent for each channel, and the combiner composed of an analog adder circuit using OP-AMP and resistors is described above. It solves the problem of not being able to add the sum accurately according to the characteristics of the resistance and OP-AMP.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고. 그 결과를 디지탈로서 합산하여 전체구성을 간략화시키며 동시에 회로의 정밀도를 높일 수 있는 회로 및 방법을 제공한다.A single digital processing unit processes a plurality of input and modulated channels. The results are digitally summed up to simplify the overall configuration and at the same time provide a circuit and method that can increase the precision of the circuit.

4. 발명의 중요한 용도4. Important uses of the invention

코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로 및 방법.A channel combining circuit and method for a code division multiple access base station modulator.

Description

코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로 및 방법Channel Combining Circuit and Method of Code Division Multiple Access Base Station Modulator

제1도는 종래의 기지국변조기의 블럭구성도.1 is a block diagram of a conventional base station modulator.

제2도는 본 발명의 실시예에 따른 기지국변조기의 블럭구성도.2 is a block diagram of a base station modulator according to an embodiment of the present invention.

제3도는 본 발명의 실시예에 따른 기지국변조기의 각 부의 출력 파형도.3 is an output waveform diagram of each part of a base station modulator according to an embodiment of the present invention.

본 발명은 코드분할 다원접속방식(CDMA:Code Division Multiple Access)의 디지탈 셀룰러(digital cellular)통신의 기지국 장비에 관한 것으로, 특히 하나의 채널카드에서 다수개 채널의 신호를 필터링하고 컴바이닝하는 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to base station equipment for code division multiple access (CDMA) digital cellular communication. In particular, the present invention relates to circuits for filtering and combining signals of multiple channels in one channel card. It is about a method.

오늘날 통신방식이 날로 발전하여 복수개의 기지국이 하나의 통신위성을 이음하여 동시에 기지국 상호간에 통신하는 다원접속방식이 많이 사용되는 추세이다.Today's communication method is developed day by day, a plurality of base station is a trend that the multiple access method is used a lot of communication between the base station at the same time by connecting one communication satellite.

상기 다원접속방식은 기본적으로 크게 세가지의 접속방식으로 분류되는데. 기본신호에 주파수의 대역폭을 세분화하여 하나의 회선에 동시에 다수의 신호를 전송하는 주파수분할 다원접속방식(FDMA:Frequency Division Multiple Access)과, 기본신호를 시간을 분할하여 전송하는 시간분할 다원접속 방식 (TDMA:Time Division Multiple Access)과 , 상기 주파수분할방식과 시간분할 방식의 혼합형식인 코드분할 다원접속방식(CDMA:Code Division Multiple ,Access )이다 .The multiple access method is basically classified into three access methods. Frequency Division Multiple Access (FDMA) for subdividing the bandwidth of the frequency into the basic signal and transmitting multiple signals simultaneously to one line, and Time Division Multiple Access for transmitting the basic signal by dividing the time. Time Division Multiple Access (TDMA) and Code Division Multiple Access (CDMA), which is a hybrid form of the frequency division and time division schemes.

그 중 상기 코드분할 다원접속방식에 의한 기지국장치의 변조부를 제1도를 통해 좀 더 자세히 설명하면, 기지국장치의 변조부는 입력되는 각 채널에 대하여 입력된 프레임데이타를 CDMA 순방향채널 전송표준에서 정한대로 스크램블링(scrambling), 월쉬함수 처리(walsh function covering), 분산처리(spreading)등의 과정을 통해 처리한 후 그 결과를 대역필터(baseband filter)(14,16)를 통과시켜 대역제한된 출력파형을 만들고 이를 D/A컨버터(digital to analog converter)(20)에서 아날로그 신호로 변환하여 아날로그 출력파형을 만든다. 이때, 상기 아날로그 변조 출력된 각 채널의 출력신호를 아날로그 가산기회로 즉, 아날로그 컴바이너(analog combiner)(22)를 통해 최종 합산 처리하여 안테나로 출력한다.Among them, the modulator of the base station apparatus using the code division multiple access method will be described in more detail with reference to FIG. 1, and the modulator of the base station apparatus sets the input frame data for each input channel according to the CDMA forward channel transmission standard. After processing through scrambling, Walsh function covering, and spreading, the result is passed through baseband filters 14 and 16 to produce band-limited output waveforms. This is converted into an analog signal in the D / A converter 20 to create an analog output waveform. At this time, the output signal of each channel of the analog modulated output is finally summed through an analog adder circuit, that is, an analog combiner 22 and output to the antenna.

이하 제1도에 표기된 각 부장치들(2,4,8,18)은 이미 공지된 사실이므로 이 분야에 통상의 지식을 가진자에 의해 자명한 사실이므로 상세한 설명은 생략한다 .Since the sub-devices 2, 4, 8, and 18 shown in FIG. 1 are already known facts, they will be apparent to those skilled in the art, and thus detailed descriptions thereof will be omitted.

그러므로, 상기와 같은 아날로그방식의 컴바이너(22)의 구조에서는 각 채널마다 D/A컨버터(20) 및 필터연산부(16)가 독립적으로 있어야 하며 , OP-AMP 및 저항들을 이유한 아날로그 가산기회로로 구성된 컴바이너는 저항 및 OP-AMP의 특성에 따라 정확한 합산에 문제점이 발생하였다.Therefore, in the structure of the analog combiner 22 as described above, the D / A converter 20 and the filter operation unit 16 must be independent of each channel, and the analog adder circuit for the reason of the OP-AMP and the resistors is provided. The combiner was composed of a problem in correct addition depending on the resistance and the characteristics of the OP-AMP.

따라서 , 본 발명의 목적은 입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고, 그 결과를 디지탈로서 합산하여 전체구성을 간략화 시키며 동시에 회로의 정밀도를 높일수 있는 회로 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit and method for processing a plurality of input and modulated channels in one digital processing unit, and adding the results as digital to simplify the overall configuration and at the same time increase the accuracy of the circuit. .

상기와 같은 목적을 달성하기 위한 본 발명은 하나의 채널카드에서 각각의 채널별로 입력되는 데이타를 변조 처리하기 위한 다수개의 변조처리부와, 상기 각각의 변조처리부를 통해 변조처리 출력된 데이타들을 합산 출력하는 로드 분할 다원접속방식 기지국 변조기에 있어서, 상기 다수개의 변조처리부로부터 변조처리 출력된 데이타들을 시분할 처리하여 직렬 데이터로 변환하는 병/직렬변환기와, 상기 병/직렬변환기로부터 출력되는 직렬 데이타들에 필터 계수를 곱하여 연산 출력하는 필터연산부와, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절하는 이득조절부와, 상기 이득조절부로부터 이득 조절되어 출력된 데이타들을 모두 합산하기 위한 어큐뮬레이터와, 상기 어큐뮬레이터로부터 합산 출력된 디지탈 데이타를 아날로그변환 하여 최종출력하는 D/A컨버터부로 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of modulation processing units for modulating the data input for each channel in one channel card, and outputs the sum of the modulation processing output data through the respective modulation processing units. A load division multiple access base station modulator comprising: a parallel / serial converter for time-dividing and converting data output from the plurality of modulation processing units into serial data, and filter coefficients for serial data output from the parallel / serial converter; A filter operation unit for multiplying and outputting a multiplier, a gain control unit multiplying and outputting data calculated and outputted from the filter operation unit by a predetermined gain, an accumulator for summing all the data that is gain-adjusted and output from the gain control unit; Digital Day summed out from the accumulator Characterized in that the part made of a D / A converter to the final output by analog conversion.

이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 실시예에 따른 기지국변조기의 블럭구성도로서, 다수개의 변조처리부들(24)은 각각의 채널로 입력되는 데이타를 CDMA방식 으로 변조한다. 이때, 상기 변조처리부(24)에는 각 채널별로 컨벌루션인코더부(2),블럭인터리버부(4), 스크램블러(6), 전원제어비트 삽입부(8), 월쉬함수처리부(10), 대역확산부(12), 딜레이부(14)를 구비한다. 그리고, 상기 각 부장치들(2,4,8,18)은 이미 공지된 사실이므로 이 분야에 통상의 지식을 가진자에 의해 자명한 사실이므로 상세한 설명은 생략한다.2 is a block diagram of a base station modulator according to an embodiment of the present invention, wherein a plurality of modulation processing units 24 modulate data input to respective channels by CDMA. In this case, the modulation processor 24 includes a convolutional encoder 2, a block interleaver 4, a scrambler 6, a power control bit inserter 8, a Walsh function processor 10, and a band spreader for each channel. 12, a delay unit 14 is provided. Since the sub devices 2, 4, 8, and 18 are already known facts, they will be apparent to those skilled in the art, and thus detailed descriptions thereof will be omitted.

병/직렬변환기(28)는 다수개의 변조처리부들(24)로부터 각각 병렬 출력된 대이타들을 시분할로 처리하여 직렬로 필터연산부(30)로 출력한다.The parallel / serial converter 28 processes data in parallel from the plurality of modulation processing units 24 in time division and outputs them in series to the filter operation unit 30.

필터연산부(30)는 병/직렬변환기(28)로부터 출력된 시분할 데이타에 일정 필터계수를 곱하는 필터연산을 수행하여 이득조절부(32)로 출력한다.The filter operation unit 30 performs a filter operation of multiplying the time division data output from the bottle / serial converter 28 by a predetermined filter coefficient and outputs the result to the gain control unit 32.

이득조절부(32)는 필터연산부(30)로부터 필터연산되어 출력된 데이타에 일정 이득을 곱하여 어큐뮬레이터부(34)에 출력한다.The gain adjusting unit 32 multiplies the data calculated by the filter operation unit 30 from the filter operation unit 30 and outputs the multiplied gain to the accumulator unit 34.

어큐뮬레이터부(34)는 상기 일정 이득이 곱해져 출력된 데이타를 모두 합산하여 D/A컨버터(20)에 출력한다. 이때, 어큐뮬레이터부(34)의 구성은 디지탈 가산기와 덤프 레지스터로 이루어진다.The accumulator unit 34 multiplies the predetermined gains and adds all the output data to the D / A converter 20. At this time, the configuration of the accumulator 34 is composed of a digital adder and a dump register.

D/A컨버터(20)는 어큐뮬레이터부(34)로부터 합산되어 출력된 디지탈데이타를 아날로그신호로 컨버팅하여 출력한다.The D / A converter 20 converts the digital data summed up from the accumulator unit 34 and outputs the analog data.

제3도는 본 발명의 실시예에 따른 기지국변조기 각 부의 출력 파형도이다. 그러므로, 제2도의 블럭구성도와 제3도의 출력파형도를 통해 본 발명을 상세히 설명하면, 먼저 다음에 설명하는 실시예는 8개의 채널을 컴바이닝하는 경우를 설명한다 .3 is an output waveform diagram of each part of a base station modulator according to an embodiment of the present invention. Therefore, the present invention will be described in detail with reference to the block diagram of FIG. 2 and the output waveform diagram of FIG. 3, and the following embodiment first describes the case of combining eight channels.

상기 8개의 채널을 통해 데이타들이 각기 한채널씩 변조처리부에 입력될 시 다수개의 변조처리부(24)내의 대역확산부들의 출력파형은 제3도와 A파형과 같이 발생하며 , 상기 대역확산부들의 출력파형은 의사랜덤잡음(Pseudo ramdom Noice : PN코드)를 발생시키는 비(rate)의 클럭(clock)으로서 작용한다. 그러므로, 상기 클럭에 따라 그 값이 변동하여 다수개의 변조처리부(24)의 딜레이부들을 구성하는 쉬프트레지스터(shift resister)들에 저장되고, 제3도의 B,C파형과 같다.When data are input to the modulation processing unit one channel through the eight channels, the output waveforms of the spreaders in the plurality of modulation processing units 24 are generated as shown in FIG. 3 and the A waveform, and the output waveforms of the spreading units are It acts as a rate clock that generates pseudo random noise (PN code). Therefore, the value varies according to the clock and is stored in shift registers constituting the delay units of the plurality of modulation processing units 24, as shown in B and C waveforms of FIG.

상기와 같은 B,C파형이 각각의 변조처리부(24)로부터 출력되어 병렬로 병/직렬변환기(28)에 입력된다. 상기 병렬 입력된 각 채널의 데이타들이 순차적으로 ⅛씩 시분할되어 직렬로 제3도의 D파형과 같이 필터연산부(30)으로 출력된다. 필터연산부(30)는 상기 시분할되어 출력되는 데이타들을 입력받아 일정치의 필터계수를 곱하여 제3도의 E파형과 같이 이득조절부(32)로 출력한다. 이득조절부(32)는 상기 필터계수가 곱해져 출력된 데이타를 입력받아 일정치의 이득값을 곱해 이득 조절하여 제3도의 F파형과 같이 어큐뮬레이터(34)에 출력한다. 어큐뮬레이터(34)의 디지탈 가산기는 상기 이득조절되어 출력된 데이타를 순차적으로 합산하여 제3도의 G파형과 같이 G0, GO+Gl‥‥‥G0+G1+G2+G3+G4+G5+C6+G7 로 출력하고 덤프레지스터에 저장한다. 그런후, 매 8채널(분산처리클럭의 한주기)마다 상기 어큐뮬레이터(34)에 제3도의 I파형과 같이 덤프신호가 인가될 시 상기 8채널의 합이 제3도의 H파형과 같이 D/A컨버터(36)에 출력되도록 한다. D/A컨버터(36)는 상기 8채널이 합쳐져 출력된 디지탈데이타를 아날로그신호로 컨버팅하여 최종 출력한다.The B and C waveforms as described above are output from the respective modulation processing units 24 and input to the parallel / serial converter 28 in parallel. The data of each channel input in parallel are sequentially time-divided by ⅛ and output in series to the filter operation unit 30 as shown in FIG. The filter operation unit 30 receives the time-divided and output data and multiplies a predetermined filter coefficient and outputs it to the gain control unit 32 as shown in the E waveform of FIG. The gain adjusting unit 32 receives the data obtained by multiplying the filter coefficients, multiplies the gain by a predetermined value, and adjusts the gain and outputs the result to the accumulator 34 as shown in the F waveform of FIG. The digital adder of the accumulator 34 sequentially adds the gain-adjusted and output data to obtain G0, GO + Gl ..... G0 + G1 + G2 + G3 + G4 + G5 + C6 + G7 like the G waveform of FIG. Output to the dump register. Then, if a dump signal is applied to the accumulator 34 as shown in the I waveform of FIG. 3 every 8 channels (one cycle of the distributed processing clock), the sum of the 8 channels is equal to the D / A of the H waveform of FIG. Output to converter 36. The D / A converter 36 converts the digital data outputted by combining the eight channels into an analog signal for final output.

상술한 바와 같은 본 발명은 입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고, 그 결과를 디지탈로서 합산하여 출력함으로써, 전체구성을 간략화시킬 수 있으며 동시에 회로의 정밀도를 높일 수 있는 잇점이 있다.As described above, the present invention processes multiple channels to be input and modulated by one digital processing unit, and adds the results as digital outputs, thereby simplifying the overall configuration and simultaneously increasing the accuracy of the circuit. There is this.

Claims (6)

코드분할 다원접속방식 기지국 변조기에 있어서, 각각의 채널별로 입력되는 데이터를 변조 처리하는 다수개의 변조처리부와 상기 변조처리부로부터 출력되는 변조 처리된 데이터들을 병렬로 입력받아 시분할 처리하여 직렬 데이터로 변환하는 병/직렬변환기와, 상기 병/직렬변환기로부터 출력되는 데이터를 입력받아 상기 입력된 데이터에 필터계수를 곱하여 연산하는 필터연산부와, 상기 필터연산부에서 연산된 데이터들을 모두 합산하는 어큐뮬레이터부와 , 상기 어큐뮬레이터부로부터 합산 출력된 디지털 데이터를 아날로그 신호로 변환하는 D/A컨버터로 구성되는 것을 특징으로 하는 채널 컴바이닝 회로.In the code division multiple access base station modulator, a plurality of modulation processing units for modulating data input for each channel and modulated data output from the modulation processing unit are received in parallel, time-division processed, and converted into serial data A filter calculator for multiplying an input / serial converter, data output from the parallel / serial converter, and multiplying the input data by a filter coefficient, an accumulator for adding up the data calculated by the filter operator, and the accumulator And a D / A converter for converting the digital data summed and outputted from the digital signal into an analog signal. 제1항에 있어서, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절한 값을 상기 어큐뮬레이터부로 출력하는 이득조절부를 더 구비함을 특징으로 하는 채널 컴바이닝 회로.The channel combining circuit according to claim 1, further comprising a gain control unit for outputting the gain adjusted value by multiplying the data calculated by the filter operation unit by a predetermined gain to the accumulator unit. 제1항에 있어서 , 상기 어큐뮬레이터부는, 디지탈 가산기와, 덤프 레지스터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로 .The channel combining circuit according to claim 1, wherein the accumulator unit comprises a digital adder and a dump register. 코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로에 있어서, 각각의 채널별로 입력되는 데이타를 변조 처리하는 다수개의 변조처리부와. 상기 다수개의 변조처리부로부터 변조처리 출력된 데이타들을 순차적으로 시분할 처리하여 출력하는 병/직렬변환기와, 상기 병/직렬변환기로부터 시분할 처리되어 출력되는 데이터들을 입력받아 필터계수를 곱하여 연산 출력하는 필터연산부와, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절하는 이득조절부돠, 상기 이득조절부로부터 이득 조절되어 출력된 데이타들을 모두 합산하기 위한 어큐뮬레이터부와 , 상기 어큐뮬레이터부로부터 합산 출력된 디지탈 데이타를 아날로그 신호로 변환하는 D/A컨버터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로.A channel division circuit of a code division multiple access type base station modulator, comprising: a plurality of modulation processing units for modulating data input for each channel; A parallel / serial converter sequentially time-dividing and outputting the modulated output data from the plurality of modulation processing units, and a filter calculation unit multiplying and outputting the filter coefficients by receiving the time-division processed data from the parallel / serial converter; A gain adjusting unit multiplying the output data of the filter operation unit by a predetermined gain to adjust the gain; an accumulator unit for adding up the gain-adjusted data output from the gain adjusting unit; and a digital output summed from the accumulator unit. A channel combining circuit comprising a D / A converter for converting data into an analog signal. 제4항에 있어서 , 상기 어큐뮬레이터부는, 디지탈 가산기와, 덤프 레지스터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로 .5. The channel combining circuit according to claim 4, wherein the accumulator unit comprises a digital adder and a dump register. 코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 방법에 있어서 , 각각의 채널별로 입력되는 데이타를 변조 처리하는 과정과, 상기 변조 처리된 데이타들을 시분할 처리하여 직렬 데이터로 변환하는 과정과 , 상기 시분할 처리된 데이타들에 필터계수를 곱하여 연산 출력하는 과정과, 상기 필터계수가 곱해져 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절 하는 과정과, 상기 이득 조절되어 출력된 데이타들을 모두 합산하여 출력된 디지탈 데이타를 아날로그 신호로 변환하여 최종 출력하는 과정을 수행함을 특징으로 하는 채널 컴바이닝 방법.A channel combining method of a code division multiple access type base station modulator, the method comprising: modulating data input for each channel, converting the modulated data into serial data by time division processing, and performing the time division processing A process of multiplying and outputting data by a filter coefficient, a process of multiplying the filter coefficient by multiplying the calculated output by a predetermined gain, and adjusting the gain; And converting the signal into an analog signal and outputting the final signal.
KR1019960025247A 1996-06-28 1996-06-28 Method and circuit of channel combining in cdma system KR100201294B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025247A KR100201294B1 (en) 1996-06-28 1996-06-28 Method and circuit of channel combining in cdma system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025247A KR100201294B1 (en) 1996-06-28 1996-06-28 Method and circuit of channel combining in cdma system

Publications (2)

Publication Number Publication Date
KR980007002A KR980007002A (en) 1998-03-30
KR100201294B1 true KR100201294B1 (en) 1999-06-15

Family

ID=19464390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025247A KR100201294B1 (en) 1996-06-28 1996-06-28 Method and circuit of channel combining in cdma system

Country Status (1)

Country Link
KR (1) KR100201294B1 (en)

Also Published As

Publication number Publication date
KR980007002A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
CA2452349C (en) System and method for post filtering peak power reduction in multi-carrier communications systems
US6449302B2 (en) System and method for peak power reduction in spread spectrum communications systems
JP4224168B2 (en) Base station apparatus and peak power suppression method
KR100208648B1 (en) Method and device for digital processing signals in a radio frequency communication system
EP1195034B1 (en) Power control scheme for maximizing carrier signal-to-noise ratio in multicarrier transmitters
US6396868B1 (en) Spread spectrum signal generating device and method in transmitter of mobile communications system
KR100341938B1 (en) Transmission apparatus and transmission method of code division multiple signal
US5677929A (en) Automobile on-board and/or portable telephone system
SE528101C2 (en) Variable steering wheel CDMA spreading circuit
EP1011207B1 (en) Transmission power control of baseband signal depending on the number of transmission codes
US6996080B1 (en) Chip-synchronous CDMA multiplexer and method resulting in constant envelope signals
JPH0888588A (en) Spread spectrum communication equipment
KR100201294B1 (en) Method and circuit of channel combining in cdma system
EP1005202B1 (en) Frequency modulation circuit
US6678320B1 (en) Efficient finite impulse response filter implementation for CDMA waveform generation
KR100322473B1 (en) QPSK modulator and modulating method using FIR filter for multiple input bits and 4 channels
US6418134B1 (en) Finite impulse response filter for multi-code CDMA signals
US20060023773A1 (en) Transmission apparatus and peak reduction method
JP4185601B2 (en) Transmission power control method, transmission power control apparatus, and base station including the same
JP3742012B2 (en) Signal processing apparatus and signal processing method in multiplex communication system
KR100466057B1 (en) System and method for peak power reduction in spread spectrum communications systems
JP2003503934A (en) Transmission over bundled channels in CDMA mobile radio systems
EP1094614A2 (en) CDMA transmitter
KR19980019469A (en) Polarity Alternating Pulse Width / Code Division Multiple Access Modulation & Demodulation (PAPW / CDMA (Polarity Alternated Pulse Width / Code Division Multiple Access) Modulation & Demodulation)
KR100424463B1 (en) Transmitter of a mobile communication terminal equipment and method for cotrolling transmission power therein

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee