KR100200877B1 - Noise removal apparatus and method of digital control - Google Patents
Noise removal apparatus and method of digital control Download PDFInfo
- Publication number
- KR100200877B1 KR100200877B1 KR1019960001961A KR19960001961A KR100200877B1 KR 100200877 B1 KR100200877 B1 KR 100200877B1 KR 1019960001961 A KR1019960001961 A KR 1019960001961A KR 19960001961 A KR19960001961 A KR 19960001961A KR 100200877 B1 KR100200877 B1 KR 100200877B1
- Authority
- KR
- South Korea
- Prior art keywords
- noise
- digital
- signal
- output
- digital signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Soundproofing, Sound Blocking, And Sound Damping (AREA)
- Noise Elimination (AREA)
Abstract
본 발명은 디지탈 제어에서의 잡음 소거 장치 및 그 방법에 관한 것으로서, 특히 디지탈 회로의 동작으로 인해 발생하는 잡음을 보상하여 디지탈 제어 성능을 향상 시키는 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for noise canceling in digital control, and more particularly, to an apparatus and method for improving digital control performance by compensating for noise generated by operation of a digital circuit.
본 발명의 목적을 위하여 입력되는 아날로그 신호를 디지탈 신호로 변환하여 디지탈 신호 처리하는 디지탈 신호 제어부, 디지탈 신호 제어부에서의 디지탈 신호와 디지탈 신호 제어부에서 잡음이 부가된 신호를 감산하여 출력하는 감산부, 감산부에서의 신호를 궤환시켜 디지탈 신호 제어부로 부터의 디지탈 신호와 감산하여 잡음이 보상된 신호를 출력하는 잡음 보상부를 포함하는 것을 특징으로 한다.For the purpose of the present invention, a digital signal controller converts an analog signal input into a digital signal and processes the digital signal, a subtractor for subtracting and outputting a digital signal from the digital signal controller and a signal added with noise from the digital signal controller, and a subtraction. And a noise compensator for feedbacking the signal from the negative part and subtracting the digital signal from the digital signal controller to output a signal compensated for noise.
상술한 바와 같이 본 발명에 의하면, 디지탈 회로의 동작으로 인해 발생하는 잡음을 보상 함으로서 디지탈 제어기가 잡음으로 인해 초기과도 응답이 왜곡되고 정상 상태 오차가 증가되는 것을 방지 할 수 있다.As described above, according to the present invention, by compensating for the noise generated by the operation of the digital circuit, the digital controller can prevent the initial transient response from being distorted and the steady state error due to the noise.
Description
제1도는 종래의 디지탈 회로와 아날로그 회로가 혼합된 디지탈 제어를 보이는 블록도이다.1 is a block diagram showing digital control in which a conventional digital circuit and an analog circuit are mixed.
제2도는 본 발명에 의한 디지탈 제어에서의 잡음 소거 장치를 보이는 블럭도이다.2 is a block diagram showing a noise canceling device in digital control according to the present invention.
제3도는 제2도의 등가 블럭도를 도시한 것이다.3 shows an equivalent block diagram of FIG.
본 발명은 디지탈 제어에서의 잡음 소거 장치 및 그 방법에 관한 것으로서, 특히 디지탈 회로의 동작으로 인해 발생하는 잡음을 보상하여 디지탈 제어 성능을 향상시키는 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for canceling noise in digital control, and more particularly, to an apparatus and method for improving digital control performance by compensating for noise generated by operation of a digital circuit.
일반적으로 디지탈 제어는 아날로그 제어와는 달리 디지탈 회로와 아날로그 회로가 함께 혼합되어 있기 때문에 디지탈 잡음이 아날로그 회로에 영향을 미쳐 디지탈 제어 성능을 저하 시킨다.In general, digital control, unlike analog control, is a mixture of digital and analog circuits, so that digital noise affects analog circuits and degrades digital control performance.
제1도는 종래의 디지탈 회로와 아날로그 회로가 혼합된 디지탈 제어를 보이는 블럭도이다.1 is a block diagram showing digital control in which a conventional digital circuit and an analog circuit are mixed.
제1도는 아날로그 입력(X(Z))를 디지탈로 변환하는 아날로그-디지탈 변환기(110)와, 상기 아날로그-디지탈 변환기(110)에서의 디지탈 신호를 신호 처리하는 디지탈 신호 처리기(120)와, 상기 디지탈 신호 처리기(120)에서의 디지탈 신호를 아날로그 신호로 변환하는 디지탈-아날로그 변환기(130)와, 상기 디지탈-아날로그 변환기(130)에서 출력되는 신호와 잡음 N(Z)이 가산된 출력 신호(Y(Z))를 형성하는 가산기(140)로 이루어 진다.1 shows an analog-to-digital converter 110 for converting an analog input X (Z) into a digital signal, a digital signal processor 120 for signal-processing a digital signal from the analog-to-digital converter 110, and The digital-analog converter 130 for converting the digital signal from the digital signal processor 120 into an analog signal, and the output signal Y to which the signal output from the digital-analog converter 130 and noise N (Z) are added. (Z)) to form an adder 140.
제1도는 입력 신호를 디지탈-아날로그 변환기(110)를 이용하여 디지탈 신호로 변환 시키고 변환된 디지탈 신호를 이용하여 디지탈 신호 처리기(120)에서 디지탈 제어 알고리듬을 수행한다.FIG. 1 converts an input signal into a digital signal using a digital-analog converter 110 and performs a digital control algorithm in the digital signal processor 120 using the converted digital signal.
다음 디지탈 신호 처리기(120)에서 출력된 디지탈 신호는 디지탈-아날로그 변환기(130)을 통해 아날로그 출력 신호(Y(Z))로 변환된다. 출력 신호(Y(Z))에는 전체 회로의 잡음(N(Z))이 가산기(140)에서 더해져 신호를 변화시키고 변화된 신호로 실제의 제어 대상을 구동시킨다.The digital signal output from the digital signal processor 120 is then converted into an analog output signal Y (Z) through the digital-to-analog converter 130. The noise N (Z) of the entire circuit is added to the output signal Y (Z) by the adder 140 to change the signal and drive the actual control object with the changed signal.
따라서 제1도의 제어기의 출력(Y(Z))는Therefore, the output Y (Z) of the controller of FIG.
Y(Z) = C(Z)·X(Z) + N(Z), 여기서 C(Z)는 디지탈 신호 처리기(120)에서의 전달 함수이다.Y (Z) = C (Z) .X (Z) + N (Z), where C (Z) is the transfer function in the digital signal processor 120.
제1도에서 도시한 바와 같이 출력 신호(Y(Z))에 더해진 잡음(N(Z))의 영향을 줄이기 위해서는 잡음 자체의 발생 요인을 분석하여 제거하거나 줄이는 방법으로 전체 제어의 성능을 향상 시키는 방법이 주로 사용되었다.As shown in FIG. 1, in order to reduce the influence of noise (N (Z)) added to the output signal (Y (Z)), the performance of the overall control is improved by analyzing and eliminating or reducing the occurrence factor of the noise itself. The method was mainly used.
그러나 잡음의 발생 원인 분석과 제거는 현실적으로 거의 불가능 할 정도로 여러 요인이 복합적으로 작용하므로 어느 정도 이상의 잡음 발생은 불가피 하였다. 이 잡음의 영향은 피드백 자체의 고유 특성으로 인하여 점차 감소하나 초기 과도 응답 왜곡으로 성능 저하를 유발하는 문제점이 있었다.However, it is inevitable that more than a certain amount of noise is generated because analysis of the cause of noise generation and removal are practically impossible. The effect of this noise is gradually reduced due to the inherent characteristics of the feedback itself, but there is a problem that causes performance degradation due to initial transient response distortion.
따라서 본 발명의 목적은 디지탈 제어에서 각종 디지탈 회로의 동작으로 인해 발생하는 잡음을 피드백 시켜 보상함으로서 디지탈 제어의 성능을 향상 시키는 장치 및 그 방법을 제공 하는 데 있다.Accordingly, it is an object of the present invention to provide an apparatus and method for improving the performance of digital control by compensating for feedback caused by the operation of various digital circuits in digital control.
상기의 목적을 달성하기 위하여 본 발명은 디지탈 회로에서 발생하는 잡음을 보상하는 디지털 잡음소거장치에 있어서,In order to achieve the above object, the present invention provides a digital noise canceling device for compensating for noise generated in a digital circuit.
입력되는 디지털 신호를 신호처리하여 제어신호인 제1출력신호를 발생하는 디지털 신호 제어부;A digital signal controller which processes the input digital signal to generate a first output signal as a control signal;
상기 제1출력신호에 잡음이 유입된 제2출력신호와 상기 제1출력신호를 감산하여 잡음을 추출하는 감산부;A subtraction unit configured to subtract the second output signal into which the noise is introduced into the first output signal and the first output signal to extract noise;
상기 감산부에서 추출된 잡음에 소정의 이득과 위상을 곱하여 잡음보상값을 발생하는 잡음보상부;A noise compensator for generating a noise compensation value by multiplying the noise extracted by the subtractor with a predetermined gain and phase;
상기 잡음보상부에서 발생된 잡음보상값을 상기 제1출력신호에 더하여 잡음이 보상된 출력신호를 발생하는 가산부를 포함하는 것을 특징으로 하는 잡음 소거 장치이다.And an adder for generating a noise-compensated output signal by adding a noise compensation value generated by the noise compensator to the first output signal.
상기와 다른 목적을 달성하기 위하여 본 발명은 디지탈 회로와 아날로그 회로가 혼합된 디지탈 제어기의 잡음을 감소시키는 방법에 있어서,In order to achieve the above object, the present invention provides a method for reducing noise of a digital controller in which a digital circuit and an analog circuit are mixed.
입력되는 디지탈 신호와 잡음이 부가된 출력 신호를 감산하는 감산 단계;A subtraction step of subtracting the input digital signal and the output signal to which the noise is added;
상기 감산 단계에서의 신호를 궤환시켜 상기 입력되는 디지탈 신호와 감산하여 잡음이 보상된 신호를 출력하는 잡음 보상 단계를 포함하는 것을 특징으로 하는 디지털 제어에서의 잡음 소거 방법이다.And a noise compensating step of feedbacking the signal in the subtracting step and subtracting the input digital signal to output a noise compensated signal.
이하에서 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 의한 디지탈 제어에서의 잡음 소거 장치를 보이는 블럭도이다.2 is a block diagram showing a noise canceling device in digital control according to the present invention.
제2도는 아날로그 입력(X(Z))를 디지탈로 변환하는 제1아날로그-디지탈 변환기(210)와, 출력 신호(Y(Z))를 궤환해서 디지탈 신호로 변환하는 제2아날로그-디지탈 변환기(220)와, 상기 제1아날로그-디지탈 변환기(210) 및 제2아날로그-디지탈 변환기(220)에서의 디지탈 신호를 신호 처리하는 디지탈 신호 처리기(230)와, 상기 디지탈 신호 처리기(230)에서의 디지탈 신호를 아날로그 신호로 변환하는 디지탈-아날로그 변환기(240)와, 상기 디지탈-아날로그 변환기(240)에서 출력되는 신호와 잡음 N(Z)이 가산된 출력 신호(Y(Z))를 형성하는 가산기(250)로 이루어 진다.2 shows a first analog-to-digital converter 210 for converting an analog input X (Z) into a digital signal, and a second analog-to-digital converter for converting an output signal Y (Z) into a digital signal. 220, a digital signal processor 230 for signal processing the digital signals in the first analog-to-digital converter 210 and the second analog-to-digital converter 220, and the digital signal in the digital signal processor 230. A digital-to-analog converter 240 for converting a signal into an analog signal, and an adder for forming an output signal Y (Z) to which a signal output from the digital-analog converter 240 and noise N (Z) are added ( 250).
제2도에 도시한 바와 같이 종래의 기술 구성에서 아날로그-디지탈 변환기(220)를 추가함으로서 출력 신호(Y(Z))를 디지탈 신호 처리기(230)로 궤환 시키도록 되어 있다.As shown in FIG. 2, in the prior art configuration, by adding the analog-to-digital converter 220, the output signal Y (Z) is fed back to the digital signal processor 230.
따라서 제1아날로그-디지탈 변환기(210)를 통해 디지탈 신호 처리기(230)로 입력된 신호는 또 다른 제2아날로그-디지탈 변환기(220)를 통해 입력된 입력 신호와 함께 디지탈 신호 처리기(230)에서 잡음을 보상하게 된다.Thus, the signal input to the digital signal processor 230 through the first analog-to-digital converter 210 is noisy in the digital signal processor 230 along with the input signal input through another second analog-to-digital converter 220. To compensate.
제3도는 제2도의 등가 블럭도를 도시한 것이다.3 shows an equivalent block diagram of FIG.
제3도는 입력(X(Z)) 신호를 디지탈 제어하는 디지탈 제어기(C(Z))(310), 상기 디지탈 제어기(C(Z))(310)의 신호와 잡음 보상기(Cn(Z))(340)에서의 신호를 감산하는 제1감산기(320), 상기 제1감산기(320)의 출력과 잡음(N(Z))를 가산하여 출력 신호(Y(Z))를 출력하는 가산기(330), 상기 출력 신호(Y(Z))와 상기 제1감산기(320)의 신호를 감산하여 상기 잡음 보상기(Cn(Z))(340)로 출력하는 제2감산기(350)로 구성된다. 여기서 점선 블럭(300)은 제2도의 디지탈 신호 처리기(230) 내의 제어 블록도로서 소프트웨어로 구현가능하다.3 illustrates a digital controller (C (Z)) 310 for digitally controlling an input (X (Z)) signal, and a signal and noise compensator (Cn (Z)) of the digital controller (C (Z)) 310. A first subtractor 320 subtracting the signal at 340 and an adder 330 for outputting the output signal Y (Z) by adding the output of the first subtractor 320 and the noise N (Z). ), A second subtractor 350 subtracting the output signal Y (Z) and the signal of the first subtractor 320 and outputting the subtracted signal to the noise compensator Cn (Z) 340. The dotted line block 300 may be implemented in software as a control block diagram in the digital signal processor 230 of FIG.
제3도에 도시 한 바와 같이 입력되는 아날로그 신호(X(Z))를 디지탈 제어부(C(Z))(310)에의해 디지탈 신호 제어부(310)에서 제어신호를 발생한다. 또한 가산부(330)에서는 디지탈 제어부(310)에서 출력된 신호에 잡음(N(Z)) 신호가 부가되어 출력 신호(Y(Z))로서 출력된다.As shown in FIG. 3, the digital signal controller 310 generates a control signal from the analog signal X (Z) input by the digital controller C (Z) 310. In addition, the adder 330 adds a noise (N (Z)) signal to the signal output from the digital controller 310 and outputs the output signal as Y (Z).
그리고 가산부(330)에서의 잡음 신호가 부가된 출력 신호(Y(Z))와 디지탈 제어부(C(Z))(310)에서의 신호는 궤환되어 감산기(350)에서 감산된다.The output signal Y (Z) to which the noise signal from the adder 330 is added and the signal from the digital control unit C (Z) 310 are fed back and subtracted by the subtractor 350.
따라서 잡음 보상부(Cn(Z))(340)에서는 감산부(350)에서의 감산 신호를 입력하여 잡음 잡음보상신호를 생성한다. 즉, 감산기(350)에서는 잡음(N(Z))만이 출력되며 잡음 보상부(Cn(Z))(340)는 이 잡음 신호에 소정의 이득과 위상을 곱하여 잡음보상값을 발생한다. 감산부(320)에서는 디지탈 제어부(310)에서 출력되는 신호와 잡음 보상부(340)에서의 잡음 보상값을 감산시켜 잡음이 보상된 최종 디지탈 제어 신호(Y(Z))를 출력한다.Accordingly, the noise compensator (Cn (Z)) 340 inputs a subtracted signal from the subtractor 350 to generate a noise noise compensation signal. That is, only the noise N (Z) is output from the subtractor 350, and the noise compensator Cn (Z) 340 multiplies the noise signal by a predetermined gain and phase to generate a noise compensation value. The subtractor 320 subtracts the signal output from the digital controller 310 and the noise compensation value from the noise compensator 340 to output the final digital control signal Y (Z) with noise compensation.
여기서 디지탈 제어기(C(Z))(310), 제1감산부(320), 잡음 보상부(340), 제2감산부(350)로 구성되는 점선 블럭(300)은 디지탈 신호 처리기(300)내의 제어 알고리듬 소프트 웨어로 수행 할 수있다.Herein, the dotted line block 300 including the digital controller (C (Z)) 310, the first subtractor 320, the noise compensator 340, and the second subtractor 350 is a digital signal processor 300. Within the control algorithm software can be performed.
다음은 제3도의 전달 특성을 식으로 나타내면 다음과 같다.Next, the transmission characteristics of FIG. 3 are represented as follows.
가 된다.Becomes
여기서 C(Z)는 디지탈 제어부(310)에서의 전달 함수이며, X(Z)는 입력 신호의 전달 함수이며, Cn(Z)는 잡음 보상부(340)에서의 전달 함수이며, N(Z)는 잡음 신호의 전달 함수이며, Y(Z)는 출력 신호의 전달 함수이다.Where C (Z) is the transfer function in the digital control unit 310, X (Z) is the transfer function of the input signal, Cn (Z) is the transfer function in the noise compensation unit 340, and N (Z) Is the transfer function of the noise signal, and Y (Z) is the transfer function of the output signal.
따라서 (1)식의이되도록 잡음 보상부(340)에서의 전달 함수(Cn(Z))의 이득과 위상을 조정하면 잡음(N(Z))로 인한 출력(Y(Z))에의 영향을 줄일 수있다.Therefore, of formula (1) By adjusting the gain and phase of the transfer function Cn (Z) in the noise compensator 340, the influence on the output Y (Z) due to the noise N (Z) can be reduced.
상술한 바와 같이 본 발명에 의하면, 디지탈 회로의 동작으로 인해 발생하는 잡음을 보상 함으로서 디지탈 제어기가 잡음으로 인해 초기 과도 응답이 왜곡되고 정상 상태 오차가 증가되는 것을 방지 할 수 있다.As described above, according to the present invention, by compensating for noise generated by the operation of the digital circuit, the digital controller can prevent the initial transient response from being distorted and the steady state error due to the noise.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960001961A KR100200877B1 (en) | 1996-01-29 | 1996-01-29 | Noise removal apparatus and method of digital control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960001961A KR100200877B1 (en) | 1996-01-29 | 1996-01-29 | Noise removal apparatus and method of digital control |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970060712A KR970060712A (en) | 1997-08-12 |
KR100200877B1 true KR100200877B1 (en) | 1999-06-15 |
Family
ID=19450292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960001961A KR100200877B1 (en) | 1996-01-29 | 1996-01-29 | Noise removal apparatus and method of digital control |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100200877B1 (en) |
-
1996
- 1996-01-29 KR KR1019960001961A patent/KR100200877B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970060712A (en) | 1997-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4890107A (en) | Analogue-to-digital converter | |
US5877653A (en) | Linear power amplifier and method for removing intermodulation distortion with predistortion system and feed forward system | |
JP4236814B2 (en) | Digital intermodulation controlled feed-forward amplifier | |
US6418228B1 (en) | Noise control system | |
US6198416B1 (en) | Linearity error compensator | |
US5187481A (en) | Combined and simplified multiplexing and dithered analog to digital converter | |
JP3135409B2 (en) | Dithered analog / digital conversion circuit | |
EP1175725B1 (en) | Adaptive linearizer for rf power amplifiers | |
FI116339B (en) | Linear power amplifier and method | |
US6900750B1 (en) | Signal conditioning system with adjustable gain and offset mismatches | |
US6194964B1 (en) | Predistorter having an automatic gain control circuit and method therefor | |
KR100200877B1 (en) | Noise removal apparatus and method of digital control | |
KR100343692B1 (en) | contrast enhancement apparatus of video signal | |
KR20020052495A (en) | Digital linear apparatus for rf power amplifier | |
US7015753B2 (en) | Digital signal processing based implementation of a feed forward amplifier | |
JPH11177358A (en) | Agc circuit | |
US8537039B2 (en) | Distortion correcting device | |
JPS6161572A (en) | Comb-line filter | |
JPH05336436A (en) | Automatic gain controller | |
CN1164024C (en) | Adaptation method and amplifier arrangement | |
JPH0145254B2 (en) | ||
US7426250B2 (en) | Automatic gain controller and controlling method thereof | |
JP2002125138A (en) | Automatic gain controller for image signal and log linear multiplier circuit, and image pickup device | |
JPH06326761A (en) | Echo canceller | |
JP2020043466A (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090226 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |