KR100200366B1 - Insulator gate bipolar transistor - Google Patents
Insulator gate bipolar transistor Download PDFInfo
- Publication number
- KR100200366B1 KR100200366B1 KR1019960051371A KR19960051371A KR100200366B1 KR 100200366 B1 KR100200366 B1 KR 100200366B1 KR 1019960051371 A KR1019960051371 A KR 1019960051371A KR 19960051371 A KR19960051371 A KR 19960051371A KR 100200366 B1 KR100200366 B1 KR 100200366B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- emitter
- bipolar transistor
- type base
- gate bipolar
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 래치 특성을 향상시키는 절연 게이트 바이폴라 트랜지스터의 이미터 구조에 관한 것으로서, P+형 기판 위에 N형 에피층이 형성되어 있고, N형 에피층의 일부 표면에는 가장자리가 직선형인 P형 베이스가 형성되어 있으며, P형 베이스 표면 일부에는 P형 베이스와의 경계부로부터 일부 연장되어 나온 부분을 가지는 N+이미터 영역가 직선형으로 형성되어 있다. 또한, N+이미터 영역과 N형 에피층 사이에 위치한 P형 베이스의 표면과 N형 에피층 표면 상부에는 게이트 절연막이 형성되어 있고, 게이트 절연막 위에 게이트 전극이 형성되어 있다. 이러한 절연 게이트 바이폴라 트랜지스터 구조에서는 N+이미터 영역이 P형 베이스와의 경계로부터 연장되어 나온 부분을 갖고 있기 때문에 이미터 경로를 따라 갑작스럽게 흐르는 전류를 분산시켜 주어 IGBT 소자에서의 래치 특성을 향상시킨다.The present invention relates to an emitter structure of an insulated gate bipolar transistor that improves latch characteristics, wherein an N-type epi layer is formed on a P + substrate, and a P-type base having a straight edge is formed on some surfaces of the N-type epi layer. A portion of the surface of the P-type base is formed with a straight line N + emitter region having a portion partially extended from the boundary with the P-type base. Further, a gate insulating film is formed on the surface of the P-type base and the N-type epilayer located between the N + emitter region and the N-type epi layer, and a gate electrode is formed on the gate insulating film. In this insulated gate bipolar transistor structure, since the N + emitter region has a portion extending from the boundary with the P-type base, it dissipates a sudden flow of current along the emitter path, thereby improving the latch characteristic of the IGBT device. .
Description
본 발명은 절연 게이트 바이폴라 트랜지스터(IGBT : insulated gate bipolar transistor)에 관한 것으로서, 더욱 상세하게는 래치(latch) 특성을 향상시킨 절연 게이트 바이폴라 트랜지스터에 관한 것이다.The present invention relates to an insulated gate bipolar transistor (IGBT), and more particularly to an insulated gate bipolar transistor with improved latch characteristics.
일반적으로 절연 게이트 바이폴라 트랜지스터는 전력용 반도체 소자로서, MOSFET의 전도 손실(conduction loss)을 효과적으로 줄일 수 있도록 고안된 소자이다. 절연 게이트 바이폴라 트랜지스터의 구조는 MOSFET의 기본 구조에서 컬렉터 쪽의 N+층을 P+층으로 변경하고 PN 접합을 추가한 형태로 구성되므로 전압으로 구동되며, 출력 특성은 바이폴라 트랜지스터와 유사하다.In general, an insulated gate bipolar transistor is a power semiconductor device designed to effectively reduce the conduction loss of a MOSFET. The structure of the insulated gate bipolar transistor is driven by voltage because the structure of the N + layer on the collector side is changed to the P + layer and the PN junction is added in the basic structure of the MOSFET, and the output characteristics are similar to those of the bipolar transistor.
도1은 일반적인 절연 게이트 바이폴라 트랜지스터의 단면도이다.1 is a cross-sectional view of a typical insulated gate bipolar transistor.
도1에 도시한 바와 같이, P+반도체층으로 이루어진 P형 기판(1) 위에 N 형 에피층(2)이 형성되어 있고, N 형 에피층(2)의 일부 표면에는 P 형의 불순물이 선택적으로 주입된 P 형 베이스(3)가 형성되어 있다. P 형 베이스(3)는 N 형 에피층(2)의 표면에 평행하게 형성되어 있으며 에피층(2)과의 경계부는 직선형으로 형성되어 있다. 또한, P형 베이스(2) 표면의 일부에는 N+형 이미터 영역(4)이 형성되어 있는데, P 형 베이스(3) 양측 표면에 고농도의 이온을 주입하여 직선형으로 형성한다. 부근 셀의 N+이미터 영역(4)의 가장자리를 경계로 하여 N+형 이미터(4)와 N 에피층(2) 사이의 P형 베이스(3) 영역들의 표면 즉, 채널부와 N 형 에피층(2) 표면 위에 게이트 절연막(5)이 형성되어 있고, 게이트 절연막(5) 위에는 게이트 전극(6)이 형성되어 있으며, 이미터 전극(도시하지 않음)이 P형 베이스 영역(3)과 N+이미터 영역(4)의 상부에 덮여 있다. 이때, 게이트 전극(6)과 이미터 전극(도시하지 않음)은 서로 절연되어 있다. 이러한 IGBT의 P 형 기판(1)의 바깥면에는 컬렉터 전극(도시하지 않음)이 형성되어 있다.As shown in FIG. 1, an N-type epitaxial layer 2 is formed on a P-type substrate 1 made of a P + semiconductor layer, and a P-type impurity is selectively selected on a part of the surface of the N-type epitaxial layer 2. P-type base 3 injected into the mold is formed. The P type base 3 is formed parallel to the surface of the N type epi layer 2, and the boundary part with the epi layer 2 is formed in linear form. In addition, an N + -type emitter region 4 is formed on a part of the surface of the P-type base 2, and a high concentration of ions is injected into both surfaces of the P-type base 3 to form a straight line. Surface of the P-type base 3 regions between the N + -type emitter 4 and the N epilayer 2, i.e., the channel portion and the N-type, bordering the edge of the N + emitter region 4 of the adjacent cell. A gate insulating film 5 is formed on the epitaxial layer 2 surface, a gate electrode 6 is formed on the gate insulating film 5, and an emitter electrode (not shown) forms a P-type base region 3. The top of the N + emitter region 4 is covered. At this time, the gate electrode 6 and the emitter electrode (not shown) are insulated from each other. A collector electrode (not shown) is formed on the outer surface of the P-type substrate 1 of the IGBT.
컬렉터 전극과 이미터 전극 사이에 컬렉터 전압이 인가되고 이미터 전극과 게이트 전극(6) 사이에 인가되는 전압이 문턱 전압 이상이면, 채널부가 N 형으로 바뀌며 캐리어인 전자들이 N 형 채널을 통해 이미터 전극으로부터 N 에피층(2)으로 이동하는데, 이 전자들은 P+반도체층(1)과 N 에피층(2) 사이에 순방향 바이어스를 일으키며, 정공 캐리어는 P+반도체층(1)으로부터 방사된다. 결과적으로, N 에피층(2)의 저항은 크게 감소하고, 컬렉터 전극에서 이미터 전극으로 흘러가는 전류 IC는 큰 값을 갖게 된다. 즉, IGBT가 도통된다. 보통, 컬렉터 전류 IC가 특정값일 때, 온(ON) 저항값은 역 컬렉터 전압 VCE에 의해 측정된다.If a collector voltage is applied between the collector electrode and the emitter electrode and the voltage applied between the emitter electrode and the gate electrode 6 is greater than or equal to the threshold voltage, the channel portion is changed to N-type and the electrons as carriers are emitters through the N-type channel. Moving from the electrode to the N epi layer 2, these electrons cause a forward bias between the P + semiconductor layer 1 and the N epi layer 2, and the hole carriers radiate from the P + semiconductor layer 1. As a result, the resistance of the N epi layer 2 is greatly reduced, and the current I C flowing from the collector electrode to the emitter electrode has a large value. In other words, the IGBT is turned on. Normally, when the collector current I C is a certain value, the ON resistance value is measured by the reverse collector voltage V CE .
그러나, 이러한 구조는 일단 도통하면 애노드 전압을 0으로 하지 않는 이상 IGBT가 오프되지 안는 사이리스터(thyristor) PNPN 구조가 기생적으로 발생할 수 있다. 결국 게이트의 제어 기능을 상실하여 소자가 파괴되는 래치 업(latch up) 현상이 발생한다.However, such a structure may parasiticly generate a thyristor PNPN structure in which the IGBT does not turn off unless the anode voltage is zero. Eventually, a latch up phenomenon occurs in which the device is destroyed by losing the control function of the gate.
래치 업 현상의 수학적 해석은 아래와 같다.The mathematical analysis of the latch up phenomenon is as follows.
IGBT는 바이폴라 소자로서 그 전류는 정공의 이동으로 이루어지는 정공 전류 Ih와 전자의 이동으로 이루어지는 전자 전류 Ie로 구성된다. 여기서 래치 업을 일으켜 소자를 파괴하는 전류는 Ih이므로 IGBT의 래치 특성을 향상시키기 위해서는 Ih의 제어가 가장 중요한 요소로 작용한다.The IGBT is a bipolar element, the current of which consists of a hole current I h formed by the movement of holes and an electron current I e composed of the movement of electrons. Since the current that causes the device to latch up and destroy the device is I h , the control of I h is the most important factor to improve the latch characteristics of the IGBT.
도1의 A 부분에서 여기되는 전압을 VA, P 베이스 저항을 Rp, 그 부분을 흐르는 전류를 Ih라 할 때,When the voltage excited in the A part of FIG. 1 is V A , the P base resistance is R p , and the current flowing through the part is I h ,
VA= Rp× Ih V A = R p × I h
이다. 이것을 다시to be. This again
VA= αpnp× Rp× Ic V A = α pnp × R p × I c
로 표현할 수 있다. 이때, αpnp는 P베이스/ N 에피텍셜층/ P+형 기판 트랜지스터의 전류 증폭율을 나타낸다.Can be expressed as In this case, α pnp denotes a current amplification factor of the P base / N epitaxial layer / P + type substrate transistor.
순방향으로 바이어스된 N+이미터와 P 베이스 접합부에 인가되는 전압이 0.7V이상일 경우, PNP 트랜지스터가 동작하여 래치가 발생하므로 부하 전류는 아래와 같다.When the voltage applied to the forward biased N + emitter and the P base junction is greater than 0.7V, the PNP transistor operates to generate a latch, so the load current is as follows.
IL= 0.7/(αpnp× Rp)I L = 0.7 / (α pnp × R p )
또한, P 베이스에서의 저항 Rp는 비저항ρp및 이미터의 길이 Le 에 비례하므로In addition, resistance R at P basepIs the resistivityρpAnd the length L of the emittere Is proportional to
IL∝ 1/(αpnp× ρp× Le)I L ∝ 1 / (α pnp × ρ p × L e )
의 식이 성립한다. 위의 식에서 부하 전류 IL은 변전 가능한 전류로서, 그 값이 클수록 소자의 브레이크 다운(breakdown)을 줄일 수 있다. 이때, 비저항 ρp와 전류 증폭율 αpnp은 일정하므로 래치 특성을 향상시키기 위해서는 이미터의 길이 Le를 줄이는 것이 필요하다.Equation of In the above equation, the load current I L is a substable current, and the larger the value, the less breakdown the device can have. At this time, since the specific resistance ρ p and the current amplification factor α pnp are constant, it is necessary to reduce the length L e of the emitter to improve the latch characteristic.
그러나 현실적으로 전류 특성 및 정상 역전류 특성과 직접적으로 연결되는 IGBT 셀의 크기를 유지하는 것이 중요하기 때문에 이미터의 길이를 줄여 셀의 크기를 축소시키는 것은 현실적으로 불가능하다.However, in reality, it is important to keep the size of the IGBT cell directly connected to the current characteristic and the normal reverse current characteristic, so it is practically impossible to reduce the size of the cell by reducing the length of the emitter.
본 발명의 과제는 IGBT의 래치 특성을 향상시키는 것으로서, N+이미터의 형태를 변경하여 셀의 크기를 축소시키지 않으면서도 이미터의 길이를 줄이는 것과 같은 효과를 내는 데에 있다.An object of the present invention is to improve the latch characteristics of the IGBT, and to achieve the same effect as reducing the length of the emitter without changing the size of the cell by changing the shape of the N + emitter.
도1은 일반적인 절연 게이트 바이폴라 트랜지스터의 단면도이고,1 is a cross-sectional view of a typical insulated gate bipolar transistor,
도2는 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터의 단면도이다.2 is a cross-sectional view of an insulated gate bipolar transistor according to an embodiment of the present invention.
본 발명에 따른 IGBT는 P+형 기판 위에 N형 에피층이 형성되어 있고, N형 에피층의 일부 표면에는 가장자리가 직선형인 P형 베이스가 형성되어 있으며, P형 베이스 표면 일부에는 P형 베이스와의 경계부로부터 일부 연장되어 나온 부분을 가지는 N+이미터 영역가 직선형으로 형성되어 있다. 또한, N+이미터 영역과 N형 에피층 사이에 위치한 P형 베이스의 표면과 N형 에피층 표면 상부에는 게이트 절연막이 형성되어 있고, 게이트 절연막 위에 게이트 전극이 형성되어 있다.In the IGBT according to the present invention, an N-type epitaxial layer is formed on a P + type substrate, and a P-type base having a straight edge is formed on some surfaces of the N-type epitaxial layer, and a P-type base and An N + emitter region having a portion extending from the boundary portion of is formed in a straight line. Further, a gate insulating film is formed on the surface of the P-type base and the N-type epilayer located between the N + emitter region and the N-type epi layer, and a gate electrode is formed on the gate insulating film.
이러한 IGBT 구조에서는 N+이미터 영역이 P형 베이스와의 경계로부터 연장되어 나온 부분을 갖고 있기 때문에 이미터 경로를 따라 갑작스럽게 흐르는 전류를 분산시켜 주어 IGBT 소자에서의 래치 특성을 향상시킨다.In the IGBT structure, since the N + emitter region has a portion extending from the boundary with the P-type base, the current flowing suddenly along the emitter path is distributed to improve the latch characteristic of the IGBT device.
그러면 첨부한 도면을 참고로 하여 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명에 따른 IGBT의 이미터 구조에 대하여 상세하게 설명한다.Next, the emitter structure of the IGBT according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
도2는 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터의 단면도이다.2 is a cross-sectional view of an insulated gate bipolar transistor according to an embodiment of the present invention.
도2에 도시된 본 발명에 따른 IGBT의 층상 구조는 기본적으로 종래의 IGBT의 구조를 갖지만, N+이미터(4)의 형태에서 차이가 난다.The layered structure of the IGBT according to the present invention shown in FIG. 2 basically has the structure of the conventional IGBT, but differs in the form of N + emitter 4.
종래의 IGBT에서는 이미터가 길이 Le과 일정 폭(D)을 갖는 스트라이프(stripe) 구조인데 비해, 본 발명에서는 이미터의 길이 Le는 일정하게 하여 IGBT 셀(cell) 크기에는 영향을 미치지 않으면서 이미터(4)에 부분적으로 요철이 형성되어 있는 구조이다. 이때, 요철은 N+이미터(4)와 P 베이스(3)의 경계부에서 P 베이스(3) 방향으로 이미터(4)의 일부가 연장되어 나온 형태로서, 전류가 이미터(4)를 경로로 하여 전달될 때 전류가 요철 내부를 경로로 하여 분산되어 흐르기 때문에 직선 이미터를 따라 전류가 흐르는 경우보다 래치가 발생할 확률이 줄어든다. 즉, 요철의 깊이(d) 만큼 이미터의 길이를 축소시키는 것과 같은 효과를 나타낼 수 있다.In the conventional IGBT, the emitter is a stripe structure having a length L e and a constant width D. In the present invention, the length L e of the emitter is constant so that the size of the IGBT cell is not affected. The irregularities are partially formed in the emitter 4. In this case, the unevenness is a form in which a part of the emitter 4 extends from the boundary between the N + emitter 4 and the P base 3 toward the P base 3, and a current passes through the emitter 4. Since the current flows through the inside of the irregularities as a path, the probability of latching is reduced as compared with the case of current flowing along a straight emitter. That is, the effect of reducing the length of the emitter by the depth d of the unevenness can be obtained.
이상에서와 같이, 본 발명에 따른 IGBT 구조는 이미터의 일부에 요철이 형성되어 있어서, N+이미터 길이를 줄이지 않고도 변전 가능한 부하 전류를 높일 수 있다. 따라서, 래치 특성이 향상된다.As described above, in the IGBT structure according to the present invention, irregularities are formed in a part of the emitter, so that the load current that can be transformed can be increased without reducing the N + emitter length. Thus, the latch characteristic is improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051371A KR100200366B1 (en) | 1996-10-31 | 1996-10-31 | Insulator gate bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051371A KR100200366B1 (en) | 1996-10-31 | 1996-10-31 | Insulator gate bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980031809A KR19980031809A (en) | 1998-07-25 |
| KR100200366B1 true KR100200366B1 (en) | 1999-06-15 |
Family
ID=19480484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051371A KR100200366B1 (en) | 1996-10-31 | 1996-10-31 | Insulator gate bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200366B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745557B1 (en) * | 1999-02-17 | 2007-08-02 | 가부시키가이샤 히타치세이사쿠쇼 | Igbt and power conversion device |
-
1996
- 1996-10-31 KR KR1019960051371A patent/KR100200366B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980031809A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091107A (en) | Semiconductor devices | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| US20040232510A1 (en) | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness | |
| US5089864A (en) | Insulated gate type semiconductor device | |
| US4841345A (en) | Modified conductivity modulated MOSFET | |
| JPH04312981A (en) | High breakdown voltage semiconductor device | |
| JPH09283754A (en) | High withstand voltage semiconductor device | |
| JPH0864811A (en) | Power device integrated structure | |
| KR100194668B1 (en) | Power insulated gate bipolar transistor | |
| JPH0732249B2 (en) | High Speed Switching Horizontal Insulated Gate Transistor | |
| US5874751A (en) | Insulated gate thyristor | |
| KR920003704B1 (en) | Bipolar semiconductor switching device and its manufacturing method | |
| US5298769A (en) | GTO thyristor capable of preventing parasitic thyristors from being generated | |
| US20030218210A1 (en) | Semiconductor device | |
| EP0115098B1 (en) | Lateral dmos transistor device having an injector region | |
| KR100200366B1 (en) | Insulator gate bipolar transistor | |
| JPH0465552B2 (en) | ||
| KR100533687B1 (en) | Dual Gate Transistor | |
| US5731605A (en) | Turn-off power semiconductor component with a particular ballast resistor structure | |
| US5844258A (en) | Emitter switched thyristor | |
| US6683348B1 (en) | Insulated gate bipolar semiconductor device transistor with a ladder shaped emitter | |
| KR100236519B1 (en) | Power semiconductor device | |
| JP2009540542A (en) | Substantially natural yield device | |
| JP3272784B2 (en) | Insulated gate semiconductor device | |
| KR100424450B1 (en) | Lateral dual channel emitter-switched thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20120227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |