KR100199048B1 - Static eletricity protection circuit - Google Patents
Static eletricity protection circuit Download PDFInfo
- Publication number
- KR100199048B1 KR100199048B1 KR1019950046230A KR19950046230A KR100199048B1 KR 100199048 B1 KR100199048 B1 KR 100199048B1 KR 1019950046230 A KR1019950046230 A KR 1019950046230A KR 19950046230 A KR19950046230 A KR 19950046230A KR 100199048 B1 KR100199048 B1 KR 100199048B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- static electricity
- power supply
- mos transistor
- circuit
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 33
- 230000005611 electricity Effects 0.000 claims abstract description 32
- 230000015556 catabolic process Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 집적 회로상에 정전기로 인한 과전류가 내부회로로 유입되지 못하도록 방지하는 회로에 관한 것으로서, 파워간에 직렬로 연결된 다이오드와 저항을 N형 모스 트랜지스터에 병렬로 연결시킴에 있어서, 다이오드의 캐소드는 전원단자에 연결하고, 다이오드의 애노드는 접지 단자에 연결하고, 모스 트랜지스터의 게이트를 상기 다이오드와 저항의 연결 부위에 연결하고, 모스 트랜지스터의 드레인을 전원단자에 연결하고, 모스트랜지스터의 소오스와 웰 콘택을 접지 단자에 연결하면, 정전기가 집적 회로에 인가 될때 전류가 파워간 전압을 낮게 클램핑하여 과전류가 내부회로로 유입되지 않도록 하여 집적 회로의 신뢰성을 향상시킬 수 있다.The present invention relates to a circuit for preventing overcurrent due to static electricity from flowing into an internal circuit on a semiconductor integrated circuit. In the case of connecting a diode and a resistor connected in series between powers in parallel to an N-type MOS transistor, the cathode of the diode Is connected to the power supply terminal, the anode of the diode is connected to the ground terminal, the gate of the MOS transistor is connected to the connection portion of the diode and the resistor, the drain of the MOS transistor is connected to the power terminal, the source and well of the MOS transistor When the contact is connected to the ground terminal, when the static electricity is applied to the integrated circuit, the current clamps the power-to-power voltage low so that the overcurrent does not flow into the internal circuit, thereby improving the reliability of the integrated circuit.
Description
제1도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 종래의 회로도.1 is a conventional circuit diagram for preventing static electricity from flowing into an internal circuit through a node between powers.
제2도는 일반적인 다이오드의 역방향 전류-전압 특성 곡선.2 is a reverse current-voltage characteristic curve of a typical diode.
제3도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 본 발명의 회로도.3 is a circuit diagram of the present invention for preventing static electricity from entering the internal circuit through the node between the power.
제4도는 상기 제3도에 있어서 본 발명의 전류-전압 특성 곡선.4 is a current-voltage characteristic curve of the present invention in FIG.
제5도는 모스 트랜지스터의 게이트의 전압에 따른 모스 트랜지스터의 브레이크 다운 전압을 나타낸 그래프.5 is a graph showing breakdown voltages of MOS transistors according to voltages of gates of MOS transistors.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 입·출력패드 22 : 정전기 보호 소자21 input and output pad 22 static electricity protection element
23 : 임의의 내부 회로 24 : N형 모스 트랜지스터23 arbitrary circuit 24 N-type MOS transistor
25 : 다이오드 26 : 저항25 diode 26 resistance
27 : 전원단자 28 : 접지단자27: power terminal 28: ground terminal
본 발명은 반도체 장치에 관한 것으로써, 구체적으로, 정전기가 파워단자간을 통하여 내부회로로 유입되지 못하도록 방지하는 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a circuit for preventing static electricity from flowing into an internal circuit between power terminals.
최근의 반도체는 디지털 로직기술의 급격한 발전으로 인하여 기계, 섬유, 금속등 대부분의 산업용 기기에 탑재되고 있으며, 다기능을 구현하기 위한 고집적, 고용량의 반도체가 개발되고 있다.Recently, due to the rapid development of digital logic technology, semiconductors are being installed in most industrial devices such as machines, fibers, and metals, and highly integrated and high-capacity semiconductors have been developed to realize multifunction.
이와 같은 고집적 반도체는 미세한 회로 선폭으로 형성되고, 저전압, 저전력을 사용하는 것이 대부분이다. 그러나, 일상 생활에서 발생되는 정전기가 미세하게 형성된 반도체 회로에 인가될 경우에는 정상적인 로직 활동을 방해하고, 심한 경우에는 정전기가 인가된 반도체 소자의 일부를 손상시킴으로써, 해당 반도체 뿐만아니라 그 반도체가 탑재된 기기의 동작 불능상태를 초래하게 된다.Such highly integrated semiconductors are formed with a fine circuit line width, and most of them use low voltage and low power. However, when static electricity generated in daily life is applied to a finely formed semiconductor circuit, it interferes with normal logic activity and, in severe cases, damages a part of the semiconductor device to which static electricity is applied, and thus the semiconductor as well as the semiconductor is mounted. This may cause the device to be inoperable.
더욱이, 상기와 같은 정전기는 언제, 어디서도 발생할 수 있으므로, 이에 대한 대책이 요구되고 있다.In addition, the static electricity as described above can be generated anytime, anywhere, so a countermeasure is required.
첨부된 도면과 함께 종래의 정전기 보호 회로에 대한 상세한 설명을 하면 다음과 같다.The detailed description of the conventional static electricity protection circuit with the accompanying drawings as follows.
제1도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 종래의 회로도이다.1 is a conventional circuit diagram for preventing static electricity from flowing into an internal circuit through a node between powers.
제1도를 참조하면, 외부 회로와 내부회로의 전기적 연결을 위한 입·출력 패드(11)를 구비하고, 입·출력 패드를 통하여 들어오는 정전기를 차단하기 위하여 입·출력 패드(11)와 내부회로(13)의 사이에 보호소자(12-1, 12-2)를 접속한다.Referring to FIG. 1, an input / output pad 11 is provided for electrical connection between an external circuit and an internal circuit, and an input / output pad 11 and an internal circuit are provided to block static electricity entering through the input / output pad. The protection elements 12-1 and 12-2 are connected between (13).
그리고, 전원 단자(15)와 접지 단자(16)간을 통하여 유입되는 정전기가 내부회로(13)로 유입되는 것을 방지하기 위하여 파워 단자간에 다이오드(14)를 연결함에 있어서, 다이오드(14)의 캐소드측(17)을 전원 단자쪽으로 접속하고, 다이오드의 애노드측을 접지 단자쪽으로 접속하여 정전기 보호회로를 구성한다.In addition, in connecting the diode 14 between the power terminals to prevent the static electricity flowing through the power supply terminal 15 and the ground terminal 16 from entering the internal circuit 13, the cathode of the diode 14 The side 17 is connected to the power supply terminal side, and the anode side of the diode is connected to the ground terminal side to form an electrostatic protection circuit.
그리고, 상기 파워간의 다이오드(14)는 정전기가 파워 단자를 통하여 내부회로(13)로 유입되지 못하도록 차단함에 있어서, 다이오드(14)에 대하여 순방향이나 역방향의 정전기가 들어오면, 다이오드(14)를 통하여 접지전위로 유입되도록 한다.In addition, the diode 14 between the power blocks the static electricity from entering the internal circuit 13 through the power terminal. When the static electricity in the forward or reverse direction with respect to the diode 14 comes in, the diode 14 passes through the diode 14. Allow it to enter ground potential.
그러나, 상기에서 설명한 바와 같은 종래의 정전기 보호 회로는 파워단자를 통하여 다이오드에 역방향인 정전기가 들어올 경우에 있어서, 일단 브레이크 다운 전압을 넘어서게 되면 제2도에서와 같이, 전류가 증가하다가 전압도 급격히 증가하여 내부회로를 트리거시키거나 파괴시킬 수 있다.However, in the conventional static electricity protection circuit as described above, when the reverse static electricity enters the diode through the power terminal, once the breakdown voltage is exceeded, as shown in FIG. 2, the current increases and then the voltage increases rapidly. This can trigger or destroy the internal circuit.
상기와 같은 문제점을 개선하기 위한 본 발명은 정전기가 파워 단자를 통하여 내부회로로 유입되는 것을 방지하기 위한 정전기 보호 회로를 제공하는 데에 본 발명의 목적이 있다.An object of the present invention is to provide an electrostatic protection circuit for preventing static electricity from flowing into the internal circuit through the power terminal.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은 파워간 정전기보호 소자로서 다이오드, 모스 트랜지스터, 저항을 사용하는데, 모스 트랜지스터의 드레인을 전원 단자에, 모스 트랜지스터의 소오스와 웰 콘택을 접지단자에 연결하며 ; 직렬로 연결된 다이오드와 저항을 내부회로와 병렬로 연결하며 ; 다이오드와 저항의 연결점을 상기 모스 트랜지스터의 게이트와 연결하여, 정전기 보호 회로를 구비하는 것을 포함한다.In order to achieve the above object, the present invention uses a diode, a MOS transistor, and a resistor as an electrostatic protection device between powers. The drain of the MOS transistor is connected to a power supply terminal, and the source and well contacts of the MOS transistor are connected to a ground terminal. ; Connect a series diode and a resistor in parallel with the internal circuit; And connecting a diode and a resistor to the gate of the MOS transistor to provide an electrostatic protection circuit.
본 발명의 다른 특징은 상기 다이오드의 브레이크다운 전압이 모스 트랜지스터의 브레이크다운 전압보다 작으며, 상기 저항의 저항값은 수Ω ~수백Ω인 것을 포함한다.Another feature of the present invention includes that the breakdown voltage of the diode is smaller than the breakdown voltage of the MOS transistor, and the resistance value of the resistor is several s to several hundreds Ω.
이하, 첨부된 도면과 함께 본 발명의 상세한 설명을 하면 다음과 같다.Hereinafter, with reference to the accompanying drawings a detailed description of the present invention.
제3도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 본 발명의 회로도이다.3 is a circuit diagram of the present invention for preventing static electricity from entering the internal circuit through the node between the power.
제3도를 참조하면, 외부 회로와 내부 회로(23)를 전기적으로 연결하기 위한 입·출력 패드(21)를 구비하고, 입·출력 패드(21)와 내부 회로(23) 사이에 보호 소자(22-1))(22-2)를 연결한다.Referring to FIG. 3, an input / output pad 21 for electrically connecting an external circuit and an internal circuit 23 is provided, and a protection element (eg, a gap between the input / output pad 21 and the internal circuit 23) is provided. 22-1)) (22-2).
그리고, 본 발명에서는 파워 단자간의 정전기로부터 내부회로를 보호하기 위한 보호소자로서 N형 모스 트랜지스터(24)와 다이오드(25)및 저항(26)이 전원단자(27)와 접지 단자(28)간에 연결 구성하였다.In the present invention, an N-type MOS transistor 24, a diode 25, and a resistor 26 are connected between the power supply terminal 27 and the ground terminal 28 as a protection device for protecting internal circuits from static electricity between power terminals. Configured.
이때, 파워 단자간에, 직렬로 연결된 다이오드(25)와 저항(26)을 직렬로 연결시킴에 있어서, 다이오드(25)의 캐소드는 전원단자(27)에 연결하고, 다이오드(25)의 애노드는 저항(26)을 통하여 접지 단자(28)에 연결한다.At this time, in connecting the diode 25 and the resistor 26 connected in series between the power terminals in series, the cathode of the diode 25 is connected to the power supply terminal 27, the anode of the diode 25 is a resistor (26) to ground terminal (28).
또한, N형 모스 트랜지스터(24)를 상기 다이오드(25) 및 저항(26)과 병렬로 연결시킴에 있어서, N형 모스 트랜지스터(24)의 게이트를 상기 다이오드(25)와 저항(26)의 접속노드(n2)에 연결하고, N형 모스 트랜지스터(24)의 드레인을 전원단자(27)에 연결하고, N형 모스 트랜지스터(24)의 소오스와 웰 콘택을 접지 단자(28)에 연결한다. 그리고, 상기 다이오드(25)의 브레이크다운 전압은 모스 트랜지스터(24)의 브레이크다운 전압보다 작은 것을 구비한다.In addition, when the N-type MOS transistor 24 is connected in parallel with the diode 25 and the resistor 26, the gate of the N-type MOS transistor 24 is connected between the diode 25 and the resistor 26. The node n2 is connected, the drain of the N-type MOS transistor 24 is connected to the power supply terminal 27, and the source and well contact of the N-type MOS transistor 24 are connected to the ground terminal 28. The breakdown voltage of the diode 25 is smaller than the breakdown voltage of the MOS transistor 24.
상기 입·출력 패드(21)와 내부 회로(23)와의 사이에 연결된 보호 소자(22-1)(22-2)는 입·출력 패드(21)를 통하여 유입되는 정전기를 차단하고, 상기 파워 단자간에 연결된 보호 회로는 파워간을 통하여 유입되는 정전기를 차단하는 역할을 한다.The protection elements 22-1 and 22-2 connected between the input / output pad 21 and the internal circuit 23 block the static electricity flowing through the input / output pad 21 and the power terminal. The protection circuit connected to each other serves to block the static electricity flowing through the power.
이때, 입·출력 패드(21)를 통하여 유입되는 정전기가 내부회로(23)로 인가되는 것을 방지하기 위한 동작은 제1도의 보호소자(12-1)(12-2)와 동일하고, 파워간에 유입되는 정전기를 차단함에 있어서, 접지 단자(SS) 기준으로 네가티브 정전기가 전원 단자(OUT)에 인가되면 N형 모스 트랜지스터(24)와 다이오드(25)를 통해 순방향 다이오드 전류로써 방전된다.At this time, an operation for preventing the static electricity flowing through the input / output pad 21 from being applied to the internal circuit 23 is the same as that of the protection elements 12-1 and 12-2 in FIG. In blocking the incoming static electricity, when negative static electricity is applied to the power supply terminal OUT based on the ground terminal SS, the N-type MOS transistor 24 and the diode 25 are discharged as a forward diode current.
상기와는 반대로, 포지티브 정전기가 유입되면, 브레이크다운 전압이 낮은 다이오드(25)가 먼저 턴온되어 저항을 통해 접지 단자로 방전되고, 이에따라 노드 n2의 전압이 증가하여 모스 트랜지스터(24)의 게이트 전압이 올라가게 된다.Contrary to the above, when positive static electricity flows in, the diode 25 having the low breakdown voltage is first turned on and discharged to the ground terminal through a resistor, so that the voltage at the node n2 is increased so that the gate voltage of the MOS transistor 24 is increased. Goes up.
제5도에서와 같이, 게이트 전압이 올라감에 따라 모스 트랜지스터(24)의 브레이크 다운 전압은 내려가고, 이에따라 모스 트랜지스터(24)의 턴온전압은 낮아지게 되어서 다이오드(25)로 흐르던 전류는 모스 트랜지스터(24)로도 나누어 흐르게 되므로써, n1 노드 전압은 모스 트랜지스터(24)의 드레인 노드 전압으로 클램핑(Clamping)되어 내부회로(23)를 보호하게 된다.As shown in FIG. 5, as the gate voltage rises, the breakdown voltage of the MOS transistor 24 decreases, and accordingly, the turn-on voltage of the MOS transistor 24 decreases, so that the current flowing to the diode 25 becomes a MOS transistor ( By dividing into 24, the n1 node voltage is clamped to the drain node voltage of the MOS transistor 24 to protect the internal circuit 23.
다시말해서, n2의 전압이 Id× R ＞ 0.3V 혹은 0.4V (Id= Idt)이면, 제4도에서와 같이, 모스 트랜지스터(24)의 게이트 전압 변화에 따른 브레이크 다운 전압이 VBRM' 으로 클램핑되어 내부회로(23)를 보호하게 된다.In other words, if the voltage of n2 is I d × R> 0.3 V or 0.4 V (I d = I dt ), as shown in FIG. 4, the breakdown voltage according to the gate voltage change of the MOS transistor 24 is V BRM. It is clamped to 'to protect the internal circuit (23).
또한, 상기 회로(26)의 저항값은 수Ω~수백Ω인 것을 사용하고, 상기 저항(26)을 조절하므로써, 다이오드(25)와 모스 트랜지스터(24)의 전류량을 회로에 적합한 수준으로 조정이 가능하고, 상기 회로는 입·출력단에 연결하여 입력 패드를 통하여 들어오는 정전기를 차단하는 데에도 사용할 수 있다.In addition, the resistance value of the circuit 26 is a few kV to several hundred kW, and by adjusting the resistance 26, the amount of current between the diode 25 and the MOS transistor 24 can be adjusted to a level suitable for the circuit. In addition, the circuit may be connected to an input / output terminal and used to block static electricity entering through an input pad.
상기에서 설명한 바와 같은 본 발명에 따르면, 정전기가 집적 회로에 인가될때, 파워간 전압을 낮게 클램핑하여 과전류가 내부회로로 유입되는 것을 방지하여 줌으로써, 집적 회로의 신뢰성을 향상시킬 수 있다.According to the present invention as described above, when the static electricity is applied to the integrated circuit, it is possible to improve the reliability of the integrated circuit by preventing the over-current flowing into the internal circuit by clamping the voltage between the power low.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046230A KR100199048B1 (en) | 1995-12-02 | 1995-12-02 | Static eletricity protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046230A KR100199048B1 (en) | 1995-12-02 | 1995-12-02 | Static eletricity protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053923A KR970053923A (en) | 1997-07-31 |
| KR100199048B1 true KR100199048B1 (en) | 1999-06-15 |
Family
ID=19437470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046230A KR100199048B1 (en) | 1995-12-02 | 1995-12-02 | Static eletricity protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100199048B1 (en) |
-
1995
- 1995-12-02 KR KR1019950046230A patent/KR100199048B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053923A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069782A (en) | ESD damage protection using a clamp circuit | |
| US6671147B2 (en) | Double-triggered electrostatic discharge protection circuit | |
| US7400480B2 (en) | Electrostatic discharge protection circuit | |
| US5617283A (en) | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps | |
| US6690561B2 (en) | Effective gate-driven or gate-coupled ESD protection circuit | |
| US7288450B1 (en) | General protection of an integrated circuit against permant overloads and electrostatic discharges | |
| JPS6126321A (en) | Electronic control circuit having input/output terminals | |
| US6239958B1 (en) | Electrostatic damage protection circuit and dynamic random access memory | |
| KR0164496B1 (en) | Protecting device from static electricity | |
| US8208234B2 (en) | Circuit with ESD protection for a switching regulator | |
| JP3164065B2 (en) | Semiconductor device | |
| US20060158812A1 (en) | Transient blocking unit having shunt for over-voltage protection | |
| JP2549741B2 (en) | Electrostatic discharge protection circuit for CMOS integrated circuits | |
| US6529035B2 (en) | Arrangement for improving the ESD protection in a CMOS buffer | |
| JP3660566B2 (en) | Overcurrent limiting semiconductor device | |
| US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
| US10897131B2 (en) | Electrostatic discharge protection circuit for bypassing an ESD current | |
| US20230138437A1 (en) | Electrostatic discharge protection circuit | |
| EP0802604A2 (en) | Protection circuit | |
| US5912496A (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
| KR100199048B1 (en) | Static eletricity protection circuit | |
| US6061219A (en) | Device for the protection of an electrical load and power supply circuit having such a device | |
| US6069493A (en) | Input circuit and method for protecting the input circuit | |
| KR100275612B1 (en) | Esd protection circuit | |
| CN114678853B (en) | CDM ESD protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |