KR100196994B1 - Power transister package having high dielectric strength structure - Google Patents
Power transister package having high dielectric strength structure Download PDFInfo
- Publication number
- KR100196994B1 KR100196994B1 KR1019960061056A KR19960061056A KR100196994B1 KR 100196994 B1 KR100196994 B1 KR 100196994B1 KR 1019960061056 A KR1019960061056 A KR 1019960061056A KR 19960061056 A KR19960061056 A KR 19960061056A KR 100196994 B1 KR100196994 B1 KR 100196994B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- chip
- control chip
- metal substrate
- electrically insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 절연 금속 기판을 이용하여 출력 소자와 제어 칩을 동시에 탑재한 파워 트랜지스터 패키지에 관한 것으로서, 복수개의 본딩 패드를 갖는 파워 칩; 복수개의 본딩 패드를 갖고 상기 파워 칩을 제어하기 위한 콘트롤 칩; 상기 파워 칩과 콘트롤 칩을 동일한 면에 탑재하기 위한 금속 기판; 상기 금속 기판과 일부분이 연결되어 외부와 연결되는 복수 개의 리드; 상기 파워 칩과 상기 금속 기판 사이에 개재되어 서로 고정시키기 위한 전기 전도성 접착제; 상기 콘트롤 칩과 상기 금속 기판 사이에 개재되어 서로 고정시키기 위한 전기 절연성 접착제; 상기 전기 절연성 접착제 내부에 포함된 전기 절연성 비드; 상기 콘트롤 칩 하면에 도포되어 접착된 절기 절연성 절연 수지; 상기 파워 칩의 본딩 패드 및 상기 콘트롤 칩의 본딩 패드와 상기 리드간에 전기적 접속을 이루기 위한 금속선; 및 상기 파워 칩, 콘트롤 칩 및 금속선을 보호하기 위한 봉지 영역; 을 포함하는 것을 특징으로 하는 고 절연 내압 구조를 갖는 파워 트랜지스터 패키지를 제공하여 전기 절연 신뢰성이 확보된 파워 패키지를 제공한다.The present invention relates to a power transistor package in which an output element and a control chip are mounted simultaneously using an insulated metal substrate, comprising: a power chip having a plurality of bonding pads; A control chip for controlling the power chip with a plurality of bonding pads; A metal substrate for mounting the power chip and the control chip on the same surface; A plurality of leads connected to the outside by a portion connected to the metal substrate; An electrically conductive adhesive interposed between the power chip and the metal substrate to fix each other; An electrically insulating adhesive interposed between the control chip and the metal substrate to fix each other; Electrically insulating beads contained within the electrically insulating adhesive; A season insulating insulating resin applied to and adhered to a bottom surface of the control chip; A metal wire for making an electrical connection between the bonding pad of the power chip and the bonding pad of the control chip and the lead; And an encapsulation area for protecting the power chip, the control chip, and the metal wire. It provides a power transistor package having a high insulation withstand voltage structure, characterized in that it comprises a power package secured electrical insulation reliability.
Description
본 발명은 파워 트랜지스터 패키지(power transister package)에 관한 것으로서, 보다 상세하게는 콘트롤 칩(control chip)과 파워 칩(power chip)이 금속 기판에 접착되어 있는 파워 트랜지스터 패키지의 콘트롤 칩 접착 구조를 고 절연 내압 구조를 갖도록 하여 보다 신뢰성이 우수한 파워 트랜지스터 패키지를 제공하는 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power transistor package, and more particularly, to highly insulate the control chip bonding structure of a power transistor package in which a control chip and a power chip are bonded to a metal substrate. The present invention relates to providing a power transistor package having more high reliability by having a breakdown voltage structure.
파워 트랜지스터의 일종으로서 출력 제어에 쓰이는 스위칭 모드 파워 공급(switching mode power supply ; SMPS)용 패키지의 최근 동향은 출력 소자와 제어 칩을 하나의 패키지에 탑재하는 것이다. 이와 같이 서로 다른 소자를 한 패키지에 탑재하는데 있어서 주된 문제점은 출력 소자와 제어 칩의 내압이 상이하다는데 있다. 따라서 입력 전압에 대하여 어느 한쪽은 전기적으로 부도체가 되어야 하며, 일반적으로 파워 칩은 열 및 전기 전도도가 중요하므로 솔더(solder)와 같은 전도성 접착제로 금속 기판에 탑재시키고, 콘트롤 칩은 세라믹 기판에 탑재한 후 이 세라믹 기판을 재차 리드 프레임에 탑재시키는 방법을 주로 사용하고 있다.A recent trend in packages for switching mode power supplies (SMPS) used for output control as a type of power transistor is the mounting of output elements and control chips in a single package. The main problem in mounting such different devices in one package is that the breakdown voltages of the output device and the control chip are different. Therefore, one side should be electrically insulated with respect to the input voltage. In general, power chips are mounted on a metal substrate with a conductive adhesive such as solder, because thermal and electrical conductivity are important, and the control chip is mounted on a ceramic substrate. Then, the method of mounting this ceramic substrate on a lead frame again is mainly used.
그러나, 이와 같이 세라믹 기판을 이용한 방법은 제조 단가면에서 불리한 측면이 있기 때문에, 다음과 같은 방법이 채택되어 왔다.However, since the method using the ceramic substrate has a disadvantage in terms of manufacturing cost, the following method has been adopted.
이하, 도면을 참조하여 종래 기술에 관하여 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the drawings will be described in more detail with respect to the prior art.
도 1은 종래 기술에 의한 일반적인 출력 제어용 파워 트랜지스터의 구조를 나타내는 사시도이다.1 is a perspective view showing the structure of a power transistor for general output control according to the prior art.
도 2는 도1의 A-A 선을 따라 자른 단면도이다.FIG. 2 is a cross-sectional view taken along the line A-A of FIG. 1.
도 3은 종래 기술에 의한 다른 제 1실시예의 파워 트랜지스터 패키지 구조를 나타내는 단면도이다.3 is a cross-sectional view showing a structure of a power transistor package of another first embodiment according to the prior art.
도 4는 종래 기술에 의한 다른 제 2실시예의 파워 트랜지스터 패키지 구조를 나타내는 단면도이다.4 is a cross-sectional view showing a structure of a power transistor package of another second embodiment according to the prior art.
ⓐ제 1실시예Ⓐ First embodiment
먼저, 도 1과 도 2는 리드(85)와 일체형으로 형성된 금속 기판(40) 상면 소정 영역에 파워 칩(20)이 전기 전도성이 양호한 솔더(solder)(50)로 접착 고정되어 있고, 상기 파워 칩(20)으로부터 소정의 간격으로 이격된 콘트롤 칩(10)이 비드(bead)(70)가 혼합된 전기 절연 접착제(60)로 접착 고정되어 있는 모양을 나타내고 있다. 그리고, 상기 파워 칩(10)과 콘트롤 칩(20) 그리고 리드(85)는 와이어(30)에 의해서 전기적으로 연결되어 있는 모양을 나타내고 있다.1 and 2, the power chip 20 is adhesively fixed to a predetermined region of the upper surface of the metal substrate 40 integrally formed with the lead 85 by a solder 50 having good electrical conductivity. The control chip 10 spaced apart from the chip 20 at predetermined intervals is adhesively fixed with an electrically insulating adhesive 60 in which beads 70 are mixed. In addition, the power chip 10, the control chip 20, and the lead 85 are electrically connected by the wire 30.
상기 금속 기판은 전기 전도성 재질의 구리 또는 구리 합금 등으로 열 방출 특성이 우수한 재질로 이루어져 있다. 이는 파워 칩에서 발생하는 열을 외부로 용이하게 방출하는 역할을 한다. 또한, 상기 파워 칩은 일반적으로 전력(電力)을 제어하는 파워 트랜지스터(power transister) 등의 전력 제어용 반도체 칩으로 이루어져 있다.The metal substrate is made of a material having excellent heat dissipation characteristics such as copper or a copper alloy of an electrically conductive material. This easily dissipates heat generated from the power chip to the outside. In addition, the power chip generally includes a power control semiconductor chip such as a power transistor for controlling power.
이러한 파워 칩은 그 상면에 따로 접지 전극 패드를 형성하지 않고, 그 파워 칩의 하면을 접지 전극으로 사용하고 있는 것이 일반적이다. 그러므로, 상기 파워 칩은 금속 기판에 도전성 재료로 접착 고정되어야 하고, 이를 위하여 도전성의 금속 기판상에 파워 칩을 주석과 납의 합금으로 이루어진 솔더(solder)로 접착 고정한다. 솔더는 반도체 패키지 공정에서 널리 사용되고 있는 전기 전도성 금속 접합 재료이다.Such a power chip generally does not form a ground electrode pad on its upper surface, and generally uses the lower surface of the power chip as a ground electrode. Therefore, the power chip must be adhesively fixed to the metal substrate with a conductive material, and for this purpose, the power chip is adhesively fixed on the conductive metal substrate with a solder made of an alloy of tin and lead. Solder is an electrically conductive metal bonding material that is widely used in semiconductor packaging processes.
그러나, 콘트롤 칩은 일반적인 직접 회로 소자와 마찬가지로 전류가 칩 하면을 통하여 흐르게 되면 전기적인 특성이 고장난다. 그러므로, 콘트롤 칩은 금속 기판과 전기적 절연을 이루며 접착 고정되어야 한다. 전기적 절연을 이루기 위하여 금속 기판에 콘트롤 칩을 접착하는 접착제는 전기 절연 접착제이고, 보다 전기 절연 신뢰성을 확보하기 위하여 그 접착제 내부에 전기 절연성이 우수한 유리 또는 소다 라임 글래스(soda lime glass) 등의 비드(bead ; 구슬 모양의 알갱이)를 첨가(添加)하여 전기적 신뢰성을 확보한다.However, the control chip, like a general integrated circuit device, fails in electrical characteristics when current flows through the lower surface of the chip. Therefore, the control chip must be adhesively fixed and insulated from the metal substrate. The adhesive for adhering the control chip to the metal substrate to achieve electrical insulation is an electrical insulation adhesive, and beads such as glass or soda lime glass having excellent electrical insulation inside the adhesive to secure electrical insulation reliability. bead (bead granules) is added to secure electrical reliability.
ⓑ 제 2실시예Ⓑ second embodiment
도 3은 파워 칩(20)이 금속 기판(40)에 솔더(50)로 접착 고정되어 있고, 콘트롤 칩(10) 하면에 질화막(72)이 형성되어 있고, 그 콘트롤 칩(10)이 전기 절연성 접착제(60)로 접착되어 있는 모양을 나타내고 있다.3 shows that the power chip 20 is adhesively fixed to the metal substrate 40 with solder 50, the nitride film 72 is formed on the bottom surface of the control chip 10, and the control chip 10 is electrically insulating. The state adhere | attached with the adhesive agent 60 is shown.
이는 상기 전술한 바와 같이 전기적 절연성을 확보하기 위해 그 콘트롤 칩 하면에 전기 절연성이 우수한 질화막이 디포지션(deposition)되어 있는 모양을 나타내고 있다. 즉, 이와 같이 콘트롤 칩 하면에 질화막을 형성하는 방법으로는 웨이퍼 상태에서 화학적 기상 증착(chemical vapor deposition ; CVD) 방법을 이용하여 형성할 수 있다.As described above, in order to ensure electrical insulation, a nitride film having excellent electrical insulation is deposited on the lower surface of the control chip. That is, as a method of forming a nitride film on the lower surface of the control chip, it may be formed using a chemical vapor deposition (CVD) method in a wafer state.
ⓒ 제 3 실시예Ⓒ third embodiment
도 4는 콘트롤 칩(10)의 전기적 절연성을 확보하기 위해 그 콘트롤 칩(10)하면에 전기적 절연성이 좋은 폴리 이미드(poly imide) 계열의 플라스틱 절연 수지(74)가 형성되어 있고, 그 절연 수지(74)가 형성된 콘트롤 칩(10)이 접착제(60)에 의하여 금속 기판(40)에 접착되어 있는 모양을 나타내고 있다. 그리고, 파워 칩(20)은 금속 기판(40)에 솔더(50)로 접착 고정되어 있고, 와이어(30)가 콘트롤 칩(10)과 파워 칩(20)을 연결하고 있는 모양을 나타내고 있다.FIG. 4 shows a polyimide-based plastic insulating resin 74 having good electrical insulating properties formed on the bottom surface of the control chip 10 in order to secure the electrical insulating property of the control chip 10. The control chip 10 in which the 74 is formed is shown bonded to the metal substrate 40 by the adhesive agent 60. The power chip 20 is fixed to the metal substrate 40 by solder 50, and the wire 30 is connected to the control chip 10 and the power chip 20.
상기 콘트롤 칩 하면에 절연 수지를 형성하는 방법으로는 그 콘트롤 칩의 웨이퍼 상태에서 적당한 점도를 갖는 액상의 폴리 이미드 수지 등의 절연 수지 일정양을 떨어뜨린후 그 웨이퍼를 고속으로 회전하여 그 절연 수지가 일정한 두께로 도포되도록 한다. 그리고, 경화 공정을 실시하여 그 웨이퍼 하면에 도포된 절연 수지를 경화 시킨후 웨이퍼를 개별 반도체 칩으로 분리하는 소잉(sawing) 공정을 실시하여 절연 수지가 하면에 형성된 콘트롤 칩을 만들 수 있다. 이러한 플라스틱 절연 수지는 전기 절연성이 우수한 장점이 있다.As a method of forming an insulating resin on the lower surface of the control chip, a certain amount of insulating resin such as a liquid polyimide resin having an appropriate viscosity is dropped in the wafer state of the control chip, and the wafer is rotated at a high speed to make the insulating resin. Is applied to a constant thickness. Then, a curing process may be performed to cure the insulating resin applied to the lower surface of the wafer, and then a sawing process of separating the wafer into individual semiconductor chips may be performed to form a control chip formed on the lower surface of the insulating resin. Such plastic insulating resin has an advantage of excellent electrical insulation.
그러나, 상기 전술한 각각의 실시예인 ⓐ, ⓑ 그리고 ⓒ의 단점을 각각 기술하면 다음과 같다.However, the disadvantages of the above-described respective embodiments ⓐ, ⓑ and ⓒ are as follows.
ⓐ는 절연 접착제로 콘트롤 칩의 주위를 100%이상 뒤덥도록 형성되어야만 신뢰할 수 있는 결과를 얻을수 있기 때문에 생산시 접착제를 도포하는데 많은 주의가 필요하다.Ⓐ Care must be taken to apply the adhesive during production because it is possible to obtain reliable results only when it is formed with 100% of the surroundings of the control chip with insulating adhesive.
ⓑ는 콘트롤 칩 하면에 질화막을 디포지션하는 방법은 그 질화막의 두께를 충분히 두께로 형성하기 곤란하고, 비용이 많이 드는 단점이 있다.The method of depositing the nitride film on the lower surface of the control chip is difficult to form the thickness of the nitride film sufficiently and has a disadvantage in that it is expensive.
ⓒ는 웨이퍼 상태에서 전기적 절연 절연 수지를 떨어뜨리고 고속 회전하는 방법으로 그 절연 수지를 도포하는 방법은 이물질이나 기포 등에 의해 핀 홀(pin hole) 등의 불량 발생 가능성이 상당히 높다.Ⓒ is a method of dropping the electrically insulating insulating resin in a wafer state and rotating at a high speed. The method of applying the insulating resin has a high possibility of defects such as pin holes due to foreign matter or bubbles.
따라서, 본 발명의 목적은 콘트롤 칩과 파워 칩이 금속 기판에 접착되어 있는 파워 트랜지스터 패키지의 상기 전술한 ⓐ, ⓑ, ⓒ의 불량을 방지하기 위한 콘트롤 칩의 접착구조를 제공하여 보다 신뢰성이 우수한 파워 트랜지스터 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to provide a more reliable power by providing an adhesive structure of the control chip for preventing the above-described defects of the above-described ⓐ, ⓑ, ⓒ of the power transistor package in which the control chip and the power chip are bonded to the metal substrate To provide a transistor package.
도 1은 종래 기술에 의한 일반적인 출력 제어용 파워 트랜지스터의 구조를 나타내는 사시도.1 is a perspective view showing the structure of a power transistor for general output control according to the prior art;
도 2는 도1의 A-A 선을 따라 자른 단면도.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 종래 기술에 의한 다른 제 1실시예의 파워 트랜지스터 패키지 구조를 나타내는 단면도.3 is a cross-sectional view showing a structure of a power transistor package of another first embodiment according to the prior art;
도 4는 종래 기술에 의한 다른 제 2실시예의 파워 트랜지스터 패키지 구조를 나타내는 단면도.Fig. 4 is a sectional view showing the structure of a power transistor package of another second embodiment according to the prior art.
도 5는 본 발명에 의한 고 절연 내압 구조를 갖는 파워 트랜지스터 패키지 구조를 나타내는 단면도.5 is a cross-sectional view showing a power transistor package structure having a high dielectric breakdown voltage structure according to the present invention.
도면의 주요 부호에 대한 설명Description of the main symbols in the drawings
10, 110 : 콘트롤 칩 20, 120 : 파워 칩10, 110: control chip 20, 120: power chip
30, 130 : 와이어 40, 140 : 금속 기판30, 130: wire 40, 140: metal substrate
50, 150 : 솔더 60, 160 : 접착제50, 150: solder 60, 160: adhesive
70, 170 : 절연 비드 72 : 질화막70, 170: insulating beads 72: nitride film
74, 174 : 절연 수지 80 : 성형 수지74, 174: insulation resin 80: molding resin
85 : 리드85: lead
상기 목적을 달성하기 위하여 복수개의 본딩 패드를 갖는 파워 칩; 복수개의 본딩 패드를 갖고 상기 파워 칩을 제어하기 위한 콘트롤 칩; 상기 파워 칩과 콘트롤 칩을 동일한 면에 탑재하기 위한 금속 기판; 상기 금속 기판과 일부분이 연결되어 외부와 연결되는 복수 개의 리드; 상기 파워 칩과 상기 금속 기판 사이에 개재되어 서로 고정시키기 위한 전기 전도성 접착제; 상기 콘트롤 칩과 상기 금속 기판 사이에 개재되어 서로 고정시키기 위한 전기 절연성 접착제; 상기 전기 절연성 접착제 내부에 포함된 전기 절연성 비드; 상기 콘트롤 칩 하면에 도포되어 접착된 절기 절연성 절연 수지; 상기 파워 칩의 본딩 패드 및 상기 콘트롤 칩의 본딩 패드와 상기 리드간에 전기적 접속을 이루기 위한 금속선; 및 상기 파워 칩, 콘트롤 칩 및 금속선을 보호하기 위한 봉지 영역; 을 포함하는 것을 특징으로 하는 고 절연 내압 구조를 갖는 파워 트랜지스터 패키지를 제공한다.A power chip having a plurality of bonding pads to achieve the above object; A control chip for controlling the power chip with a plurality of bonding pads; A metal substrate for mounting the power chip and the control chip on the same surface; A plurality of leads connected to the outside by a portion connected to the metal substrate; An electrically conductive adhesive interposed between the power chip and the metal substrate to fix each other; An electrically insulating adhesive interposed between the control chip and the metal substrate to fix each other; Electrically insulating beads contained within the electrically insulating adhesive; A season insulating insulating resin applied to and adhered to a bottom surface of the control chip; A metal wire for making an electrical connection between the bonding pad of the power chip and the bonding pad of the control chip and the lead; And an encapsulation area for protecting the power chip, the control chip, and the metal wire. It provides a power transistor package having a high insulation withstand voltage structure comprising a.
이하, 도면을 참조하여 본 발명에 의한 고 절연 내압 구조를 갖는 반도체 패키지를 보다 상세하게 설명하고자 한다.Hereinafter, a semiconductor package having a high dielectric breakdown voltage structure according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 의한 고 절연 내압 구조를 갖는 파워 트랜지스터 패키지 구조를 나타내는 단면도이다.5 is a cross-sectional view showing a power transistor package structure having a high dielectric breakdown voltage structure according to the present invention.
먼저, 일측 상면에 복수개의 본딩 패드(도면에 되시되어 있지 않음)가 형성되어 있는 파워 칩(120)이 금속 기판(140) 소정의 영역에 전기 전도성 접착 수단인 솔더(150)로 접착 고정되어 있고, 복수개의 본딩 패드가 형성되어 있는 콘트롤 칩(110)이 그 금속 기판(140)의 동일한 면에 파워 칩(120)과 일정한 간격으로 이격되어 전기 절연 접착제(160)로 고정되어 있고, 또한 그 콘트롤 칩(160) 하면에는 전기 절연성 절연 수지(174)가 도포되어 있고, 상기 절연 접착제(160)에는 전기 절연성 비드(170)가 포함되어 있는 모양을 나타내고 있다. 그리고, 상기 파워 칩(120)의 본딩 패드와 콘트롤 칩(120)의 본딩 패드가 와이어(130)로 전기적으로 연결되어 있는 모양을 나타내고 있다.First, a power chip 120 having a plurality of bonding pads (not shown in the drawing) formed on one side of the upper surface is adhesively fixed to a predetermined region of the metal substrate 140 by solder 150 which is an electrically conductive adhesive means. The control chip 110, in which a plurality of bonding pads are formed, is spaced apart from the power chip 120 at regular intervals on the same side of the metal substrate 140 and fixed with an electrically insulating adhesive 160. An electrically insulating insulating resin 174 is applied to the lower surface of the chip 160, and the insulating adhesive 160 includes an electrically insulating bead 170. The bonding pad of the power chip 120 and the bonding pad of the control chip 120 are electrically connected to each other by the wire 130.
즉, 상기 콘트롤 칩 하면에 절연 수지를 도포하고, 전기 절연성이 우수한 비드를 포함하고 있는 전기 절연 접착제로 콘트롤 칩을 금속 기판에 접착하는 구조를 갖도록 한다.In other words, the control chip is coated on the lower surface of the control chip, and the control chip is adhered to the metal substrate with an electrically insulating adhesive containing beads having excellent electrical insulation.
상기 금속 기판은 알루미늄(aluminum) 또는 구리/텅스텐(Cu/W)의 도전성 금속 재료를 사용하고, 그 금속 기판의 두께는 0.4 내지 0.8㎜로 형성하며, 이는 일반적인 반도체 패키지에 사용되는 리드 프레임(lead frame)의 두께와 유사하다.The metal substrate uses a conductive metal material of aluminum or copper / tungsten (Cu / W), and the thickness of the metal substrate is 0.4 to 0.8 mm, which is a lead frame used in a general semiconductor package. similar to the thickness of the frame).
그리고, 상기 절연 수지는 전기 절연성이 우수한 플라스틱 계열의 폴리 이미드, 비스벤조싸크로부텐(BCB ; bisbenzocyclobutene), 피멜(pimel) 등의 재료이고, 그 절연 수지를 콘트롤 칩 하면에 형성하는 방법으로는 콘트롤 칩의 웨이퍼(wafer) 상태에서 점도가 약 3,000cps (centipose) 정도 되는 액상의 절연 수지 재료를 떨어뜨린다. 그후 웨이퍼를 약 2,000rpm의 고속으로 회전시켜 액상의 절연 수지가 웨이퍼 후면에 고루게 퍼지도록 하고, 이와 같은 회전에 의한 도포 방법은 일반적인 반도체 공정에서 사용되고 있는 사진 공정에서 포토 레지스트(photo resist)를 도포 하는 방법을 준용할 수 있다.The insulating resin is a material such as plastic-based polyimide, bisbenzocyclobutene (BCB), pimel, or the like having excellent electrical insulation. In the wafer state of the control chip, a liquid insulating resin material having a viscosity of about 3,000 cps (centipose) is dropped. Thereafter, the wafer is rotated at a high speed of about 2,000 rpm so that the liquid insulating resin is spread evenly on the back side of the wafer, and the coating method by such a rotation applies a photo resist in a photo process used in a general semiconductor process. Can be applied mutatis mutandis.
또한, 그 웨이퍼 하면에 고루 퍼진 절연 수지가 굳어지도록 경화 공정을 진행한다. 경화 공정은 오븐(oven) 등을 이용하여 400℃의 온도에서 약 60분 동안 경화시키는 일반적인 절연 수지의 경화 공정을 거친다. 특히, 폴리이미드 수지는 전기적 절연 특성과 적당한 점도를 갖고 있어 콘트롤 칩 하면에 도포하기에 용이하고, 경화된 폴리이미드는 1㎛ 두께당 약 170볼트(volt)의 전기적 전압 저항력을 갖는다.Moreover, a hardening process is performed so that the insulating resin spread | dispersed evenly on the lower surface of the wafer may harden. The curing process goes through a curing process of a general insulating resin that is cured for about 60 minutes at a temperature of 400 ℃ using an oven (oven) or the like. In particular, the polyimide resin has electrical insulation properties and suitable viscosity, and is easy to apply to the lower surface of the control chip, and the cured polyimide has an electrical voltage resistance of about 170 volts per 1 탆 thickness.
상기 접착제는 일반적인 에폭시(epoxy) 계열의 접착제이고, 비드는 소정의 직경을 갖는 알카리(alkali) 원소의 함량이 적은 고순도 석영, 보론 실리케이드(boron-silicate) 또는 유리 등의 재료로 형성한다. 이와 같은 비드가 접착제 내부에 형성되도록 하는 방법은 접착제 내부에 비드를 첩가 하여 도팅(dotting)하는 방법 등의 종래 기술에 의한 통상적인 방법을 따라 진행할 수 있다.The adhesive is a general epoxy-based adhesive, and the beads are formed of a material such as high purity quartz, boron-silicate or glass having a small content of alkali elements having a predetermined diameter. The method of forming such a bead in the adhesive may be performed according to a conventional method according to the prior art, such as a method of doping by placing the beads in the adhesive.
그리고, 상기 파워 칩 및 콘트롤 칩을 포함하는 전기적 연결 부위는 플라스틱 계열의 성형 수지 또는 세라믹(ceramic) 등으로 봉지하여 외부 환경으로부터 전기적 연결 부위가 손상되는 것을 방지한다.In addition, the electrical connection portion including the power chip and the control chip is sealed with a plastic-based molding resin or ceramic (ceramic) to prevent the electrical connection portion from being damaged from the external environment.
따라서, 본 발명에 의한 고 절연 내압 구조를 갖는 반도체 패키지는 종래 기술에 의한 단점들을 상호 보완할 수 있는 신뢰성이 확보된 구조를 갖고 있으며, 다음과 같은 장점이 있다.Therefore, the semiconductor package having a high dielectric breakdown voltage structure according to the present invention has a structure that ensures reliability that can complement the disadvantages of the prior art, and has the following advantages.
ⓛ 콘트롤 칩 하면에 도포된 절연 수지에 불순물이나 기포 등에 의하여 핀 홀 등의 불량이 발생하여도 그 콘트롤 칩을 접착하고 있는 접착제가 비드를 포함하고 있으므로 전기적인 불량이 발생할 확률을 감소할 수 있다.Even when defects such as pinholes or the like occur due to impurities or bubbles in the insulating resin applied to the lower surface of the control chip, the adhesive that adheres the control chip contains beads, thereby reducing the probability of occurrence of electrical defects.
② 절연 에폭시 접착제가 콘트롤 칩 주위를 완전히 덥도록 형성하지 않아도 그 콘트롤 칩 하면에 형성된 폴리 이미드 수지로 전기절연을 유지할 수 있다.② Even if the insulating epoxy adhesive is not formed to be completely heated around the control chip, the polyimide resin formed on the bottom of the control chip can maintain electrical insulation.
③ 종래 기술에 의한 콘트롤 칩 하면에 질화막을 디포지션 하는 방법을 사용하지 않고도 고 절연 내압 구조를 이룰수 있어 비용 절감 및 공정 단축의 이점이 있다.③ The high insulation breakdown voltage structure can be achieved without using the method of depositing the nitride film on the lower surface of the control chip according to the prior art, which has the advantage of cost reduction and process shortening.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061056A KR100196994B1 (en) | 1996-12-02 | 1996-12-02 | Power transister package having high dielectric strength structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061056A KR100196994B1 (en) | 1996-12-02 | 1996-12-02 | Power transister package having high dielectric strength structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043254A KR19980043254A (en) | 1998-09-05 |
| KR100196994B1 true KR100196994B1 (en) | 1999-07-01 |
Family
ID=19485428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061056A KR100196994B1 (en) | 1996-12-02 | 1996-12-02 | Power transister package having high dielectric strength structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100196994B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000050863A (en) * | 1999-01-15 | 2000-08-05 | 전주범 | Method of Manufacturing Electric Power Module |
| KR101477359B1 (en) | 2012-12-27 | 2014-12-29 | 삼성전기주식회사 | Power semiconductor module |
| US20230008518A1 (en) * | 2019-12-16 | 2023-01-12 | AMOSENSE Co.,Ltd | Semiconductor package and manufacturing method therefor |
-
1996
- 1996-12-02 KR KR1019960061056A patent/KR100196994B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043254A (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685585B2 (en) | Semiconductor package structure | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| KR100335481B1 (en) | Power device having multi-chip package structure | |
| US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| TW200600523A (en) | Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device | |
| TWI395316B (en) | Multi-chip module package | |
| US20180151461A1 (en) | Stiffener for fan-out wafer level packaging and method of manufacturing | |
| US8766430B2 (en) | Semiconductor modules and methods of formation thereof | |
| US8749075B2 (en) | Integrated circuits and a method for manufacturing an integrated circuit | |
| CN103377951B (en) | The manufacture method of semiconductor device and semiconductor device | |
| JPH08288455A (en) | Semiconductor device and its manufacture | |
| US6404069B2 (en) | Use of oxide surface to facilitate gate break on a carrier substrate for a semiconductor device | |
| KR100196994B1 (en) | Power transister package having high dielectric strength structure | |
| JP2002134662A (en) | Chip type semiconductor device and its manufacturing method | |
| JP2726515B2 (en) | Semiconductor tower mounting circuit board and method of manufacturing the same | |
| JP2904154B2 (en) | Electronic circuit device including semiconductor element | |
| JP2003309227A (en) | Semiconductor device and manufacturing method therefor | |
| JP3663036B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100190283B1 (en) | Semiconductor package structure | |
| KR20040075683A (en) | Power semiconductor mudule package and method for fabricating the same | |
| JPS5848932A (en) | Preparation of semiconductor device | |
| KR20000007325A (en) | Semiconductor package having chip-on-chip structure and fabricating method of the same | |
| JPH11150208A (en) | Mounting of semiconductor element | |
| JPH04251967A (en) | Resin-sealing type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |