KR100195332B1 - Interconnecting method of semiconductor ic circuit - Google Patents
Interconnecting method of semiconductor ic circuit Download PDFInfo
- Publication number
- KR100195332B1 KR100195332B1 KR1019950065779A KR19950065779A KR100195332B1 KR 100195332 B1 KR100195332 B1 KR 100195332B1 KR 1019950065779 A KR1019950065779 A KR 1019950065779A KR 19950065779 A KR19950065779 A KR 19950065779A KR 100195332 B1 KR100195332 B1 KR 100195332B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- halogen
- gas
- layer
- wiring
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 집적회로 배선 형성방법에 관한 것으로, 반도체 집적회로 배선에 구리와 같이 할로겐 화합물의 증발성이 낮은 제1물질 전도선을 형성함에 있어서, 절연막에 트렌치를 형성하고 제1물질을 형성한 후 고온에서 할로겐 식각 가스를 적용하여 에치백하여 식각하거나, 제1물질에 선택적으로 할로겐 화합물의 증발성이 높은 제2물질의 복합처리를 하므로써 할로겐 식각 가스를 이용하여 식각할 때 증발성이 높은 제1물질의 할로겐 화합물과 그렇지 않은 제2물질의 할로겐 화합물이 복합되어 복합할로겐화합물을 형성하게 하므로써, 휘발성을 증가시켜서 저온에서 식각을 할 수 있도록 하는 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor integrated circuit wiring, wherein in forming a first material conductive line having a low evaporation property of a halogen compound, such as copper, in a semiconductor integrated circuit wiring, a trench is formed in the insulating film and the first material is formed. After a high temperature is applied to the etch back by applying a halogen etching gas, or a combination of the second material having a high evaporation of the halogen compound selectively to the first material by the halogen etching gas to the high evaporation when etching using a halogen etching gas The halogen compound of one substance and the halogen compound of the second substance are combined to form a complex halogen compound, thereby increasing volatility and allowing etching at low temperatures.
Description
제1도는 본 발명에 따른 일실시예의 반도체 집적회로의 배선 형성방법을 설명하기 위해 반도체 소자의 일부를 도시한 공정단면도.1 is a process cross-sectional view showing a part of a semiconductor device for explaining a wiring forming method of a semiconductor integrated circuit according to an embodiment of the present invention.
제2도는 본 발명에 따른 다른 실시예의 반도체 집적회로의 배선 형성방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도.2 is a process cross-sectional view showing a portion of a semiconductor device for explaining a wiring forming method of a semiconductor integrated circuit of another embodiment according to the present invention.
제3도는 본 발명에 따른 또 다른 실시예의 반도체 집적회로의 배선 형성방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도.3 is a process cross-sectional view showing a portion of a semiconductor device for explaining a wiring forming method of a semiconductor integrated circuit of another embodiment according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 절연층1: silicon substrate 2: insulating layer
3 : 홈(또는 트렌치) 4 : 제1물질의 전도층3: groove (or trench) 4: conductive layer of first material
4' : 매립전도선 5 : 식각가스4 ': landfill conductor 5: etching gas
6 : 제2물질층 7-1,7-2 : 복합화합물층6: second material layer 7-1,7-2: composite compound layer
8 : 소오스가스8: source gas
본 발명은 반도체 집적회로의 배선 형성방법에 관한 것으로써, 특히 반도체 집적회로의 배선에 사용되는 구리 등과 같은 배선재의 건식 식각 특성에 걸맞는 방법으로 저저항 배선 형성에 적당한 반도체 집적회로의 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor integrated circuit, and in particular, a method for forming a wiring of a semiconductor integrated circuit suitable for forming a low resistance wiring by a method suitable for dry etching characteristics of a wiring material such as copper used for wiring of a semiconductor integrated circuit. It is about.
알루미늄과 그 합금박막은 전기전도도가 높고, 건식식각에 의한 패턴 형성이 용이하며 실리콘산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하므로 반도체 회로의 배선재료로서 널리 사용되어 왔다.Aluminum and its alloy thin films have been widely used as wiring materials for semiconductor circuits because of their high electrical conductivity, easy pattern formation by dry etching, good adhesion with silicon oxide films, and relatively low cost.
한편 구리(Copper)는 알루미늄에 비하여 비저항(Resistivity)이 낮고 일렉트로마이그레이션(electromigration)이나 스트레스 마이그레이션(Stress Migration) 특성이 우수하므로 반도체 집적회로의 배선 신뢰성을 더욱 개선할 수 있다. Cu는 스퍼터링이나 화학기상증착법으로 형성하는 방법이 연구되고 있다. 그러나 기존의 알루미늄을 식각할 때 유용한 할로겐 화합물을 이용한 식각방법은 구리에 있어서는 제약이 따르는데, 이는 Cu의 할로겐 화합물의 증기압이 낮은 관계로, 적용성 있는 식각속도를 얻기 위하여는 조업온도를 500℃ 가까이 상승시켜야 하고, 따라서 식각공에서 감광막을 식각마스크로 적용하는 것이 곤란하다는 점이다.Meanwhile, copper has a lower resistivity and superior electromigration or stress migration characteristics than aluminum, thereby further improving wiring reliability of semiconductor integrated circuits. Cu has been studied to form by sputtering or chemical vapor deposition. However, the etching method using a halogen compound, which is useful for etching conventional aluminum, has limitations in copper. Since the vapor pressure of the halogen compound of Cu is low, the operating temperature is 500 ° C. in order to obtain an applicable etching rate. It has to be raised close, so it is difficult to apply the photoresist as an etching mask in the etching hole.
이와 같은 문제를 개선하기 위한 종래기술로 미국 등록 특허 '4557796'에 나타난 바에 의하면 메틸(Methyl) 또는 메틸렌(Methylene)계의 유기화합물로된 할로겐 가스를 이용하면 Cu의 할로겐 화합물보다 증기압이 높은 Cu 화합물을 형성할 수 있으므로 80℃ 이하에서도 저전력으로 Cu 막을 식각할 수 있는 것이 밝혀졌다. 그러나 이러한 종래의 방법은 유기화합물 가스를 이용하므로 식각후 폴리머가 잔류하거나 Cu 막에 탄소가 오염될 가능성이 있는 문제가 있다.As a conventional technique for improving such a problem, a U compound having a higher vapor pressure than a halogen compound of Cu using a halogen gas made of an organic compound of methyl or methylene is shown in US Patent 4557796. It was found that the Cu film can be etched at low power even at 80 ° C. or lower. However, since the conventional method uses an organic compound gas, there is a problem that polymer may remain after etching or carbon may be contaminated in the Cu film.
이에 본 발명은 알루미늄 또는 구리 등의 전도성 물지, 특히 구리를 배선재로하여 반도체 집적회로의 배선 형성시, 식각공정의 불순물 오염이 적고, 배선재의 건식식각 특성에 따른 반도체 집적회로 배선 형성방법을 제공하고자 한다.Accordingly, the present invention is to provide a method for forming a semiconductor integrated circuit wiring line according to the dry etching characteristics of the wiring material, less impurity contamination of the etching process when forming the wiring of the semiconductor integrated circuit using a conductive material such as aluminum or copper, in particular copper as a wiring material. do.
본 발명의 반도체 집적회로 배선 형성방법은, 1) 반도체 기판 상에 절연층을 형성하는 단계와, 2) 절연층에 배선형태의 홈을 형성하기 위하여 절연층을 식각하는 단계와, 3) 홈을 포함한 절연층 상면 전면에 전도층을 형성하되, 홈을 매립하도록 형성하는 단계와, 4) 할로겐가스를 포함하는 식각가스를 이용하여 전도층을 에치백하되, 절연층상면에 까지 제거하여, 홈에 매립된 부위를 남기는 단계를 포함하여 이루어진다.The method for forming a semiconductor integrated circuit wiring according to the present invention includes the steps of 1) forming an insulating layer on a semiconductor substrate, 2) etching the insulating layer to form a groove-shaped groove in the insulating layer, and 3) forming a groove. Forming a conductive layer on the entire upper surface of the insulating layer, including the step of filling the groove, and 4) to etch back the conductive layer using an etching gas containing a halogen gas, to remove the upper surface of the insulating layer, And leaving the buried site.
다르게는, 1) 반도체 기판 상에 절연층을 형성하는 단계와, 2) 절연층에 배선형태의 홈을 형성하기 위하여 절연층을 식각하는 단계와, 3) 홈을 포함한 절연층 상면 전면에 전도층을 형성하되, 홈을 매립하도록 형성하는 단계와, 4) 전도층 상에 제2물질층을 형성하되, 제2물질의 할로겐화합물보다 제2물질의 할로겐화합물의 증발성이 높은 제2물질층을 형성하는 단계와, 5) 제1물질과 제2물질의 적층막을 열처리하여 제1물질과 제2물질의 복합화합물을 형성하되, 비교적 두께가 균일하고 절연층 상면까지 이르는 복합화합물층을 형성하는 단계와, 6) 할로겐 가스를 포함하는 식각가스를 이용하여 복합화합물층을 제거하는 단계를 포함하여 이루어진다.Alternatively, 1) forming an insulating layer on the semiconductor substrate, 2) etching the insulating layer to form a groove-shaped groove in the insulating layer, and 3) a conductive layer on the entire upper surface of the insulating layer including the grooves. Forming a groove to fill the groove, and 4) forming a second material layer on the conductive layer, wherein the second material layer has a higher evaporation property of the halogen compound of the second material than the halogen compound of the second material. 5) forming a composite compound of the first material and the second material by heat-treating the laminated film of the first material and the second material, and forming a composite compound layer having a relatively uniform thickness and reaching the upper surface of the insulating layer; And 6) removing the complex compound layer by using an etching gas containing a halogen gas.
또 다르게는, 1) 반도체 기판 상에 절연층을 형성하는 단계와, 2) 절연층에 배선형태의 홈을 형성하기 위하여 절연층을 식각하는 단계와, 3) 홈을 포함한 절연층 상면 전면에 전도층을 형성하되, 홈을 매립하도록 형성하는 단계와, 4) 제1물질의 할로겐화합물보다 할로겐화합물의 증발성이 높은 제2물질을 포함하는 무기성 또는 유기성 소오스 가스를 이용하여 제1물질의 전도층에 이온주입하거나 또는 제1물질의 전도층을 플라즈마 처리하여 제1물질과 제2물질의 복합화합물층을 형성하되, 비교적 두께가 균일하고 절연층 상면까지 이르는 복합화합물층을 형성하는 단계와, 6) 할로겐 가스를 포함하는 식각가스를 이용하여 상기 복합화합물층을 제거하는 단계를 포함하여 이루어진다.Alternatively, 1) forming an insulating layer on the semiconductor substrate, 2) etching the insulating layer to form a wiring groove in the insulating layer, and 3) conducting the entire upper surface of the insulating layer including the groove. Forming a layer to fill the groove, and 4) conducting the first material using an inorganic or organic source gas comprising a second material having a higher evaporation property of the halogen compound than the halogen compound of the first material. Ion implantation into the layer or plasma treatment of the conductive layer of the first material to form a composite compound layer of the first and second materials, the composite compound layer having a relatively uniform thickness and reaching the upper surface of the insulating layer; And removing the composite compound layer by using an etching gas containing a halogen gas.
여기서, 전도층은 구리로 형성하며, 할로겐 가스는 Cl 원소를 주성분으로 하는 가스이거나, 할로겐 원소의 단체 가스이다.Here, the conductive layer is formed of copper, and the halogen gas is a gas containing Cl as a main component or a single gas of halogen element.
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 일실시예의 반도체 집적회로 배선 형성방법을 설명하기 위해 반도체 소자의 일부를 도시한 공정단면도이다.1 is a process sectional view showing a part of a semiconductor device to explain a method for forming a semiconductor integrated circuit wiring in an embodiment according to the present invention.
제1도는 본 발명의 일실시예로 배선형의 홈(또는 트렌치)이 형성된 절연층 상에 구리와 같이 할로겐화합물의 증기압이 낮은 전도층을 형성하여 트렌치를 매립하도록 형성한 후, 반응온도를 충분히 높인 상태에서 기존의 할로겐가스를 이용하여, 식각시 전도층 물질이 할로겐 화합물로 반응하고 이 화합물이 증발되어 식각이 이루어지므로써, 트렌치에 매립된 배선을 형성하는 방법으로써, 우선 제1도의 (a)에 도시한 바와 같이 실리콘 기판(1)위에 절연층(2)을 형성하고, 절연층(2)에 배선형태의 홈 또는 홈(3)을 형성한다. 이때 홈(3)의 깊이는 3000Å에서 6000Å의 범위가 되도록 형성한다.FIG. 1 illustrates a conductive layer having a low vapor pressure of a halogen compound, such as copper, to form a trench to fill a trench in an insulating layer on which wiring grooves (or trenches) are formed. By using a conventional halogen gas in an elevated state, the conductive layer material reacts with a halogen compound during etching, and the compound is evaporated to etch, thus forming a wiring embedded in the trench. As shown in Fig. 2), an insulating layer 2 is formed on the silicon substrate 1, and a groove or groove 3 in the form of wiring is formed in the insulating layer 2. At this time, the depth of the groove (3) is formed to be in the range of 3000Å to 6000Å.
이어, 제1도의 (b)에 도시한 바와 같이, 할로겐 화합물의 증발성이 낮은 구리와 같은 전도층(4)을 스퍼터링 또는 화학기상증착법으로 형성한다. 이때 전도층(4)이 홈(3)을 완전히 매립하도록 형성하면 바람직하며, 형성방법으로 화학기상증착법을 적용하는 경우에는 소스가스로써(hfac)Cu(VTMS)(hexafluroacetylacetonate Cu trimethyvinylsilane)을 이용한다. 전도층(4)인 Cu 막 위에는 TiN 등의 반사방지층(Anti-reflective Coating layer)(도시안함)가 형성될 수도 있다. 또, 스퍼터링을 적용하는 경우에는 증착한 후 기판의 온도를 450℃ 이상으로 가열 처리하거나, 기판의 온도를 올린 상태에서 스퍼터링을 진행하므로써 Cu 막의 유동이 일어나서 홈(3) 부분을 매립할 수 있도록 한다.Subsequently, as shown in FIG. 1B, a conductive layer 4 such as copper having low evaporation property of the halogen compound is formed by sputtering or chemical vapor deposition. In this case, the conductive layer 4 is preferably formed to completely fill the groove 3, and when the chemical vapor deposition method is used as the forming method, (hfac) Cu (VTMS) (hexafluroacetylacetonate Cu trimethyvinylsilane) is used. An anti-reflective coating layer (not shown) such as TiN may be formed on the Cu film as the conductive layer 4. In addition, in the case of applying sputtering, the substrate temperature is heated to 450 ° C. or higher after deposition, or the sputtering is performed in a state where the temperature of the substrate is raised so that the Cu film flows to fill the groove 3. .
이어서, 제1도의 (c)에 도시한 바와 같이 감광막 등의 마스트 패턴을 형성하지 않은 채로 건식 식각기의 반응실에 장입하여 전도층(4)을 에치백하는데, 초기 진공도가 0.01 내지 1Torr가 되도록 오일펌크 및 모레큘러(Molecular)펌프를 이용하여 배기한 상태에서 식각 가스(5) 또는 식각가스와 캐리어 가스를 반응실 내로 도입한다. 식각가스(5)는 반응가스로써 Cl2등의 기존의 할로겐 가스를 적용하고, 반응실의 온도는 비교적 고온인 300℃ 내지 600℃ 사이로 적용하며, RF 파워는 0.5에서 10W/cm2범위로 적용한다.Subsequently, as shown in (c) of FIG. 1, the conductive layer 4 is etched back into the reaction chamber of a dry etching machine without forming a mast pattern such as a photoresist film, so that the initial vacuum degree is 0.01 to 1 Torr. The etching gas 5 or the etching gas and the carrier gas are introduced into the reaction chamber while the oil pump and the molecular pump are exhausted. The etching gas 5 applies conventional halogen gas such as Cl 2 as the reaction gas, the temperature of the reaction chamber is applied at a relatively high temperature between 300 ° C. and 600 ° C., and the RF power is applied in a range of 0.5 to 10 W / cm 2 . do.
이와 같이 식각마스크 없이 에치백하므로써, 제1도의 (d)에 도시한 바와 같이, 절연층(2)의 홈(3)에 매립된 매립 전도선(4') 즉, 배선 패턴을 형성할 수 있다.By etching back without an etching mask in this way, as shown in FIG. 1D, a buried conductive line 4 ', that is, a wiring pattern buried in the groove 3 of the insulating layer 2 can be formed. .
제2도는 본 발명에 따른 다른 실시예의 반도체 집적회로 배선 형성방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도이다.2 is a process cross-sectional view showing a portion of a semiconductor device to explain a method for forming a semiconductor integrated circuit wiring in another embodiment according to the present invention.
제2도는 본 발명의 다른 실시예로 배선형의 트렌치가 형성된 절연층 상에 구리와 같이 할로겐 화합물의 증기압이 낮은 전도층을 형성하여 트렌치를 매립하도록 형성한 후, 구리전도층 위에 구리와 반응성이 높은 알루미늄(Al), 실리콘(Si) 또는 타이타늄(Ti) 등의 무기성 소오스 물질이나, 탄소가 둘 이상 존재하는 유기분자 등의 유기성 물질 소오스를 이용하여 반응성 물질을 일정한 두께로 형성하고, 구리막과 반응시킨 후, 반응 생성물인 복합 화합물을 기존의 할로겐 식각 가스를 이용하여 선택적으로 식각하므로써, 식각시 증기압이 높은 복합 할로겐 화합물을 형성하여 용이하게 증발케하는 방법으로써, 상술한 제1도의 (a)와 (b)로 도시한 단계와 같이 구리로 제1물질의 전도층(4)을 절연층 상에 형성하되, 트렌치에 매립되도록 형성한 후에, 제2도의 (a)와 같이 할로겐 화합물의 증발성이 높은 제2물질층(6)을 일정한 두께로 전도층(4) 위에 형성한다. 여기서, 할로겐 화합물의 증발성이 높은 제2물질층(6)은, 알루미늄, 실리콘 또는 타이타늄 등을 주성분으로 하는 무기성물질 예로써, SiH4, Si2H6, SiCl4, TiCl4, Tif4, AlCl4또는 AlF4을 소오스물질로 하거나, CH4, C2H6또는 Alcohol 등의 유기성물질, 특히 바람직하게는 탄소가 둘 이상 포함된 유기분자로된 가스 등을 이용한 소오스 물질로 하여 형성한다.FIG. 2 is a view showing another embodiment of the present invention, in which a conductive layer having a low vapor pressure of a halogen compound, such as copper, is formed on the insulating layer on which the wiring trench is formed to fill the trench, and then reactive with copper on the copper conductive layer. Reactive materials are formed to a certain thickness by using inorganic source materials such as high aluminum (Al), silicon (Si), or titanium (Ti), or organic material sources such as organic molecules having two or more carbons, and having a constant thickness. After reacting with, the complex compound as a reaction product is selectively etched using a conventional halogen etching gas, thereby forming a complex halogen compound having a high vapor pressure during etching and easily evaporating. After forming the conductive layer (4) of the first material on the insulating layer of copper, as shown in the step (b) and (b), to be embedded in the trench, (a) of FIG. As it is formed on the conductive layer 4, the second material layer (6) high evaporation of the halogen compound at a constant thickness. Here, the second material layer 6 having a high evaporation property of the halogen compound is an inorganic material mainly composed of aluminum, silicon, titanium, or the like, and SiH 4 , Si 2 H 6 , SiCl 4 , TiCl 4 , and Tif 4. , AlCl 4 or AlF 4 as a source material, or an organic material such as CH 4 , C 2 H 6 or Alcohol, particularly preferably a source material using a gas made of organic molecules containing two or more carbons. .
이어서, 제2도의 (b)와 같이 기판을 정확히는 제1물질의 전도층(4)인 구리와 제2물질층(6)을 300℃내지 600℃ 범위로 가열하여 제2물질이 제1물질과 반응하므로써 반응생성물인 복합화합물층(7-1)이 형성되도록 한다. 이때, 복합화합물층(7-1)은 비교적 두께가 균일하고 절연층(2) 상면까지 이르도록 형성하면 바람직하다. 반응 생성물인 복합화합물로써는 CuAl2, CuSi3또는 CuTi2등의 무기성 화합물이나, Cu2CO3Cu(C6H9O3)2, Cu(C5H7O2)2또는 Cu(C18H35O2)2등의 구리의 알콕사이드 화합물인 유기성 화합물이다.Subsequently, as shown in (b) of FIG. 2, the substrate is precisely heated with the copper and the second material layer 6, the conductive layer 4 of the first material, in the range of 300 ° C. to 600 ° C. By reacting, the composite compound layer 7-1, which is a reaction product, is formed. At this time, the composite compound layer 7-1 is preferably formed so that the thickness is relatively uniform and reaches the upper surface of the insulating layer 2. Examples of the composite compound that is a reaction product include inorganic compounds such as CuAl 2 , CuSi 3, or CuTi 2 , Cu 2 CO 3 Cu (C 6 H 9 O 3 ) 2 , Cu (C 5 H 7 O 2 ) 2, or Cu (C 18 H 35 O 2) is an organic compound of copper alkoxide in the second place.
이어서, 제2도의 (c)와 같이 감광막과 같은 식각 마스크 패턴을 형성하지 않은 채로 건식 식각기의 반응실에 장입하여, 식각 가스(5)로 이용하여 복합화합물층(7-1)을 제거한다. 이때, 반응실의 초기 진공도가 0.01 내지 1torr가 되도록 오일펌프 및 모레큘러(Molecular) 펌프를 이용하여 배기한 상태에서 식각 가스(5) 또는 식각 가스와 캐리어가스를 반응실내로 도입한다. 식각 가스(5)는 반응가스로써 Cl2등의 기존의 할로겐가스를 적용하고 온도는 실온(상온) 내지 250℃ 사이로 적용하며 알에프(RF) 파워는 0.5 내지 10W/cm2범위로 적용한다.Subsequently, the composite compound layer 7-1 is removed using the etching gas 5 by charging into a reaction chamber of a dry etching machine without forming an etching mask pattern such as a photosensitive film as shown in FIG. At this time, the etching gas 5 or the etching gas and the carrier gas are introduced into the reaction chamber in an evacuated state using an oil pump and a molecular pump so that the initial vacuum degree of the reaction chamber is 0.01 to 1 torr. The etching gas 5 applies a conventional halogen gas such as Cl 2 as a reaction gas, a temperature is applied between room temperature (room temperature) and 250 ° C., and RF (RF) power is applied in a range of 0.5 to 10 W / cm 2 .
이와 같이 에치백하면, 증발성이 높은 제1물질의 할로겐 화합물과 그렇지 않은 제2물질의 할로겐 화합물이 복합되어 휘발성이 증가된 복합할로겐화합물을 형성하므로써, 저온에서 식각이 이루어질 수 있게 된다. 따라서 제2도의 (d)에 도시한 매립 전도선(4') 또는 배선 패턴을 용이하게 형성할 수 있다. 즉, 식각 가스와 복합화합물층이 반응하여 휘발성이 좋은 Al2Cl6, CuCl2, SiCl4, CuCl2, TiCl4또는 CuCl2등이 형성되므로 저온에서 식각이 가능하게 된다.When etched back as described above, the halogen compound of the first material having high evaporation property and the halogen compound of the second material having high evaporation property are combined to form a complex halogen compound having increased volatility, thereby enabling etching at low temperature. Therefore, the buried conductive line 4 'or wiring pattern shown in FIG. 2D can be easily formed. That is, since the etching gas and the composite compound layer react to form Al 2 Cl 6 , CuCl 2 , SiCl 4 , CuCl 2 , TiCl 4, or CuCl 2 , which are highly volatile, etching is possible at low temperatures.
제3도는 본 발명에 따른 또 다른 실시예의 반도체 집적회로 배선 형성방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도이다.3 is a process cross-sectional view showing a portion of a semiconductor device to explain a method for forming a semiconductor integrated circuit wiring in another embodiment according to the present invention.
제3도는 본 발명의 따른 또 다른 실시예로, 배선형의 홈이 형성된 절연층 상에 구리와 같이 할로겐 화합물의 증기압이 낮은 전도층을 형성하여 트렌치를 매립하도록 형성한 후, Al, Si 또는 Ti 등의 무기성 소오스 물질이나, 탄소가 둘 이상 존재하는 유기분자 등의 소오스를 이용하여 구리를 플라즈마 처리를 하거나, 구리에 이온주입을 하여 복합화합물을 형성하고, 할로겐 식각 가스를 이용하여 식각하므로써 증기압이 높은 복합 할로겐 화합물을 형성하여 배선패턴을 형성하는 방법으로써, 상술한 제1도의 (a)와 (b)로 도시한 단계와 같이 제1물질의 전도층(4)을 절연층(2) 상에 형성하되, 트렌치에 매립되도록 형성한 후에, 제3도의 (a)와 같이 SiH4, Si2H6, SiCl4, TiCl4, TiF4, AlCl4또는 AlF4등의 무기성 물질 가스를 소오스 가스(8)로 하거나, 또는 CH4, C2H6또는 ALCOHOL 등의 유기성물질의 가스, 특히 바람직하게는 탄소가 둘 이상 포함된 유기분자로된 가스를 소오스 가스(8)로하여 제1물질의 전도층인 구리를 플라즈마 처리하거나, 구리에 이온주입하여 복화합물(7-2)을 형성한다.3 is another embodiment according to the present invention, after forming a conductive layer having a low vapor pressure of a halogen compound, such as copper, to fill a trench on an insulating layer formed with wiring grooves, and then fills the trench with Al, Si, or Ti. Plasma treatment of copper using inorganic source materials such as inorganic sources, or organic molecules containing two or more carbons, or ion implantation into copper to form a composite compound, and etching by using a halogen etching gas As a method for forming a wiring pattern by forming this highly complex halogen compound, the conductive layer 4 of the first material is formed on the insulating layer 2 as in the steps shown in (a) and (b) of FIG. After forming so as to be embedded in the trench, source gas of inorganic material such as SiH 4 , Si 2 H 6 , SiCl 4 , TiCl 4 , TiF 4 , AlCl 4 or AlF 4 as shown in FIG. With gas (8) or CH 4 , C 2 H 6, or a gas of an organic material such as ALCOHOL, particularly preferably a gas made of organic molecules containing two or more carbons as the source gas 8, plasma treatment of copper, which is a conductive layer of the first material, or ion implantation into copper. To form a complex compound (7-2).
이어, 제3도의 (b) 내지 (c)도의 단계를 거치는데, 상술한 제2도의 실시예와 마찬가지 방법을 적용하여 식각공정을 진행하는 것으로써, 이러한 방법에 의해서도 저온에서 식각이 가능하게 된다.Subsequently, through the steps of FIGS. 3 (b) to 3 (c), the etching process is performed by applying the same method as the above-described embodiment of FIG. 2, whereby the etching can be performed at low temperature. .
본 발명의 반도체 집적회로 배선 형성방법은, 반도체 집적회로 배선에 구리와 같이 할로겐화합물의 증발성이 낮은 제1물질 전도선을 형성함에 있어서, 절연막에 트렌치를 형성하고 제1물질을 형성한 후 고온에서 할로겐 식각 가스를 적용하여 에치백하여 식각하거나, 제1물질에 선택적으로 할로겐 화합물의 증발성이 높은 제2물질의 복합화처리를 하므로써 할로겐 식각 가스를 이용하여 식각할 때 증발성이 높은 제1물질의 할로겐화합물과 그렇지 않은 제2물질의 할로겐 화합물이 복합되어 복합할로겐화합물을 형성하게 하므로써, 휘발성을 증가시켜서 저온에서 식각을 할 수 있도록 하는 방법을 적용하면 기존의 할로겐 식각 가스를 이용하여 할로겐 화합물의 증발성이 낮은 임의의 물질을 용이하게 가공할 수 있다.In the method for forming a semiconductor integrated circuit wiring according to the present invention, in forming a first material conductive line having a low evaporation property of a halogen compound, such as copper, in a semiconductor integrated circuit wiring, a trench is formed in the insulating film and a high temperature is formed after the first material is formed. Etching by applying a halogen etching gas in the etching process or by combining a second material with a high evaporation of the halogen compound selectively to the first material, the first material having high evaporation when etching using the halogen etching gas By applying a method of increasing the volatility and etching at a low temperature by combining the halogen compound of the compound and the halogen compound of the second material that is not the second compound to form a complex halogen compound, Any material with low evaporation can be easily processed.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065779A KR100195332B1 (en) | 1995-12-29 | 1995-12-29 | Interconnecting method of semiconductor ic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065779A KR100195332B1 (en) | 1995-12-29 | 1995-12-29 | Interconnecting method of semiconductor ic circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100195332B1 true KR100195332B1 (en) | 1999-06-15 |
Family
ID=19447158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065779A KR100195332B1 (en) | 1995-12-29 | 1995-12-29 | Interconnecting method of semiconductor ic circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100195332B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919413B1 (en) * | 2007-12-20 | 2009-09-29 | (주) 휴브글로벌 | Substrate with buried pattern and manufacturing method thereof |
-
1995
- 1995-12-29 KR KR1019950065779A patent/KR100195332B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919413B1 (en) * | 2007-12-20 | 2009-09-29 | (주) 휴브글로벌 | Substrate with buried pattern and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0826791B1 (en) | Method of forming interlayer insulating film | |
| JP3201967B2 (en) | Insulator and interconnect structure including low dielectric constant amorphous fluorinated carbon layer | |
| EP1041614B1 (en) | Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures | |
| JP2978748B2 (en) | Method for manufacturing semiconductor device | |
| US5801098A (en) | Method of decreasing resistivity in an electrically conductive layer | |
| US5422310A (en) | Method of forming interconnection in semiconductor device | |
| US6114259A (en) | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage | |
| US6699784B2 (en) | Method for depositing a low k dielectric film (K>3.5) for hard mask application | |
| US6071807A (en) | Fabrication method of semiconductor device including insulation film with decomposed organic content | |
| KR100220935B1 (en) | Process for forming metal contact | |
| EP0424485B1 (en) | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| JP2001230256A (en) | Semiconductor element bonding layer structure and structure formation process | |
| TWI240366B (en) | Method of manufacturing semiconductor device | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| JP2809196B2 (en) | Method for manufacturing semiconductor device | |
| JP2003273212A (en) | Laminate structure and its manufacturing method | |
| KR100457843B1 (en) | Method for forming a contact | |
| US6737349B2 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR100195332B1 (en) | Interconnecting method of semiconductor ic circuit | |
| KR19990072296A (en) | Method and structure for contact to copper metallization in an insulating via on a semiconductor | |
| US7037832B1 (en) | Method of forming a conductive pattern by removing a compound with heat in a substantially inert atmosphere | |
| JP2001313338A (en) | Manufacturing method of semiconductor device | |
| JP2726438B2 (en) | Thin film forming equipment | |
| KR100221656B1 (en) | Process for forming interconnector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |