JP2001313338A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JP2001313338A JP2001313338A JP2001038800A JP2001038800A JP2001313338A JP 2001313338 A JP2001313338 A JP 2001313338A JP 2001038800 A JP2001038800 A JP 2001038800A JP 2001038800 A JP2001038800 A JP 2001038800A JP 2001313338 A JP2001313338 A JP 2001313338A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ions
- insulating film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、多層配線構造の
半導体装置に関し、特にデュアルダマシン構造の半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a multilayer wiring structure, and more particularly to a method for manufacturing a semiconductor device having a dual damascene structure.
【０００２】[0002]
【従来の技術】半導体集積回路の高集積化・高密度化が
進むにともない、配線の微細化及び多層化が重要になっ
ている。溝配線とビアホールを同時に形成するデュアル
ダマシン構造は、工程数削減による低コスト化・高スル
ープット化が可能になるとともに、Ｃｕ（銅）配線を用
いることによる低抵抗化とエレクトロマイグレーション
の高寿命化が実現できるため、注目されている。2. Description of the Related Art With the advance of high integration and high density of semiconductor integrated circuits, miniaturization of wiring and multi-layering have become important. The dual damascene structure, in which the trench wiring and the via hole are formed at the same time, enables cost reduction and high throughput by reducing the number of processes, and reduces the resistance and prolongs the life of electromigration by using Cu (copper) wiring. Because it can be realized, it is drawing attention.
【０００３】従来のデュアルダマシン構造の形成方法に
つき図３（Ａ）ないし図３（Ｄ）を参照して説明する。A conventional method of forming a dual damascene structure will be described with reference to FIGS.
【０００４】図３（Ａ）に示すように、第１の工程とし
て、銅（Ｃｕ）を用いて下層溝配線３１を形成した後、
保護膜３２、層間絶縁膜３３、エッチストッパ膜３４、
層間絶縁膜３５を堆積する。Ｃｕ配線は酸素或いは水蒸
気雰囲気中で１５０℃以上の高温となると容易に酸化
し、配線抵抗が上昇する。また、配線中のＣｕがイオン
化し二酸化シリコン膜中を拡散する性質がある。従っ
て、Ｃｕ配線上に直接二酸化シリコン膜をプラズマＣＶ
Ｄ法により形成することはＣｕ配線の酸化・拡散という
問題があり、不可能である。As shown in FIG. 3A, as a first step, after forming a lower trench wiring 31 using copper (Cu),
Protective film 32, interlayer insulating film 33, etch stopper film 34,
An interlayer insulating film 35 is deposited. The Cu wiring is easily oxidized at a high temperature of 150 ° C. or more in an oxygen or water vapor atmosphere, and the wiring resistance increases. Further, there is a property that Cu in the wiring is ionized and diffuses in the silicon dioxide film. Therefore, a silicon dioxide film is directly formed on the Cu wiring by plasma CV.
Forming by the D method is not possible because of the problem of oxidation and diffusion of Cu wiring.
【０００５】このため、下層溝配線３１を形成した後、
配線上にシリコン窒化膜からなる保護膜３２を設けてい
る。また、溝の深さは配線膜厚に相当し、配線抵抗のば
らつきを抑えるためには層間絶縁膜３５に均一な深さの
溝を形成する必要がある。従って、層間絶縁膜５を形成
する際に、二酸化シリコン酸化膜に対してエッチング選
択比の高いシリコン窒化膜からなるエッチストッパ膜３
４が形成される。For this reason, after the lower trench wiring 31 is formed,
A protective film 32 made of a silicon nitride film is provided on the wiring. Further, the depth of the groove corresponds to the thickness of the wiring, and it is necessary to form a groove having a uniform depth in the interlayer insulating film 35 in order to suppress variation in wiring resistance. Therefore, when forming the interlayer insulating film 5, the etch stopper film 3 made of a silicon nitride film having a high etching selectivity with respect to the silicon dioxide oxide film.
4 are formed.
【０００６】上記のように、層間絶縁膜３３、３５を形
成した後、図３（Ｂ）に示すように、第２の工程とし
て、通常の露光法によりレジストパターン３６を形成
し、異方性エッチングによりビアホール３７を開口す
る。そして、この工程後、図３（Ｃ）に示すように、第
３の工程として、通常の露光法によりレジストパターン
３８を形成し、異方性エッチングにより配線部を開口３
９する。After the interlayer insulating films 33 and 35 are formed as described above, as shown in FIG. 3B, as a second step, a resist pattern 36 is formed by a normal exposure method, A via hole 37 is opened by etching. Then, after this step, as shown in FIG. 3 (C), as a third step, a resist pattern 38 is formed by a normal exposure method, and the wiring portion is opened by anisotropic etching.
9
【０００７】その後、図３（Ｄ）に示すように、第４の
工程として、銅、タングステン、アルミ等の金属４０を
埋め込む工程により、デュアルダマシン配線構造が形成
される。Then, as shown in FIG. 3D, a dual damascene wiring structure is formed as a fourth step by embedding a metal 40 such as copper, tungsten, or aluminum.
【０００８】一方、配線の高密度化により配線間容量が
増大し、半導体集積回路の高速度の妨げになるという問
題がある。この問題を解決するための一つの方法とし
て、低誘電率な層間絶縁膜が用いられている。On the other hand, there is a problem that the inter-wiring capacitance increases due to the increase in the wiring density, which hinders the high speed of the semiconductor integrated circuit. As one method for solving this problem, a low dielectric constant interlayer insulating film is used.
【０００９】デュアルダマシン構造に適用されている低
誘電率な層間絶縁膜としては、フッ素添加シリコン酸化
膜、有機ＳＯＧ（Spin on Glass）膜、有機ポリマー膜
等がある。As a low dielectric constant interlayer insulating film applied to the dual damascene structure, there are a fluorine-doped silicon oxide film, an organic SOG (Spin on Glass) film, an organic polymer film and the like.
【００１０】ここで、ＳＯＧとは、シリコン化合物を有
機溶剤に溶解した溶液及びその溶液から形成される二酸
化シリコンを主成分とする膜の総称である。有機ＳＯＧ
膜は、一般式（１）で表されるように、シリコン化合物
中に有機成分を含むものである。[0010] Here, SOG is a general term for a solution in which a silicon compound is dissolved in an organic solvent and a film mainly composed of silicon dioxide formed from the solution. Organic SOG
The film contains an organic component in a silicon compound as represented by the general formula (1).
【００１１】［ＲｘＳｉＯｙ］ｎ …（１） （ｎ、ｘ、ｙ：整数、Ｒ：アルキル基又はアリール基）[RxSiOy] n (1) (n, x, y: integer, R: alkyl group or aryl group)
【００１２】[0012]
【発明が解決しようとする課題】上記した有機ＳＯＧ膜
は、低誘電率・埋め込み性・コストの点で優れている。
しかし、上記した第２、第３及び第４の工程時にビアホ
ール側壁の有機ＳＯＧ膜がボーイングしてしまうため良
好な電気的特性を得ることができないという問題があ
る。The above-mentioned organic SOG film is excellent in low dielectric constant, burying property and cost.
However, there is a problem that good electrical characteristics cannot be obtained because the organic SOG film on the side wall of the via hole is bowed during the second, third, and fourth steps.
【００１３】また、上記したように、デュアルダマシン
構造の保護膜３２及びエッチストッパ膜３４には、比誘
電率の高いシリコン窒化膜を用いることが通常である。
そのため層間絶縁膜に低誘電率材料を用いたとしても、
トータルの配線間容量が増加してしまう。これを回避す
るためにシリコン窒化膜の薄膜化や代替材料が検討され
ているものの、生産性や信頼性の点で問題がある。As described above, a silicon nitride film having a high relative dielectric constant is usually used for the protective film 32 and the etch stopper film 34 having the dual damascene structure.
Therefore, even if a low dielectric constant material is used for the interlayer insulating film,
The total capacitance between wirings increases. To avoid this, thinning of the silicon nitride film and alternative materials have been studied, but there are problems in terms of productivity and reliability.
【００１４】また、第２の工程後にビアホール底部の保
護膜３２を除去することにより、第３工程のレジスト除
去時に下層の配線を劣化させてしまうため、抵抗上昇及
び信頼性劣化を招いてしまうなどの問題があった。In addition, the removal of the protective film 32 at the bottom of the via hole after the second step deteriorates the underlying wiring at the time of removing the resist in the third step, resulting in an increase in resistance and deterioration in reliability. There was a problem.
【００１５】この発明は、このような実状に鑑みてなさ
れたものであり、その目的とするところは、信頼性の高
い多層配線を有する半導体装置の製造方法を提供するこ
とにある。The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device having highly reliable multilayer wiring.
【００１６】[0016]
【課題を解決するための手段】この発明にかかる半導体
装置の製造方法は、第１の配線の上に第１の絶縁膜を形
成する工程と、第１の絶縁膜上に塗布膜を形成し、この
塗布膜に不純物を注入して改質した第２の絶縁膜を形成
する工程と、この第２の絶縁膜上にエッチストッパとな
る第３の絶縁膜を形成する工程と、この第３の絶縁膜上
に塗布膜を形成し、この塗布膜に不純物を注入して改質
した第４の絶縁膜を形成する工程と、レジストパターン
を形成し、このレジストパターンを用いて第４の絶縁膜
と第３の絶縁膜と第２の絶縁膜をエッチング除去してビ
アホールを形成する工程と、レジストパターンを形成し
このレジストパターンを用いて溝配線部分となる凹部を
形成するために第４の絶縁膜をエッチング除去する工程
と、表面に露出した第３の絶縁膜と第１の絶縁膜をエッ
チング除去する工程と、凹部に導電体材料を充填してビ
アホールの導電プラグと第２の配線を形成する工程と、
を含むことを特徴とする。A method of manufacturing a semiconductor device according to the present invention includes a step of forming a first insulating film on a first wiring, and a step of forming a coating film on the first insulating film. Forming a modified second insulating film by injecting impurities into the coating film; forming a third insulating film serving as an etch stopper on the second insulating film; Forming a coating film on the insulating film and forming a modified fourth insulating film by injecting impurities into the coating film; forming a resist pattern; and using the resist pattern to form a fourth insulating film. Forming a via hole by etching the film, the third insulating film, and the second insulating film, and forming a resist pattern and forming a concave portion serving as a groove wiring portion using the resist pattern. The process of removing the insulating film by etching and exposing the surface Removing the etching of the third insulating film and the first insulating film, forming a conductive plug and a second wiring of the via hole is filled with a conductive material in the recess,
It is characterized by including.
【００１７】また、この発明は、前記第２の配線を形成
する工程が、第１の配線と第２の配線を電気的に接続す
るビアホールと同時に形成するように構成することがで
きる。Further, the present invention can be configured such that the step of forming the second wiring is formed simultaneously with the via hole for electrically connecting the first wiring and the second wiring.
【００１８】前記第２及び第４の絶縁膜は、塗布膜とし
て有機系ポリマーを用い、この有機系ポリマーにイオン
注入により不純物を注入して改質するとよい。The second and fourth insulating films are preferably formed by using an organic polymer as a coating film, and modifying the organic polymer by injecting impurities into the organic polymer by ion implantation.
【００１９】上記有機系ポリマーとして、有機ＳＯＧを
用いることができる。Organic SOG can be used as the organic polymer.
【００２０】上述したように、この発明は、層間絶縁膜
として、塗布膜に不純物が含有された絶縁膜、例えば、
不純物をイオン注入した改質された有機ＳＯＧ膜を用い
る。塗布膜に不純物が含有されて改質された絶縁膜は、
保護膜やエッチストッパ膜となる第１及び第４の絶縁膜
とのエッチング選択比が向上する。例えば、改質された
有機ＳＯＧ膜とシリコン窒化膜とはエッチング選択比が
大きくなる。このため、ビアホールと溝配線を開口した
後に第１の絶縁膜（保護膜）と第４の絶縁膜（エッチス
トッパ膜）を同時に除去することができる。As described above, according to the present invention, as an interlayer insulating film, an insulating film containing impurities in a coating film, for example,
A modified organic SOG film into which impurities are ion-implanted is used. The modified insulating film containing impurities in the coating film,
The etching selectivity with respect to the first and fourth insulating films serving as a protective film and an etch stopper film is improved. For example, the modified organic SOG film and the silicon nitride film have a large etching selectivity. Therefore, after opening the via hole and the trench wiring, the first insulating film (protective film) and the fourth insulating film (etch stopper film) can be removed at the same time.
【００２１】この結果、この発明によれば、良好なビア
コンタクト特性が得られるとともに、シリコン窒化膜の
体積を減らすことにより配線間容量を低減でき、下層配
線へのダメージを減らすことにより低抵抗で信頼性の高
い配線を得ることができる。As a result, according to the present invention, good via contact characteristics can be obtained, the capacitance between wirings can be reduced by reducing the volume of the silicon nitride film, and low resistance can be achieved by reducing damage to the lower wiring. Highly reliable wiring can be obtained.
【００２２】[0022]
【発明の実施の形態】以下、この発明の実施形態につき
図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２３】図１（Ａ）ないし図２（Ｆ）は、この発明
の半導体装置の製造方法を工程別に示す断面図である。FIGS. 1A to 2F are cross-sectional views showing a method of manufacturing a semiconductor device according to the present invention step by step.
【００２４】図１（Ａ）に示すように、Ｃｕを用いて基
板１内に下層の溝配線１１を形成した後に、配線を保護
するために第１の絶縁膜となる保護膜１２を堆積させ
る。この保護膜１２は、シリコン窒化膜をプラズマＣＶ
Ｄ法により成膜して形成した。As shown in FIG. 1A, after a lower trench wiring 11 is formed in a substrate 1 using Cu, a protective film 12 serving as a first insulating film is deposited to protect the wiring. . This protective film 12 is formed by applying a silicon nitride film to a plasma CV.
The film was formed by the method D.
【００２５】シリコン窒化膜は、モノシラン、窒素及び
アンモニアガス（ＳｉＨ4、Ｎ2、ＮＨ3）を用いて、成
膜温度３６０℃、ＲＦパワー４２０Ｗ、５００Ｐａ下で
プラズマＣＶＤ法により成膜した。The silicon nitride film was formed by a plasma CVD method using a monosilane, nitrogen, and ammonia gas (SiH 4 , N 2 , NH 3 ) at a film formation temperature of 360 ° C., an RF power of 420 W, and 500 Pa.
【００２６】次に、この保護膜１２上に有機ＳＯＧ膜を
塗布・焼成して形成する。そして、この有機ＳＯＧ膜に
イオンを注入することにより改質ＳＯＧ膜１３ａにす
る。この改質ＳＯＧ膜１３ａが第２の絶縁膜となる。Next, an organic SOG film is formed on the protective film 12 by coating and baking. Then, the modified SOG film 13a is formed by implanting ions into the organic SOG film. This modified SOG film 13a becomes a second insulating film.
【００２７】有機ＳＯＧ膜の組成は、［ＣＨ3Ｓｉ（Ｏ
Ｈ）3］である。The composition of the organic SOG film is [CH 3 Si (O
H) 3 ].
【００２８】この有機ＳＯＧ膜の形成方法は、まず、シ
リコン化合物を有機溶剤に溶解した溶液を基板１０上に
滴下して、基板１を回転させ、この溶液の被膜を保護膜
１２上に形成する。次に、窒素雰囲気中において、１０
０℃で１分間、２００℃で１分間、３００℃で１分間、
２００℃で３０分間、３００℃で３０分間、順次熱処理
を施すことで、アルコール系が蒸発すると共に重合反応
が進行して、表面が平坦な有機ＳＯＧ膜が形成される。In the method of forming the organic SOG film, first, a solution in which a silicon compound is dissolved in an organic solvent is dropped on the substrate 10, the substrate 1 is rotated, and a film of this solution is formed on the protective film 12. . Next, in a nitrogen atmosphere, 10
0 ° C for 1 minute, 200 ° C for 1 minute, 300 ° C for 1 minute,
By sequentially performing heat treatment at 200 ° C. for 30 minutes and then at 300 ° C. for 30 minutes, the alcohol system evaporates and the polymerization reaction proceeds, whereby an organic SOG film having a flat surface is formed.
【００２９】そして、イオン注入法を用いて、アルゴン
イオン（Ａｒ+）を加速エネルギー：１４０ｋｅＶ、ド
ーズ量：１×１０15ａｔｏｍｓ／ｃｍ2の条件で有機Ｓ
ＯＧ膜にドープさせる。このイオン注入により、有機Ｓ
ＯＧ膜の有機成分が分解されると共に、膜中に含まれる
水分及び水酸基が減少され、有機ＳＯＧ膜は有機成分が
含まれず、水分及び水酸基が僅かしか含まれないＳＯＧ
膜に改質される。この発明では、このＳＯＧ膜を改質Ｓ
ＯＧ膜１３ａという。この改質ＳＯＧ膜１３ａは、配線
に起因する段差が存在しないため均一の膜厚で成膜され
る。Then, argon ions (Ar + ) were implanted by ion implantation at an acceleration energy of 140 keV and a dose of 1 × 10 15 atoms / cm 2.
The OG film is doped. By this ion implantation, organic S
The organic components of the OG film are decomposed, and the moisture and hydroxyl groups contained in the film are reduced, and the organic SOG film contains no organic components and contains only a small amount of moisture and hydroxyl groups.
The film is modified. In the present invention, this SOG film is modified S
This is called an OG film 13a. The modified SOG film 13a is formed with a uniform thickness because there is no step caused by the wiring.
【００３０】なお、有機ＳＯＧ膜にアルゴンイオンを注
入して膜中の有機成分を分解させるとともに、膜中に含
まれる水分および水酸基を減少させる技術ついては、た
とえば、米国特許６，０７１，８０７号に開示されてい
る。A technique for injecting argon ions into an organic SOG film to decompose organic components in the film and reduce moisture and hydroxyl groups contained in the film is described in, for example, US Pat. No. 6,071,807. It has been disclosed.
【００３１】次に、第３の絶縁膜となるエッチストッパ
膜１４を成膜する。このエッチストッパ膜１４は、シリ
コン窒化膜をプラズマＣＶＤ法により順次成膜して形成
する。このエッチストッパ膜１４は、上記保護膜１２と
同様に形成される。Next, an etch stopper film 14 serving as a third insulating film is formed. The etch stopper film 14 is formed by sequentially forming a silicon nitride film by a plasma CVD method. This etch stopper film 14 is formed in the same manner as the protective film 12.
【００３２】この次に、エッチストッパ膜１４上に上記
改質ＳＯＧ膜１３ａと同様に有機ＳＯＧ膜を塗布・焼成
し、イオンを注入することにより改質ＳＯＧ膜１５ａを
形成する。この改質ＳＯＧ膜１５ａが第４の絶縁膜とな
る。改質ＳＯＧ膜１５ａは、配線に起因する段差が存在
しないため均一の膜厚で成膜される。Next, an organic SOG film is applied and baked on the etch stopper film 14 in the same manner as the modified SOG film 13a, and ions are implanted to form a modified SOG film 15a. This modified SOG film 15a becomes a fourth insulating film. The modified SOG film 15a is formed with a uniform thickness because there is no step caused by the wiring.
【００３３】上記した例では、有機ＳＯＧ１３ａ、１５
ａを改質するために、２回のイオン注入により形成する
方法について説明したが、１回のイオン注入あるいは複
数のイオン注入により改質してもよい。In the above example, the organic SOGs 13a and 13g
In order to modify a, the method of forming by two ion implantations has been described. However, the modification may be performed by one ion implantation or a plurality of ion implantations.
【００３４】次に、図１（Ｂ）に示すように、通常の露
光法によりレジストパターン１６を形成し、異方性エッ
チングによりビアホール１７を開口する。この異方性エ
ッチングは、例えば、Ｏ2、Ｃ4Ｆ6、Ａｒガスを用い
て、１０Ｐａ下でＲＩＥ(Reactive Ion Beam Etching)
により行なった。ここで、改質ＳＯＧ膜１３ａと保護膜
１２はエッチングの選択比が高いために、改質ＳＯＧ膜
１３ａを除去した状態で保護膜１２は残ったままの状態
が保たれる。Next, as shown in FIG. 1B, a resist pattern 16 is formed by a normal exposure method, and a via hole 17 is opened by anisotropic etching. This anisotropic etching is performed, for example, by using O 2 , C 4 F 6 , and Ar gas at 10 Pa and RIE (Reactive Ion Beam Etching).
Performed by Here, since the modified SOG film 13a and the protective film 12 have a high etching selectivity, the state in which the protective film 12 remains with the modified SOG film 13a removed is maintained.
【００３５】その後、図１（Ｃ）に示すように、通常の
露光法によりレジストパターン１８を形成した後、上記
エッチングと同様に異方性エッチングにより溝配線用の
開口部１９を形成する。ここで、改質ＳＯＧ膜１５ａと
保護膜１２、エッチストッパ膜１４はエッチングの選択
比が高いために、改質ＳＯＧ膜１５ａを除去して開口部
１９を形成した状態で保護膜１２とエッチストッパ膜１
４は残っている。Thereafter, as shown in FIG. 1 (C), after forming a resist pattern 18 by a normal exposure method, an opening 19 for a groove wiring is formed by anisotropic etching in the same manner as the above etching. Here, since the modified SOG film 15a, the protective film 12, and the etch stopper film 14 have a high etching selectivity, the modified SOG film 15a is removed to form the opening 19, and the protective film 12 and the etch stopper are formed. Membrane 1
4 remains.
【００３６】続いて、図１（Ｄ）に示すように、レジス
ト１８を除去する。この工程は、有機ＳＯＧ膜が改質さ
れているためにボーイングなく加工できる。しかも、保
護膜１２が残留しているために下層配線１１が劣化しな
いことが極めて効果的である。Subsequently, as shown in FIG. 1D, the resist 18 is removed. This process can be performed without bowing because the organic SOG film is modified. In addition, it is extremely effective that the lower wiring 11 does not deteriorate because the protective film 12 remains.
【００３７】次に、図２の（Ｅ）に示すように、イオン
注入された改質ＳＯＧ膜１５ａをマスクとし表面に露出
する保護膜１２とエッチストッパ膜１４をエッチングす
る。このエッチングは、例えば、ＣＦ4、ＣＨＦ3、
Ｏ2、Ａｒガスを用いて、１０Ｐａ下でＲＩＥにより行
なった。Next, as shown in FIG. 2E, the protective film 12 and the etch stopper film 14 exposed on the surface are etched using the ion-implanted modified SOG film 15a as a mask. This etching is performed, for example, by using CF 4 , CHF 3 ,
RIE was performed under a pressure of 10 Pa using O 2 and Ar gas.
【００３８】通常のデュアルダマシン構造では溝配線直
下のエッチストッパ膜が残っているが、本方法では溝配
線直下のエッチストッパ膜は残らずに除去されるので配
線間容量を低減する効果がある。In the ordinary dual damascene structure, the etch stopper film immediately below the trench wiring remains, but in this method, the etch stopper film immediately below the trench wiring is removed without being left, so that there is an effect of reducing the capacitance between wirings.
【００３９】その後、図２の（Ｆ）に示すように、導電
体材料１０を充填して埋め込みコンタクト及び埋め込み
配線を同時に形成する。導電体材料として銅、アルミニ
ウム、タングステンがある。Thereafter, as shown in FIG. 2F, the conductive material 10 is filled to form a buried contact and a buried wiring at the same time. Conductor materials include copper, aluminum and tungsten.
【００４０】ここで、導電体材料として、銅を用いた場
合、銅は、層間絶縁膜として良く用いられるプラズマＣ
ＶＤ法で形成したシリコン酸化膜中に拡散しやすい。こ
のため、これを抑制するために、銅を形成する前にＴ
ｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＴｉＷ、ＴａＷ等のバリア
メタルを形成するのが一般的である。しかしながら、こ
のようなバリアメタルを形成した場合、これらバリアメ
タルの抵抗は銅より高いため、溝配線を銅のみで形成す
る場合に比べて、溝配線全体の配線抵抗が高くなってし
まうという問題がある。一方、本実施形態では、層間絶
縁膜として、銅の拡散速度がシリコン窒化膜とほぼ同程
度に小さい改質ＳＯＧ膜を用いているので、バイリアメ
タルの薄膜化や省略が可能となり、その結果配線抵抗の
増加を抑制できる。Here, when copper is used as the conductor material, copper is a plasma C that is often used as an interlayer insulating film.
It easily diffuses into the silicon oxide film formed by the VD method. Therefore, in order to suppress this, before forming copper, T
It is common to form a barrier metal such as i, Ta, TiN, TaN, TiW, TaW. However, when such a barrier metal is formed, since the resistance of the barrier metal is higher than that of copper, there is a problem that the wiring resistance of the entire groove wiring becomes higher than the case where the groove wiring is formed only of copper. is there. On the other hand, in the present embodiment, the modified SOG film having a copper diffusion rate almost as low as that of the silicon nitride film is used as the interlayer insulating film. An increase in wiring resistance can be suppressed.
【００４１】以上のように、本実施の形態によれば、従
来法に比べて、シリコン窒化膜の割合を低減できるとと
もに、低抵抗で信頼性の高い配線を形成することができ
る。As described above, according to the present embodiment, it is possible to reduce the ratio of the silicon nitride film and to form a low-resistance and highly reliable wiring compared to the conventional method.
【００４２】上記した改質ＳＯＧ膜１３ａ、１５ａは、
有機ＳＯＧ膜にイオン注入により不純物を注入して膜を
改質しているが、有機ＳＯＧ膜に代えて、ポリイミドや
シロキサン変性されたポリイミド膜などを用いて、この
膜にイオン注入により不純物を注入した改質した膜を層
間絶縁膜として用いても本発明と同様の効果が得られ
る。なお、有機ＳＯＧ膜を含め、上記した膜を総称し
て、これら膜は有機系ポリマー（又は有機系回転塗布
膜）と呼ばれる。The above-described modified SOG films 13a and 15a
The film is modified by injecting impurities into the organic SOG film by ion implantation. Instead of the organic SOG film, a polyimide film modified with polyimide or siloxane is used, and impurities are implanted into the film by ion implantation. The same effect as the present invention can be obtained by using the modified film as the interlayer insulating film. In addition, these films including the organic SOG film are collectively referred to as an organic polymer (or an organic spin coating film).
【００４３】また、有機ＳＯＧ膜の代わりに、シリコン
化合物に有機成分を含まない無機ＳＯＧ膜を用い、この
膜にイオン注入により不純物を注入した改質させると、
無機ＳＯＧ膜に含まれる水分及び水酸基を減少させるこ
とができる。この改質したＳＯＧ膜を用いても本発明と
同様の効果が期待できる。When an inorganic SOG film containing no organic component in the silicon compound is used instead of the organic SOG film, and this film is modified by implanting impurities by ion implantation,
Moisture and hydroxyl groups contained in the inorganic SOG film can be reduced. Even if this modified SOG film is used, the same effect as the present invention can be expected.
【００４４】また、上記した実施形態においては、有機
ＳＯＧ膜に注入するイオンとしてアルゴンイオンを用い
たが、結果として有機ＳＯＧ膜を改質するものであれ
ば、どのようなイオンを用いてもよい。In the above-described embodiment, argon ions are used as ions to be implanted into the organic SOG film. However, any ions may be used as long as they result in modification of the organic SOG film. .
【００４５】具体的には、アルゴンイオン、ボロンイオ
ン、窒素イオンが最も適している。また、これら以外に
も次のイオンも十分に効果が期待できる。Specifically, argon ions, boron ions and nitrogen ions are most suitable. In addition to these, the following ions can be expected to have a sufficient effect.
【００４６】アルゴン以外の不活性ガスイオン、例え
ば、ヘリウムイオン、ネオンイオン、クリプトンイオ
ン、ラドンイオンなどのイオンがある。There are inert gas ions other than argon, for example, ions such as helium ion, neon ion, krypton ion and radon ion.
【００４７】ボロン及び窒素以外のＩＩＩｂ、ＩＶｂ、
Ｖｂ、ＶＩｂ、ＶＩＩｂの各属の元素単体イオン及びそ
れらの化合物イオン、特に、酸素、アルミニウム、硫
黄、塩素、ガリウム、ゲルマニウム、砒素、セレン、臭
素、アンチモン、ヨウ素、インジウム、錫、テルル、
鉛、ビスマスの元素単体イオン及びそれらの化合物イオ
ンを用いても同様の効果が期待できる。IIIb, IVb other than boron and nitrogen,
Vb, VIb, elemental ions of each group of VIIb and their compound ions, particularly oxygen, aluminum, sulfur, chlorine, gallium, germanium, arsenic, selenium, bromine, antimony, iodine, indium, tin, tellurium,
Similar effects can be expected by using elemental ions of lead and bismuth and their compound ions.
【００４８】これらのイオンの中で、金属元素イオンに
ついては、イオン注入後の有機ＳＯＧ膜の誘電率が低下
する可能性がある。しかし、注入するイオンの量はごく
僅かであるため、特に高い誘電率の層間絶縁膜が要求さ
れる場合以外には実用上問題ない。Among these ions, for metal element ions, there is a possibility that the dielectric constant of the organic SOG film after ion implantation is lowered. However, since the amount of ions to be implanted is very small, there is no practical problem except when an interlayer insulating film having a particularly high dielectric constant is required.
【００４９】ＩＶａ族、Ｖａ族の元素単体イオン及びこ
れらの化合物イオン、特に、チタン、バナジウム、ニオ
ブ、ハフニウム、タンタルの元素単体イオン及びこれら
の化合物イオンを用いても同様の効果が期待できる。Similar effects can be expected by using elemental ions of the elements of the IVa group and Va group and their compound ions, in particular, elemental ions of the elements titanium, vanadium, niobium, hafnium and tantalum and their compound ions.
【００５０】ＩＶａ族、Ｖａ族の元素の酸化物は誘電率
が高いため、イオン注入後の有機ＳＯＧ膜の誘電率を高
くすることができる。Since the oxides of the IVa and Va group elements have a high dielectric constant, the dielectric constant of the organic SOG film after ion implantation can be increased.
【００５１】さらに、各イオンを複数種類組み合わせて
用いてもよい。この場合、各イオンの相乗作用により更
に優れた効果を得ることができる。Further, plural kinds of each ion may be used. In this case, a more excellent effect can be obtained by the synergistic action of each ion.
【００５２】また、上記実施形態では、有機ＳＯＧ膜に
イオンを注入しているが、イオンに限らず、運動エネル
ギーを有する原子、分子、粒子であればよい（本発明で
はこれらを総称して不純物とする。）。In the above embodiment, the ions are implanted into the organic SOG film. However, the ions are not limited to ions, but may be atoms, molecules, or particles having kinetic energy. .).
【００５３】[0053]
【発明の効果】上記したように、この発明によれば、塗
布膜に不純物が含有されて改質された絶縁膜からなる層
間絶縁膜をデュアルダマシン構造に適用することによ
り、配線間容量の低減及び低抵抗で信頼性の高い配線を
有する半導体装置を形成することができる。As described above, according to the present invention, the inter-wiring capacitance can be reduced by applying an interlayer insulating film made of a modified insulating film containing impurities to a coating film in a dual damascene structure. In addition, a semiconductor device having a wiring with low resistance and high reliability can be formed.
【図１】この発明の半導体装置の製造方法を工程別に示
す断面図である。FIG. 1 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to the present invention for each process.
【図２】この発明の半導体装置の製造方法を工程別に示
す断面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to the present invention for each step.
【図３】図３Ａないし図３Ｄは、従来の半導体装置の製
造方法を工程別に示す断面図である。FIGS. 3A to 3D are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device in each step.
１ 下層の溝配線 ２ 保護膜 ３ａ 改質ＳＯＧ膜 ４ エッチストッパ膜 ５ａ 改質ＳＯＧ膜 ６ レジストパターン ７ ビアホール ８ レジストパターン ９ 開口部 １０ 導電体材料 REFERENCE SIGNS LIST 1 Lower trench wiring 2 Protective film 3 a Modified SOG film 4 Etch stopper film 5 a Modified SOG film 6 Resist pattern 7 Via hole 8 Resist pattern 9 Opening 10 Conductor material
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH19 JJ08 JJ11 JJ19 KK11 MM02 QQ09 QQ10 QQ13 QQ16 QQ25 QQ37 QQ60 QQ61 QQ62 QQ63 QQ65 QQ66 RR06 RR09 RR22 RR25 SS02 SS15 SS22 TT04 XX02 XX09 XX24 XX28 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference)
Claims (11)
る工程と、第１の絶縁膜上に塗布膜を形成し、この塗布
膜に不純物を注入して改質した第２の絶縁膜を形成する
工程と、この第２の絶縁膜上にエッチストッパとなる第
３の絶縁膜を形成する工程と、この第３の絶縁膜上に塗
布膜を形成し、この塗布膜に不純物を注入して改質した
第４の絶縁膜を形成する工程と、第４の絶縁膜と第３の
絶縁膜と第２の絶縁膜をエッチング除去してビアホール
を形成する工程と、溝配線部分となる凹部を形成するた
めに第４の絶縁膜をエッチング除去する工程と、表面に
露出した第３の絶縁膜と第１の絶縁膜をエッチング除去
する工程と、凹部に導電体材料を充填してビアホールの
導電プラグと第２の配線を形成する工程と、を含むこと
を特徴とする半導体装置の製造方法。A step of forming a first insulating film on the first wiring; a step of forming a coating film on the first insulating film; Forming an insulating film, forming a third insulating film serving as an etch stopper on the second insulating film, forming a coating film on the third insulating film, Forming a modified fourth insulating film by injecting impurities, forming a via hole by etching and removing the fourth insulating film, the third insulating film, and the second insulating film; A step of etching and removing the fourth insulating film to form a concave portion serving as a portion, a step of etching and removing the third insulating film and the first insulating film exposed on the surface, and filling the concave portion with a conductive material Forming a conductive plug of a via hole and a second wiring by performing Device manufacturing method.
の配線と第２の配線を電気的に接続するビアホールと同
時に形成することを特徴とした請求項１に記載の半導体
装置の製造方法。2. The method according to claim 1, wherein the step of forming the second wiring comprises a first step.
2. The method of manufacturing a semiconductor device according to claim 1, wherein the wiring is formed simultaneously with the via hole for electrically connecting the second wiring and the second wiring.
して有機系ポリマーを用い、この有機系ポリマーにイオ
ン注入により不純物を注入して改質されていることを特
徴とする請求項１または２に記載の半導体装置の製造方
法。3. The second and fourth insulating films are modified by using an organic polymer as a coating film and implanting impurities into the organic polymer by ion implantation. 3. The method for manufacturing a semiconductor device according to 1 or 2.
ン窒化膜を含むことを特徴とする請求項１ないし３のい
ずれかに記載の半導体装置の製造方法。4. The method according to claim 1, wherein the first and third insulating films include a silicon nitride film.
ある請求項３に記載の半導体装置の製造方法。5. The method according to claim 3, wherein the organic polymer is an organic SOG film.
純物は、アルゴンイオン、ボロンイオン、窒素イオンか
らなるグループから選択されたイオンである請求項５に
記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the impurities implanted into the organic SOG film are ions selected from the group consisting of argon ions, boron ions, and nitrogen ions.
純物は、ヘリウムイオン、ネオンイオン、クリプトンイ
オン、ラドンイオンからなるグループから選択されたイ
オンである請求項５に記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein the impurities implanted into the organic SOG film are ions selected from the group consisting of helium ions, neon ions, krypton ions, and radon ions.
純物は、酸素、アルミニウム、硫黄、塩素、ガリウム、
ゲルマニウム、砒素、セレン、臭素、アンチモン、ヨウ
素、インジウム、錫、テルル、鉛、ビスマスの元素単体
イオン及びそれらの化合物イオンからなるグループから
選択されたイオンである請求項５に記載の半導体装置の
製造方法。8. The impurity ion-implanted into the organic SOG film includes oxygen, aluminum, sulfur, chlorine, gallium,
6. The semiconductor device according to claim 5, wherein the ion is selected from the group consisting of elemental ions of germanium, arsenic, selenium, bromine, antimony, iodine, indium, tin, tellurium, lead, bismuth, and compound ions thereof. Method.
純物は、チタン、バナジウム、ニオブ、ハフニウム、タ
ンタルの元素単体イオン及びこれらの化合物イオンから
なるグループから選択されたイオンである請求項５に記
載の半導体装置の製造方法。9. The method according to claim 5, wherein the impurities implanted into the organic SOG film are ions selected from the group consisting of elemental ions of titanium, vanadium, niobium, hafnium, tantalum, and compound ions thereof. Of manufacturing a semiconductor device.
たはシロキサン変性されたポリイミドであることを特徴
とする請求項３に記載の半導体装置の製造方法。10. The method according to claim 3, wherein the organic polymer is polyimide or siloxane-modified polyimide.
として無機ＳＯＧを用い、この無機ＳＯＧにイオン注入
により不純物を注入して改質されていることを特徴とす
る請求項１に記載の半導体装置の製造方法。11. The method according to claim 1, wherein the second and fourth insulating films are modified by using an inorganic SOG as a coating film and implanting impurities into the inorganic SOG by ion implantation. The manufacturing method of the semiconductor device described in the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038800A JP2001313338A (en) | 2000-02-22 | 2001-02-15 | Manufacturing method of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044499 | 2000-02-22 | ||
| JP2000-44499 | 2000-02-22 | ||
| JP2001038800A JP2001313338A (en) | 2000-02-22 | 2001-02-15 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313338A true JP2001313338A (en) | 2001-11-09 |
Family
ID=26585838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038800A Pending JP2001313338A (en) | 2000-02-22 | 2001-02-15 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313338A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442147B1 (en) * | 2002-08-09 | 2004-07-27 | 동부전자 주식회사 | Method for forming dual damascene pattern |
| JP2005108825A (en) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | Light emitting apparatus and method of manufacturing the same |
| JP2005115362A (en) * | 2003-09-19 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing display device |
| KR100876532B1 (en) * | 2004-08-27 | 2008-12-31 | 동부일렉트로닉스 주식회사 | Manufacturing Method of Semiconductor Device |
| KR100940639B1 (en) * | 2004-08-27 | 2010-02-05 | 동부일렉트로닉스 주식회사 | Manufacturing method of semiconductor device |
| US7816863B2 (en) | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| JP2011040518A (en) * | 2009-08-10 | 2011-02-24 | Sony Corp | Solid-state image pickup device, method of manufacturing the same, and image pickup apparatus |
| US8044574B2 (en) | 2003-09-19 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| JP2012039009A (en) * | 2010-08-10 | 2012-02-23 | Renesas Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
-
2001
- 2001-02-15 JP JP2001038800A patent/JP2001313338A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442147B1 (en) * | 2002-08-09 | 2004-07-27 | 동부전자 주식회사 | Method for forming dual damascene pattern |
| US8283862B2 (en) | 2003-09-12 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| JP2005108825A (en) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | Light emitting apparatus and method of manufacturing the same |
| US7816863B2 (en) | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| JP2011134733A (en) * | 2003-09-12 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Light-emitting device and method for manufacturing the same |
| JP2005115362A (en) * | 2003-09-19 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing display device |
| US8044574B2 (en) | 2003-09-19 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| US8362693B2 (en) | 2003-09-19 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| KR100876532B1 (en) * | 2004-08-27 | 2008-12-31 | 동부일렉트로닉스 주식회사 | Manufacturing Method of Semiconductor Device |
| KR100940639B1 (en) * | 2004-08-27 | 2010-02-05 | 동부일렉트로닉스 주식회사 | Manufacturing method of semiconductor device |
| JP2011040518A (en) * | 2009-08-10 | 2011-02-24 | Sony Corp | Solid-state image pickup device, method of manufacturing the same, and image pickup apparatus |
| US8670054B2 (en) | 2009-08-10 | 2014-03-11 | Sony Corporation | Solid-state image pickup device with isolated organic photoelectric conversion film portions, method for manufacturing the same, and image pickup apparatus |
| JP2012039009A (en) * | 2010-08-10 | 2012-02-23 | Renesas Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7998855B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
| US6395607B1 (en) | Integrated circuit fabrication method for self-aligned copper diffusion barrier | |
| US6287961B1 (en) | Dual damascene patterned conductor layer formation method without etch stop layer | |
| US7125793B2 (en) | Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material | |
| KR100494955B1 (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
| CN106898595B (en) | Interconnection line structure and manufacturing method thereof | |
| JP3015767B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US7955968B2 (en) | Pseudo hybrid structure for low K interconnect integration | |
| WO2006078815A2 (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
| US6399478B2 (en) | Method of making a dual damascene structure with modified insulation | |
| CN108321083B (en) | Semiconductor structure and forming method thereof | |
| JP2001313338A (en) | Manufacturing method of semiconductor device | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| US6638849B2 (en) | Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| JPH10303295A (en) | Manufacture of semiconductor device | |
| US9659817B1 (en) | Structure and process for W contacts | |
| US11189562B1 (en) | Interconnection structure having increased conductive features and method of manufacturing the same | |
| JP2004006708A (en) | Method for manufacturing semiconductor device | |
| JP3439189B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3322651B2 (en) | Method for manufacturing semiconductor device | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| JP2001189381A (en) | Method for manufacturing semiconductor device | |
| US11942324B2 (en) | Method for BEOL metal to dielectric adhesion | |
| JPH10242277A (en) | Manufacture of semiconductor device, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |