KR100194042B1 - Pitch processing device and method of sound equipment - Google Patents

Pitch processing device and method of sound equipment Download PDF

Info

Publication number
KR100194042B1
KR100194042B1 KR1019960021059A KR19960021059A KR100194042B1 KR 100194042 B1 KR100194042 B1 KR 100194042B1 KR 1019960021059 A KR1019960021059 A KR 1019960021059A KR 19960021059 A KR19960021059 A KR 19960021059A KR 100194042 B1 KR100194042 B1 KR 100194042B1
Authority
KR
South Korea
Prior art keywords
data
pitch
output
preprocessing
control signal
Prior art date
Application number
KR1019960021059A
Other languages
Korean (ko)
Other versions
KR980004732A (en
Inventor
이희수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960021059A priority Critical patent/KR100194042B1/en
Publication of KR980004732A publication Critical patent/KR980004732A/en
Application granted granted Critical
Publication of KR100194042B1 publication Critical patent/KR100194042B1/en

Links

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

음향기기에 관한 것이다.It relates to sound equipment.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

음정 처리 장치에서 음정 올림/내림에 의해 발생되는 재생음에 대한 잡음을 억제하기 위한 음향기기의 음정 처리 장치 및 방법을 제공한다.Provided are a pitch processing apparatus and method for an acoustic apparatus for suppressing noise on a reproduction sound generated by pitch raising / falling in a pitch processing apparatus.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

키입력부로부터 음정 올림/내림 키에 의해 음정 올림/내림 제어신호를 발생하는 제어부를 구비한 음향기기에서, 재생된 음성신호의 음정을 조절시 발생되는 잡음을 제거하기 위한 방법은 상기 음정 올림/내림 제어신호가 발생될 때마다 인가되는 상기 음성신호의 셈플링데이터를 시간축상으로 선처리 데이터의 후반단과 후처리데이터의 전반단을 겹치도록 입력하는 과정과, 상기 음정 올림 제어신호에 의해 음정 올림 모드가 될시 상기 입력과정에 의해 상기 선처리 데이터의 전반단을 데시메이션하는 과정과, 상기 데시메이션과정 이후 동일한 데이터를 복사하여 상기 선처리데이터에 붙이는 구간 반복과정과, 상기 구간 반복과정이후 상기 선처리데이터의 후반단을 저장하고, 상기 선처리 데이터 후속의 상기 후처리데이터의 전반단을 상기 선처리데이터의 후반단과 겹쳐 가산하여 출력하는 제1오버랩 가산과정과, 상기 음정 내림 제어신호에 의해 음정 내림 모드가 될시 상기 입력과정에 의해 상기 선처리데이터의 전반단을 인터폴레이션하는 과정과, 상기 인터폴레이션과정 이후 상기 선처리데이터의 후반단을 삭제하는 과정과, 상기 삭제과정 이후 상기 선처리데이터의 후반단을 저장하고, 상기 후처리데이터의 전반단을 상기 선처리데이터의 후반단과 겹쳐 가산하여 출력하는 제2오버랩 가산과정으로 이룬다.In a sound apparatus having a control unit for generating a pitch up / down control signal by a pitch up / down key from a key input unit, a method for removing noise generated when adjusting the pitch of a reproduced voice signal may be performed. Inputting the sampling data of the audio signal applied every time a control signal is generated so that the second half of the preprocessing data and the first half of the postprocessing data overlap on the time axis; and the pitch raising mode is set by the pitch raising control signal. Decimating the first end of the preprocessed data by the input process, and repeating the same data after the decimation process and attaching the same data to the preprocessed data, and the second half of the preprocessed data after the interval repetition process. Store the stage, and the first stage of the post-process data following the pre-process data. A first overlap addition process of overlapping and outputting the second half of the data; interpolating the first end of the preprocessed data by the input process when the pitch lowering mode is entered by the pitch lowering control signal; and after the interpolation process A second overlap addition process of deleting a second half end of the preprocessing data, and storing a second half end of the preprocessing data after the deleting process, and adding and outputting the first half of the post-processing data overlapping with the second half of the preprocessing data. Achieves

4. 발명의 중요한 용도4. Important uses of the invention

음향기기에서 음정을 올리거나 내릴 경우 발생되는 재생음의 불명로도를 개선하기 위해 이를 구현한다.This is implemented to improve the unclearness of the reproduction sound generated when the pitch is raised or lowered in the audio device.

Description

음향기기의 음정 처리 장치 및 방법Pitch processing device and method of sound equipment

제1도는 통상적인 음향기기의 블록구성도를 보여주는 도면.1 is a block diagram of a conventional acoustic device.

제2도는 종래의 음향기기에서 음정 처리 장치의 블록구성도를 보여주는 도면.2 is a block diagram illustrating a pitch processing apparatus in a conventional acoustic apparatus.

제3도는 제2도의 제어 흐름도를 보여주는 도면.3 shows a control flowchart of FIG. 2;

제4a도는 제3도에서 음정을 높이고자 할 때 발생되는 신호 파형도를 보여주는 도면.4A is a diagram showing signal waveforms generated when the pitch of FIG. 3 is to be increased.

제4b도는 제3도에서 음정을 낮추고자 할 때 발생되는 신호 파형도를 보여주는 도면.4b is a diagram showing a signal waveform generated when the pitch is lowered in FIG.

제5도는 본 발명의 바람직한 실시예에 따라 음향기기에서 음정 처리 장치의 블록구성도를 보여주는 도면.5 is a block diagram of a pitch processing apparatus in an acoustic apparatus according to a preferred embodiment of the present invention.

제6도는 제5도의 제어 흐름도를 보여주는 도면.6 shows a control flowchart of FIG.

제7a는 제6도에서 1/2옥타브의 음정을 높이고자 할 때 발생되는 신호 파형도를 보여주는 도면,7a is a view showing a signal waveform diagram generated when trying to increase the pitch of 1/2 octave in FIG. 6,

제7b도는 제6도에서 1/2옥타브의 음정을 낮추고자 할 때 발생되는 신호 파형도를 보여주는 도면.FIG. 7B is a diagram showing signal waveforms generated when lowering the pitch of 1/2 octave in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 제1스위칭부 26 : 반복부20: first switching unit 26: repeating unit

28 : 삭제부 30, 32 : 곱셈기28: delete unit 30, 32: multiplier

38 : 제2스위칭부 50 : 제1지연기38: second switching unit 50: first delay

51 : 데시메이터 52 : 인터폴레이터51: decimator 52: interpolator

53 : 제2지연기 54 : 제3윈도우 테이블53: second delay 54: third window table

55 : 제4윈도우 테이블 56 : 제3지연기55: fourth window table 56: third delay

57 : 제4지연기 58 : 제1가산기57: fourth delay unit 58: first adder

59 : 제2가산기59: second adder

본 발명은 음향기기에 관한 것으로, 특히 음정처리장치에서 음정설정키에 의해 음정을 올리거나 내리는 경우 발생되는 재생음의 잡음을 제거하는 장치 및 방법에 관한 것이다.The present invention relates to an acoustic apparatus, and more particularly, to an apparatus and a method for removing noise of a reproduction sound generated when a pitch is raised or lowered by a pitch setting key in a pitch processing device.

통상적으로 사용자가 반주에 맞추어서 노래를 부를 수 있는 음향기기는 음정을 조절하는 장치가 있다. 이에 음정 처리 장치는 사용자의 요구에 의한 음정 올림키 및 음정 내림키에 의해 인가되는 음향신호의 음정을 높이거나 낮춘다. 이는 사용자의 음정이 음향기기에 기록된 음정보다 낮거나 높을 경우 사용자는 상기 음정올림키 및 상기 음정 내림키를 사용한다.Typically, an acoustic device that allows a user to sing in accompaniment with accompaniment has a device for adjusting the pitch. Accordingly, the pitch processing device increases or decreases the pitch of the sound signal applied by the pitch up key and the pitch down key at the request of the user. The user uses the pitch up key and the pitch down key when the user's pitch is lower or higher than the pitch information recorded in the sound apparatus.

제1도는 통상적인 음향기기의 블록구성도를 보여주는 도면이다. 이하 상기 제1도를 참조하여 설명하기로 한다.1 is a block diagram of a conventional sound device. Hereinafter, a description will be given with reference to FIG. 1.

음향재생장치로부터 재생되어 디코딩된 음성신호는 음정 처리 장치 100에 인가된다.The speech signal reproduced and decoded from the sound reproducing apparatus is applied to the pitch processing apparatus 100.

상기 음정 처리 장치 100은 음정올림키 및 음정내림키를 구비한 키입력부 150와, 상기 음정 올림/내림 키에 의해 음정 올림/내림 제어신호를 출력하는 제어부 140과, 상기 음성신호를 입력하여 디지털 신호로 변환하는 A/D 110와, 상기 A/D 110의 출력을 입력하여 상기 음정 올림/내림 제어신호를 입력하여 음정을 조절하여 출력하는 디지털 신호 처리 프로세서 (이하 DSP (Digital Signal Processor)이라 칭함 120과, 상기 DSP 120의 출력을 아날로그신호로 변환하여 출력하는 D/A 130으로 이룬다.The pitch processing apparatus 100 includes a key input unit 150 including a pitch up key and a pitch down key, a controller 140 for outputting a pitch up / down control signal by the pitch up / down key, and a digital signal by inputting the voice signal. A digital signal processor (hereinafter referred to as a DSP) which inputs the output of the A / D 110 and converts the pitch into a pitch up / down control signal and adjusts the pitch to output the same. And a D / A 130 that converts the output of the DSP 120 into an analog signal and outputs the analog signal.

혼합기 (이하 MIX (MIXer)라 칭함 160은 상기 음정 처리 장치 100의 출력신호와 마이크(MIC)로부터 인가되는 사용자의 음성신호를 결합하여 스피커로 출력한다.The mixer 160 hereinafter referred to as MIX (MIXer) combines the output signal of the pitch processing apparatus 100 and the user's voice signal applied from the microphone MIC and outputs the same to the speaker.

제2도는 종래의 음향기기에서 음정 처리 장치의 블록구성도를 보여주는 도면이다. 이하 상기 제2도를 참조하여 설명하기로 한다.2 is a block diagram illustrating a pitch processing apparatus in a conventional acoustic apparatus. Hereinafter, a description will be given with reference to FIG. 2.

제1스위칭부 20은 상기 A/D변환기 110의 출력을 입력하여 음정 올림 제어신호에 의거하여 제1통로인 스위칭단자 S1이 제1단자 1로 스위칭되거나 음정 내림 제어신호에 의거하여 제2통로인 스위칭단자 S1이 제2단자 2로 스위칭된다.The first switching unit 20 inputs the output of the A / D converter 110 to switch the switching terminal S1, which is the first passage, to the first terminal 1 based on the pitch raising control signal, or is the second passage based on the pitch lowering control signal. The switching terminal S1 is switched to the second terminal 2.

데시메이터 22는 상기 제1통로에 의해 인가되는 데이터를 데이시메이션 한다. 그리고 반복부 26은 상기 데시메이터 22의 출력을 입력하여 복사한 후 상기 데이시메이터 22의 출력의 후단에 붙인다. 그리고 곱셈기 30은 제1윈도우 테이블 34의 제1윈도우 데이터를 상기 반복부 26의 출력과 승산한다.The decimator 22 digitizes the data applied by the first passage. The repeater 26 inputs and copies the output of the decimator 22 and attaches it to the rear end of the output of the decimator 22. The multiplier 30 multiplies the first window data of the first window table 34 by the output of the repeater 26.

인터폴레이터 24는 상기 제2통로에 의해 인가되는 데이터를 인터폴레이션한다. 삭제부 28은 상기 인터폴레이터 24의 출력의 후단을 삭제한다. 곱셈기 30은 제2윈도우 테이블 36의 제2윈도우 데이터를 상기 삭제부 26의 출력과 승산한다.Interpolator 24 interpolates the data applied by the second passage. The deleting unit 28 deletes the rear end of the output of the interpolator 24. The multiplier 30 multiplies the second window data of the second window table 36 by the output of the deleting unit 26.

제2스위칭부 38은 상기 곱셈기 30, 32의 출력을 입력하여 음정 올림 제어신호에 의거하여 제1통로인 스위칭단자 S2이 제1단자 3로 스위칭되거나 음정 내림 제어신호에 의거하여 제2통로인 스위칭단자 S4이 제4단자 4로 스위칭된다. 그리하여 상기 제2스위칭부 38의 출력은 D/A 130으로 출력된다.The second switching unit 38 inputs the outputs of the multipliers 30 and 32 to switch the switching terminal S2, which is the first passage, to the first terminal 3 based on the pitch raising control signal, or to switch the second passage based on the pitch lowering control signal. Terminal S4 is switched to fourth terminal 4. Thus, the output of the second switching unit 38 is output to the D / A 130.

제3도는 제2도의 제어 흐름도를 보여주는 도면이다. 상기 제3도는 상기 제2도에 대한 제어흐름도이다. 또한 제4a도는 제3도에서 음정을 높이고자 할 때 발생되는 신호 파형도를 보여주는 도면이고, 제4b도는 제3도에서 음정을 낮추고자 할 때 발생되는 신호 파형도를 보여주는 도면이다. 이하 상기 제3도 및 상기 제4a도 및 상기 제4b도를 참조하여 상세하게 설명하고자 한다.3 is a diagram illustrating a control flowchart of FIG. 2. FIG. 3 is a control flowchart of FIG. 2. FIG. 4A is a diagram showing signal waveforms generated when the pitch is increased in FIG. 3, and FIG. 4B is a diagram showing signal waveforms generated when the pitch is lowered in FIG. Hereinafter, a detailed description will be made with reference to FIGS. 3, 4A, and 4B.

단계 312에서 N개의 데이터는 입력된다. 이때 파형 400는 연속적으로 인가되는 N개의 데이터의 신호파형이다.In step 312, N pieces of data are input. In this case, the waveform 400 is a signal waveform of N data continuously applied.

먼저 단계 314에서 음정 올림 제어신호가 입력되는 경우를 살펴보자, 그러면 제1, 제2스위칭 20, 38은 제1통로가 형성된다. 그리고 단계 316에서 제1통로를 통해 인가되는 데이터의 처리데이터 N는 데시메이션되고, 이에 대한 결과는 ⓐ, ⓑ를 데시메이션하여 ⓐ', ⓑ'로 출력되는 파형 410와 같은 파형이다. 이후 데시메이션한 결과값인 ⓐ', ⓑ'는 단계 318에서 구반 반복되어 파형 410과 같은 파형이 된다. 그리고 단계 320에서 반복부 26에서 출력되는 파형 410은 곱셈기 30에 의해 제1윈도우 데이터인 파형 420과 승산된다. 이는 블록경계에 발생하는 불연속점을 제거하기 위함이다. 그리고 이에 대한 처리데이터 N는 제2스위칭부 38의 제1통로에 의해 출력된다. 이의 신호 파형도는 파형 430이다.First, a case in which the pitch raising control signal is input in step 314 will be described. Then, a first passage is formed in the first and second switching 20 and 38. In step 316, the processing data N of the data applied through the first passage is decimated, and the result thereof is a waveform such as waveform 410 that decimates ⓐ and ⓑ and outputs ⓐ 'and ⓑ'. Thereafter, the decimated result values ⓐ 'and ⓑ' are repeated in steps 318 to form waveforms such as waveform 410. In operation 320, the waveform 410 output from the repeater 26 is multiplied by the multiplier 30 with the waveform 420, which is the first window data. This is to remove the discontinuities in the block boundary. Processing data N corresponding thereto is output by the first passage of the second switching unit 38. Its signal waveform diagram is waveform 430.

두 번째로 단계 324에서 음정 내림 제어신호가 입력되는 경우를 살펴보자. 그러면 제1, 제2스위칭 20, 38은 제2통로가 형성된다. 그리고 단계 326에서 제1통로를 통해 인가되는 데이터의 처리데이터 N는 인터폴레이션되고, 이에 대한 결과는 ⓐ, ⓑ를 인터폴레이션하여 ⓐ', ⓑ' (도시되지 않음)로 출력한다. 이후 단계 328에서 삭제부 28의 출력은 뒷부분의 ⓑ'을 삭제하여 파형 450과 같은 파형이 된다. 그리고 단계 330에서 삭제부 28에서 출력되는 파형 450은 곱셈기 32에 의해 제2윈도우 데이터인 420과 승산된다. 그리고 이에 대한 처리 데이터 N는 제2스위칭부 38의 제2통로에 의해 출력된다. 이의 신호 파형도는 파형 460이다.Secondly, a case in which the pitch lowering control signal is input in step 324 will be described. Then, a second passage is formed in the first and second switching 20 and 38. In step 326, the processed data N of the data applied through the first passage is interpolated, and the result thereof is interpolated ⓐ, ⓑ and outputted as ⓐ ', ⓑ' (not shown). Subsequently, in step 328, the output of the deleting unit 28 becomes a waveform similar to the waveform 450 by deleting the second part ⓑ '. In operation 330, the waveform 450 output from the eraser 28 is multiplied by the multiplier 32 with the second window data 420. Processing data N corresponding thereto is output by the second passage of the second switching unit 38. Its signal waveform diagram is waveform 460.

종래 기술에서 문제점은 음정 올림키에 의해 음정 올림 동작이 수행될 시 처리데이터 N/2단위로 동일한 음을 반복함으로써 이에 따른 에코(echo)현상이 발생되어 재생음이 불명료해진다. 또한 음정 내림키에 의해 음정 내림 동작이 수행될 시 처리데이터 N의 후단의 정보를 삭제하게 됨으로써 재생음의 열화가 발생된다.The problem in the prior art is that when the pitch raising operation is performed by the pitch raising key, the same sound is repeated in the processing data N / 2 units, thereby causing an echo phenomenon, thereby making the reproduction sound unclear. In addition, when the pitch lowering operation is performed by the pitch lowering key, information of the rear end of the processing data N is deleted, thereby causing degradation of the playback sound.

따라서 본 발명의 목적은 음정 처리 장치에서 음정 올림/내림에 의해 발생되는 재생음에 대한 잡음을 억제하여 음의 명료도를 향상시키는 음향기기의 음정 처리 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a pitch processing apparatus and method for an acoustic apparatus that improves sound intelligibility by suppressing noise of a reproduction sound generated by pitch up / down in a pitch processing apparatus.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 구성요소들은 가능한한 어느곳에서든지 동일한 참조부호들을 나타내고 있음을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that like elements in the figures represent like reference numerals wherever possible.

여기에서 사용되는 선처리데이터라는 용어는 음성신호의 셈플링데이터에 대한 미리 설정된 비트의 데이터를 나타내며, 후처리데이터라는 용어는 상기 선처리데이터에 이어 발생되며, 상기 선처리데이터와 동일한 비트의 데이터를 나타낸다.The term preprocessing data used herein refers to data of preset bits for sampling data of a voice signal, and the term postprocessing data is generated following the preprocessing data and represents the same bit data as the preprocessing data.

제5도는 본 발명의 바람직한 실시예에 따라 음향기기에서 음정처리장치의 블록구성도를 보여주는 도면이다. 이하 상기 제5도를 참조하여 상세하게 설명하고자 한다.5 is a block diagram illustrating a pitch processing apparatus in an acoustic apparatus according to an exemplary embodiment of the present invention. Hereinafter will be described in detail with reference to FIG.

제1스위칭부 20은 제1도의 A/D 110의 출력을 입력하고, 음정 올림 제어신호에 의거하여 제1통로인 스위칭단자 S1이 제1단자 1로 스위칭되거나 음정 내림 제어신호에 의거하여 제2통로인 스위칭단자 S1이 제2단자 2로 스위칭되어 상기 A/D 110의 출력을 출력한다.The first switching unit 20 inputs the output of the A / D 110 of FIG. 1, and the switching terminal S1, which is the first passage, is switched to the first terminal 1 based on the pitch raising control signal, or the second switching unit is based on the pitch lowering control signal. The switching terminal S1 serving as a passage is switched to the second terminal 2 to output the output of the A / D 110.

제1지연기 50은 상기 제1통로에 의해 인가되는 처리데이터 N의 후반단을 지장한다. 이때 여기서 상기 처리데이터 N은 셈플링된 음성신호에서 셈플링된 데이터 비트수가 N개인 것을 말한다. 또한 상기 처리데이터 N을 선처리데이터라 칭한다.The first delay unit 50 interferes with the latter half of the processing data N applied by the first passage. In this case, the processed data N refers to the number of data bits N sampled in the sampled speech signal. The processing data N is also referred to as preprocessing data.

데시메이터 51은 상기 제1통로에 의해 인가되는 처리데이터 N을 데이시메이션하여 출력한다. 또한 상기 데시메이터 51은 상기 제1지연기 50에 저장된 선처리데이터 N의 후반단과 이후 상기 제1통로에서 인가되는 처리데이터 N의 전반단을 데시메이션하여 출력한다. 이때의 처리데이터 N을 후처리데이터라 칭한다.The decimator 51 digitizes and outputs the processing data N applied by the first passage. The decimator 51 decimates and outputs the latter half of the preprocessing data N stored in the first delay unit 50 and the first half of the processing data N applied in the first passage thereafter. The processing data N at this time is called post processing data.

그리고 반복부 26은 상기 데시메이터 51의 출력을 입력하여 복사한 후 상기 데시메이터 51의 출력의 후단에 붙인다. 그리고 곱셈기 30은 상기 제3윈도우 테이블 54의 제3윈도우 데이터를 상기 반복부 26의 출력과 승산한다.The repeater 26 inputs and copies the output of the decimator 51 and attaches it to the rear end of the output of the decimator 51. The multiplier 30 multiplies the third window data of the third window table 54 by the output of the repeater 26.

이후 제3지연기 56은 인가되는 상기 승산된 선처리데이터의 후반단을 임시 저장한다. 그리고 제1가산기 58은 상기 제3지연기 56에 저장된 선처리데이터와 상기 곱셈기 30에서 출력된 후처리데이터를 가산한다. 즉, 현재 처리된 처리데이터 N와 이전 처리 과정에서 처리된 처리데이터 N을 시간축상으로 겹쳐 가산한다.The third delay unit 56 then temporarily stores the latter half of the multiplied preprocessed data to be applied. The first adder 58 adds the preprocessed data stored in the third delay unit 56 and the post-processed data output from the multiplier 30. In other words, the processed data N currently processed and the processed data N processed in the previous process are superimposed on the time axis.

제2지연기 53은 상기 제2통로에 의해 인가되는 선처리데이터 N의 후반단을 저장한다.The second delay unit 53 stores the latter half end of the preprocessing data N applied by the second passage.

인터폴레이터 52는 상기 제2통로에 의해 인가되는 후처리데이터 N의 전반단과 상기 제2지연기 53에 의해 지연된 선처리데이터 N의 후반단을 인터폴레이션하여 출력한다. 이때 여기서 상기 제2지연기 53의 처리데이터 N의 후반단은 상기 인터폴레이터 52에서 처리하는 처리데이터 N의 전반단에 시간상으로 앞선다.The interpolator 52 interpolates and outputs the first half of the post-processing data N applied by the second passage and the second half of the preprocessing data N delayed by the second delay unit 53. In this case, the second half of the processing data N of the second delay unit 53 is preceded in time by the first half of the processing data N processed by the interpolator 52.

삭제부 28은 상기 인터폴레이터 24의 출력의 후단을 삭제한다. 곱셈기 32은 제4윈도우 테이블 55의 제4윈도우 데이터를 상기 삭제부 28의 출력과 승산한다.The deleting unit 28 deletes the rear end of the output of the interpolator 24. The multiplier 32 multiplies the fourth window data of the fourth window table 55 by the output of the deleting unit 28.

이후 제4지연기 57은 인가되는 상기 승산된 선처리데이터의 후반단을 임시 저장한다. 그리고 제2가산기 59은 상기 제4지연기 57에 저장된 데이터와 상기 곱셈기 32에서 출력된 데이터를 가산한다. 즉, 현재 처리된 선처리데이터 N와 이전 처리 과정에서 처리된 후처리데이터 N을 시간축상으로 겹쳐 가산 (이하 OLA (Over Lap and Add)라 칭함)한다.Thereafter, the fourth delay unit 57 temporarily stores the latter half of the multiplied preprocessed data to be applied. The second adder 59 adds data stored in the fourth delay unit 57 and data output from the multiplier 32. That is, the currently processed preprocessed data N and the postprocessed data N processed in the previous process are superimposed on the time axis and added (hereinafter referred to as OLA (Over Lap and Add)).

그리고 제2스위칭부 38은 상기 제1, 제2가산기 58, 59의 출력을 입력하이음정 올림 제어신호에 의거하여 제1통로인 스위칭단자 S2이 제1단자 3로 스위칭되거나 음정 내림 제어신호에 의거하여 제2통로인 스위칭단자 S4이 제4단자 4로 스위칭된다. 그리하여 상기 제2스위칭부 38의 출력은 D/A 130으로 출력된다.In addition, the second switching unit 38 inputs the outputs of the first and second adders 58 and 59 to the first terminal 3 based on the high pitch raising control signal, and the switching terminal S2 is switched to the first terminal 3 or the pitch lowering control signal. As a result, the second terminal switching terminal S4 is switched to the fourth terminal 4. Thus, the output of the second switching unit 38 is output to the D / A 130.

제6도는 제5도의 제어 흐름도를 보여주는 도면이다. 그리고 제7a는 제6도에서 1/2옥타브의 음정을 높이고자 할 때 발생되는 신호 파형도를 보여주는 도면이고, 제7b도는 제6도에서 1/2옥타브의 음정을 낮추고자 할 때 발생되는 신호 파형도를 보여주는 도면이다. 이하 상기 제6도 및 상기 제7a도 및 상기 제7b도를 참조하여 상세하게 설명하고자 한다.6 is a view showing a control flowchart of FIG. 7A is a diagram showing signal waveforms generated when the pitch of 1/2 octave is increased in FIG. 6, and FIG. 7B is a signal generated when the pitch of 1/2 octave is lowered in FIG. A diagram showing a waveform diagram. Hereinafter, a description will be given in detail with reference to FIGS. 6, 7a, and 7b.

본 발명에서는 음정 올림을 2배로 하여 1/2옥타브 (octave)을 올리는 경우 및 음정 내림을 1/2로 하여 1/2옥타브를 내리는 경우를 고려하여 설명한다.In the present invention, it will be described taking into consideration the case of raising 1/2 octave by doubling the pitch up and the case of lowering 1/2 octave by halving the pitch.

단계 612에서 처리데이터 N을 시간축상에서 N/2 가 겹치도록 입력한다. 즉, 제1, 제2지연기 50, 53을 이용하여 선처리데이터의 후반단 N/2를 저장한다.In step 612, the processing data N is input so that N / 2 overlaps on the time axis. That is, the latter half stage N / 2 of the preprocessed data is stored using the first and second delay units 50 and 53.

먼저 음정 올림 제어신호가 입력된 경우를 제7a도를 참조하여 살펴본다.First, a case in which the pitch raising control signal is input will be described with reference to FIG. 7A.

단계 614에서 음정 올림 제어신호가 입력될 시 단계 616에서 데시메이터 51은 파형 712의 ⓐ와 ⓑ의 처리데이터 N을 데시메이션한다. 이때 제1지연기 50은 ⓑ의 처리데이터를 저장한다. 그리고 단계 618에서 데시메이션된 파형 714의 ⓐ' ⓑ' 데이터를 구간반복하여 파형 716은 반복부 26에서 출력된다. 그리고 곱셈기 30은 단계 620에서 제3윈도우 데이터인 파형 718과 승산한다. 그리하여 상기 곱셈기 30의 출력파형은 파형 720 ⓐ ⓑ과 같다. 그리고 제3지연기 56은 상기 파형 720 ⓐ ⓑ의 데이터의 후단을 저장한다. 그리고 이후에 상기 단계 616, 단계 618, 단계 620에 의해 파형 724 ⓑ' ⓒ'에서 파형 728 ⓑ ⓒ은 발생된다. 제1가산기 58은 상기 제3지연기 56의 파형 720 ⓐ ⓑ의 데이터의 후단과 상기 파형 728 ⓑ ⓒ의 전단을 가산한다. 즉, 단계 622에서 OLA과정이 이루어진다. 이후 단계 634에서 제1통로가 형성된 제2스위칭부 38은 파형 736의 ⓐ*, ⓑ*, ⓒ*를 출력된다. 이때 출력되는 각각의 ⓐ*, ⓑ*, ⓒ*는 처리 데이터 N/2이다.When the pitch up control signal is input in step 614, in step 616, the decimator 51 decimates the processing data N of ⓐ and ⓑ of the waveform 712. At this time, the first delay unit 50 stores the processing data of ⓑ. In step 618, the data decimated ′ ′ ⓑ ′ of the decimated waveform 714 is repeated, and the waveform 716 is output from the repeater 26. The multiplier 30 multiplies the waveform 718 which is the third window data in step 620. Thus, the output waveform of the multiplier 30 is the same as the waveform 720 ⓐ ⓑ. The third delay unit 56 stores the rear end of the data of the waveform 720 ⓐ ⓑ. Subsequently, waveforms 728 ⓑ ⓒ are generated in waveforms 724 ⓑ '© by the steps 616, 618, and 620. The first adder 58 adds the rear end of the data of the waveform 720 ⓐ ⓑ of the third delay 56 and the front end of the waveform 728 ⓑ ⓒ. That is, the OLA process is performed in step 622. Thereafter, the second switching unit 38 in which the first passage is formed in step 634 outputs ⓐ *, ⓑ *, ⓒ * of waveform 736. Each output of ⓐ *, ⓑ *, ⓒ * is the processing data N / 2.

두 번째로 음정 내림 제어신호가 입력된 경우를 살펴보자. 단계 624에서 음정 내림 제어신호가 입력될 시 단계 626에서 인터폴레이터 52는 파형 712의 ⓐ와 ⓑ의 처리데이터 N을 인터폴레이터한다. 이때 제2지연기 53은 ⓑ의 처리데이터를 저장한다. 그리고 단계 628에서 인터폴레이터한 후 ⓑ'의 처리데이터는 삭제된다. 그리하여 발생된 파형 744의 ⓐ' 데이터를 곱셈기 32은 단계 630에서 제4윈도우 데이터인 파형 746과 승산한다. 그리하여 상기 곱셈기 30의 출력파형은 파형 748 ⓐ과 같다. 그리고 제4지연기 57은 상기 파형 748 ⓐ의 데이터의 후단을 저장한다. 그리고 이후에 상기 단계 626, 단계 628, 단계 630에 의해 파형 752 ⓑ'에서 파형 756 ⓑ은 발생된다. 제2가산기 59은 상기 제4지연기 57의 파형 748 ⓐ의 데이터의 후단과 상기 파형 756 ⓑ의 전단을 가산한다. 즉, 파형 758과 파형 760은 제2가산기 59에서 가산된다. 즉, 단계 632에서 OLA과정이 이루어진다. 그리하여 단계 634에서 제2통로가 형성된 제2스위칭부 38은 파형 764의 ⓐ*, ⓑ*, ⓒ*를 출력된다. 이때 출력되는 각각의 ⓐ*, ⓑ*, ⓒ*는 처리 데이터 N/2이다.Second, let's look at the case where the pitch down control signal is input. When the pitch lowering control signal is input in step 624, the interpolator 52 interpolates the processing data N of ⓐ and ⓑ of the waveform 712. At this time, the second delay 53 stores the processing data of ⓑ. After the interpolator in step 628, the process data of ⓑ 'is deleted. The multiplier 32 multiplies the generated ⓐ 'data of the waveform 744 by the fourth window data waveform 746 in step 630. Thus, the output waveform of the multiplier 30 is equal to the waveform 748 ⓐ. The fourth delay unit 57 stores the rear end of the data of the waveform 748 ⓐ. Afterwards, waveform 756 ⓑ is generated in waveform 752 ⓑ 'by steps 626, 628 and 630. The second adder 59 adds the rear end of the data of the waveform 748 ⓐ of the fourth delay unit 57 and the front end of the waveform 756 ⓑ. That is, waveforms 758 and 760 are added by the second adder 59. That is, the OLA process is performed in step 632. Thus, in step 634, the second switching unit 38 in which the second passage is formed outputs? *,? *,? * Of waveform 764. Each output of ⓐ *, ⓑ *, ⓒ * is the processing data N / 2.

따라서 상기 제1, 제2지연기 50, 53은 ⓑ의 데이터 즉, 처리데이터 N의 후단을 일시 저장하며, 이후 상기 처리데이터 N의 후단과 인가되는 ⓒ의 데이터와 데이터를 데시메이션 및 인터폴레이션한다. 그리고 제3, 제4지연기 56, 57 및 제1, 제2가산기 58, 59에 의해 겹쳐서 가산하여 버려지는 데이터를 줄였다.Accordingly, the first and second delayers 50 and 53 temporarily store the data of ⓑ, that is, the rear end of the processing data N, and then decimate and interpolate the data and data of ⓒ applied to the rear end of the processing data N. Then, the data discarded by the third and fourth delay units 56 and 57 and the first and second adders 58 and 59 are reduced.

전술된 바와 같이 음성 처리장치는 음정 내림에 의해 제거되는 정보 특히, 주파수 성분의 량을 최소화하고, 음성 처리장치는 음정 올림으로 인한 단순 복사로 인한 에코형상등의 불명료를 최소화한다.As described above, the speech processing apparatus minimizes the amount of information removed by the pitch lowering, in particular, the amount of frequency components, and the speech processing apparatus minimizes obscurity such as echo shape due to simple radiation due to pitch raising.

Claims (9)

키입력부로부터 음정 올림/내림 키에 의해 음정 올림/내림 제어신호를 발생하는 제어부를 구비한 음향기기에서, 재생된 음성신호의 음정조절시 발생되는 잡음을 제거하기 위한 장치에 있어서, 상기 음정 올림 제어신호에 의거하여 제1통로 및 상기 음정 내림 제어신호에 의하여 제2통로를 형성시켜 상기 음성신호의 셈플링데이터를 입력하이 출력하는 스위칭수단과, 상기 제1, 제2통로에 의해 인가되는 상기 셈플링데이터에 대한 소정의 선처리데이터의 후단을 저장하여 지연하는 제1지연기와, 상기 제1지연기의 상기 제1처리데이터 후단과 상기 제1통로를 통해 인가되는 상기 선처리데이터 이후에 인가되는 후처리데이터의 전단을 데시메이션하는 데이메이터와, 상기 데시메이터의 출력을 입력하여 복사하여 붙이는 반복부와, 상기 제1지연기의 상기 선처리데이터 후단과 상기 제2통로를 통해 인가되는 상기 후처리데이터의 전단을 인터폴레이션하는 인터폴레이터와, 상기 인터폴레이터의 출력의 후단을 삭제하는 삭제부와, 상기 선처리데이터에 대한 상기 반복부의 출력 혹은 상기 삭제부 출력을 저장하는 제2지연기와, 상기 반복부 혹은 상기 삭제부에서 출력되는 상기 후처리데이터를 제2지연기의 선 처리데이터와 소정 겹쳐 가산하는 가산기로 구성됨을 특징으로 하는 음향기기에서 음정 처리 장치.A sound device having a control unit for generating a pitch up / down control signal by a pitch up / down key from a key input unit, the apparatus for removing noise generated when the pitch of a reproduced voice signal is adjusted, wherein the pitch up control Switching means for inputting and outputting sampling data of the audio signal by forming a second passage based on the first passage and the pitch lowering control signal based on the signal, and the sample applied by the first and second passages; A first delay for storing and delaying a rear end of the predetermined preprocessing data for the ring data, and a post-processing applied after the preprocessing data applied through the first processing data and the first passage of the first delayer. A dataator for decimating the front end of the data, a repeater for inputting and copying the output of the decimator, and the line of the first delay unit An interpolator for interpolating a rear end of the processed data and a front end of the post-processed data applied through the second passage, a deletion unit for deleting a rear end of the output of the interpolator, an output of the repeater for the preprocessed data, or the And a second delay unit for storing the deletion unit output and an adder for adding the post-processing data output from the repeater or the deletion unit to a predetermined overlap with the line processing data of the second delay unit. Processing unit. 제1항에 있어서, 소정 겹쳐 가산된 상기 가산기의 출력데이터는 상기 선처리데이터 및 상기 후처리데이터와 동일한 비트의 길이임을 특징으로 하는 음향기기에서 음성 처리 장치.2. The apparatus of claim 1, wherein output data of the adder, which is added in a predetermined overlap, is the same bit length as the preprocessing data and the postprocessing data. 제1항 또는 제2항에 있어서, 상기 인가된 셈플링데이터의 순서에 의거하여 상기 후처리데이터가 상기 선처리데이터가 됨을 특징하는 음향기기에서 음성 처리 장치.The speech processing apparatus of claim 1 or 2, wherein the post-processing data is the preprocessing data based on the order of the applied sampling data. 제3항에 있어서, 상기 전단 및 상기 후단은 상기 선/후처리데이터의 1/2에 대한 앞단 및 후단임을 특징으로 하는 음향기기에서 음성 처리 장치.The apparatus of claim 3, wherein the front end and the rear end are the front end and the rear end of one half of the line / post-process data. 키입력부로부터 음정 올림/내림 키에 의해 음정 올림/내림 제어신호를 발생하는 제어부를 구비한 음향기기에서, 재생된 음성신호의 음정조절시 발생되는 잡음을 제거하기 위한 장치에 있어서, 상기 음정 올림 제어신호에 의거하여 제1통로 및 상기 음정 내림 제어신호에 의하여 제2통로를 형성시켜 상기 음성신호의 셈플링데이터를 입력하여 출력하는 제1스위칭수단과, 상기 제1통로에 의해 인가되는 상기 셈플링데이터에 대한 소정의 제1선처리데이터의 후반단을 저장하여 지연하는 제1지연기와, 상기 제1지연기의 상기 선처리데이터 후반단과 상기 제1통로를 통해 인가되는 상기 선처리데이터 이후에 인가되는 후처리데이터의 전반단을 데시메이션하는 데시메이터와, 상기 데시메이터의 출력을 입력하여 복사하여 붙이는 반복부와, 상기 제2통로에 의해 인가되는 상기 셈플링데이터에 대한 소정의 제2선처리데이터의 후반단을 저장하여 지연하는 제2지연기와, 상기 제2지연기의 상기 선처리 데이터 후반단과 상기 제2통로를 통해 인가되는 상기 제1선처리데이터 이후에 인가되는 제2후처리데이터의 전반단을 인터폴레이션하는 인터폴레이터와, 상기 인터폴레이터의 출력의 후반단을 삭제하는 삭제부와, 제1윈도우 데이터를 구비하여 상기 반복부의 출력과 승산하는 제1승산기와, 제2윈도우 데이터를 구비하여 상기 삭제부의 출력과 승산하는 제2승산기와, 상기 제1선처리데이터에 대한 상기 반복부의 출력의 후반단을 저장하는 제3지연기와, 상기 제2선처리데이터에 대한 상기 삭제부의 출력의 후반단을 저장하는 제4지연기와, 상기 제1승산기에서 출력되는 상기 제1후처리데이터를 상기 제1지연기의 제1선처리데이터와 소정 겹쳐 가산하는 제1가산기와, 상기 제2승산기에서 출력되는 상기 제2후처리데이터를 상기 제2지연기의 제2선처리데이터와 소정 겹쳐 가산하는 제2가산기와, 상기 음정 올림 제어신호에 의거하여 제1통로 및 상기 음정 내림 제어신호에 의하여 제2통로를 형성시켜 상기 제1가산기 및 상기 제2가산기의 출력을 입력하여 선택 출력하는 제2스위칭부로 구성됨을 특징으로 하는 음향기기에서 음정 처리 장치.A sound device having a control unit for generating a pitch up / down control signal by a pitch up / down key from a key input unit, the apparatus for removing noise generated when the pitch of a reproduced voice signal is adjusted, wherein the pitch up control First switching means for inputting and outputting sampling data of the audio signal by forming a second passage based on the first passage and the pitch lowering control signal based on the signal, and the sampling applied by the first passage; A first delay for storing and delaying a second half of the predetermined first preprocessed data for the data, and a post-process applied after the preprocessed data applied through the second half of the preprocessed data of the first delay and the first passage. A decimator for decimating the first half of the data, an iteration unit for inputting and copying the output of the decimator, and the second passage. A second delayer for storing and delaying a second half of predetermined second preprocessing data with respect to the sampling data to be applied; and the first delay applied through the second half of the preprocessing data of the second delay and the second passage. An interpolator for interpolating the first end of the second post-process data applied after the preprocessed data, a deletion unit for deleting the second end of the output of the interpolator, and first window data to multiply the output of the repeater. A second multiplier having a first multiplier, a second window data, and a multiplier for multiplying the output of the eraser, a third delay for storing a second half of the output of the repeater with respect to the first preprocessed data, and the second preprocessing A fourth delayer for storing a second half of an output of the eraser for data, and the first post-processing data output from the first multiplier; A first adder that adds one line of pre-processed data and a second adder that adds the second post-processed data output from the second multiplier and a second line of pre-processed data of the second delayer; And a second switching unit configured to input and selectively output outputs of the first adder and the second adder by forming a second path based on a first signal and the pitch lowering control signal based on a control signal. Pitch processing unit 제5항에 있어서, 소정 겹쳐 가산된 상기 제1, 제2가산기의 출력데이터는 상기 제1, 제2선처리데이터 및 상기 제1, 제2후처리데이터와 동일한 비트의 길이임을 특징으로 하는 음향기기에서 음성 처리 장치.The sound device according to claim 5, wherein the output data of the first and second adders, which are added in a predetermined overlap, is the same bit length as the first and second preprocessing data and the first and second postprocessing data. Voice processing device. 제5항 또는 제6항에 있어서, 상기 인가된 셈플링데이터의 순서에 의거하여 상기 제1, 제2후처리데이터가 상기 제1, 제2선처리데이터가 됨을 특징하는 음향기기에서 음성 처리 장치.The sound processing apparatus according to claim 5 or 6, wherein the first and second post-processing data become the first and second preprocessing data based on the order of the applied sampling data. 키입력부로부터 음정 올림/내림 키에 의해 음정 올림/내림 제어신호를 발생하는 제어부를 구비한 음향기기에서, 재생된 음성신호의 음정을 조절시 발생되는 잡음을 제거하기 위한 방법에 있어서, 상기 음정 올림/내림 제어신호가 발생될 때마다 인가되는 상기 음성신호의 셈플링데이터를 시간축상으로 선처리 데이터의 후반단과 후처리데이터의 전반단을 겹치도록 입력하는 과정과, 상기 음정 올림 제어신호에 의해 음정 올림 모드가 될시 상기 입력과정에 의해 상기 선처리 데이터의 전반단을 데시메이션하는 과정과, 상기 데시메이션과정 이후 동일한 데이터를 복사하여 상기 선처리데이터에 붙이는 구간 반복과정과, 상기 구간 반복과정이후 상기 선처리데이터의 후반단을 저장하고, 상기 선처리 데이터 후속의 상기 후처리데이터의 전반단을 상기 선처리데이터의 후반단과 겹쳐 가산하여 출력하는 제1오버랩 가산과정과, 상기 음정 내림 제어신호에 의해 음정 내림 모드가 될시 상기 입력과정에 의해 상기 선처리데이터의 전반단을 인터폴레이션하는 과정과, 상기 인터폴레이션과정 이후 상기 선처리데이터의 후반단을 삭제하는 과정과, 상기 삭제과정 이후 상기 선처리데이터의 후반단을 저장하고, 상기 후처리데이터의 전반단을 상기 선처리데이터의 후반단과 겹쳐 가산하여 출력하는 제2오버랩 가산과정으로 이루어짐을 특징으로 하는 음향기기에서 음성 처리 방법.A sound device having a control unit for generating a pitch up / down control signal by a pitch up / down key from a key input unit, the method for removing noise generated when adjusting the pitch of a reproduced voice signal, the pitch up And inputting the sampling data of the audio signal applied each time the down / down control signal is generated so that the second half of the preprocessed data and the first half of the postprocessed data overlap on the time axis, and the pitch is raised by the pitch up control signal. Decimating the first end of the preprocessing data by the input process when the mode is entered, a section repetition process of copying and pasting the same data to the preprocessing data after the decimation process, and the preprocessing data after the section repetition process. And store the latter half of the first half of the post-processed data following the preprocessed data. A first overlap addition process of overlapping and outputting the second half of preprocessing data; interpolating the first end of the preprocessing data by the input process when the pitch lowering mode is entered by the pitch lowering control signal; and the interpolation process Thereafter, the second half of the preprocessing data is deleted, and the second half of the preprocessing data is stored after the deleting process, and the first half of the postprocessing data is added to overlap with the latter half of the preprocessing data. Voice processing method in the sound device, characterized in that consisting of a process. 제8항에 있어서, 미리 설정된 제1윈도우 데이터를 상기 구간반복과정이후 발생된 데이터와 승산하는 과정 및 미리 설정된 제2윈도우 데이터를 상기 삭제과정이후 발생된 데이터와 승산하는 과정이 더 추가하여 이루어짐을 특징으로 하는 음향기기에서 음성 처리 방법.The method of claim 8, further comprising multiplying the first window data set previously with the data generated after the interval repetition process and multiplying the second window data preset with the data generated after the deleting process. A voice processing method in an acoustic device characterized in that.
KR1019960021059A 1996-06-12 1996-06-12 Pitch processing device and method of sound equipment KR100194042B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021059A KR100194042B1 (en) 1996-06-12 1996-06-12 Pitch processing device and method of sound equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021059A KR100194042B1 (en) 1996-06-12 1996-06-12 Pitch processing device and method of sound equipment

Publications (2)

Publication Number Publication Date
KR980004732A KR980004732A (en) 1998-03-30
KR100194042B1 true KR100194042B1 (en) 1999-06-15

Family

ID=66287210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021059A KR100194042B1 (en) 1996-06-12 1996-06-12 Pitch processing device and method of sound equipment

Country Status (1)

Country Link
KR (1) KR100194042B1 (en)

Also Published As

Publication number Publication date
KR980004732A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US4066842A (en) Method and apparatus for cancelling room reverberation and noise pickup
GB2456960A (en) High frequency signal interpolating method and high frequency signal interpolating apparatus
JP4070835B2 (en) Method and apparatus for filtering audio signals
KR100194042B1 (en) Pitch processing device and method of sound equipment
JPH0923127A (en) High frequency compensating device for audible sound signal and its method
JP3147562B2 (en) Audio speed conversion method
JP2699629B2 (en) Music signal generator
JPH0732343B2 (en) Asynchronous sampling frequency conversion method
JPH06168575A (en) Digital mixer
KR0149318B1 (en) Digital echo processor
JP3297792B2 (en) Signal expansion apparatus and method
JPS5925239B2 (en) Parameter interpolation method
JPS5898793A (en) Voice synthesizer
JP3094521B2 (en) Noise suppression device and noise suppression method
JP2890530B2 (en) Audio speed converter
WO2001039174A1 (en) Low memory digital audio effects using down-sampling up-sampling technique
JPS5936273B2 (en) Fragment editing type speech synthesizer
JPH0683378A (en) Reverberation adding device
TWI283856B (en) Digital reverberation system with low memory requirement and method thereof
JP2002351485A (en) Electronic mail reading-aloud device
KR0165414B1 (en) Method and apparatus for reproducing an audio signal
JPH11234788A (en) Audio equipment
US9264818B2 (en) Digital signal processor with search function
JPH07219597A (en) Pitch converting device
JPH04104200A (en) Device and method for voice speed conversion

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee