KR100192774B1 - Apparatus for identifying structure of memory in a computer system - Google Patents

Apparatus for identifying structure of memory in a computer system Download PDF

Info

Publication number
KR100192774B1
KR100192774B1 KR1019950069181A KR19950069181A KR100192774B1 KR 100192774 B1 KR100192774 B1 KR 100192774B1 KR 1019950069181 A KR1019950069181 A KR 1019950069181A KR 19950069181 A KR19950069181 A KR 19950069181A KR 100192774 B1 KR100192774 B1 KR 100192774B1
Authority
KR
South Korea
Prior art keywords
memory
controller
state
output
input
Prior art date
Application number
KR1019950069181A
Other languages
Korean (ko)
Other versions
KR970049592A (en
Inventor
김유진
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019950069181A priority Critical patent/KR100192774B1/en
Publication of KR970049592A publication Critical patent/KR970049592A/en
Application granted granted Critical
Publication of KR100192774B1 publication Critical patent/KR100192774B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1684Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 고속 중형 컴퓨터의 메모리구조 자동 인지장치에 관한 것으로, 소정의 메모리 모듈 장착용 뱅크에 소정 메모리 모듈이 장착되어 있는가를 검색하고, 장착되어 있는 상기 메모리 모듈의 용량을 검색하는 메모리 검색기 ; 메모리 검색기의 검색 결과에 따라, 장착된 메모리 모듈의 용량에 대한 상태정보를 설정하고, 시스템제어보드에 상태정보를 제공하는 상태제어기 ; 메모리구조에 대한 상태정보를 설정하고 시스템제어보드에 상태정보를 제공하는 상태제어기 ; 상태제어기의 상태를 참조하여 입력을 제어하는 입력제어기 ; 입력제어기의 제어에 따라 시스템 버스로부터 입력된 데이터를 일시 저장하는 입력큐 ; 시스템 버스를 통해 요구된 서비스가 메모리 라이트이면 상기 입력큐의 데이터를 해당 어드레스에 저장하고, 메모리 리드이면 해당 어드레스의 데이터를 읽어 출력하도록 상기 메모리 모듈을 제어하는 메모리 제어기 ; 상기 메모리 모듈의 출력을 일시 저장한 후 제어신호에 따라 시스템 버스측으로 출력하는 출력큐 ; 및 상기 메모리 제어기의 제어에 따라 상태제어기의 상태를 참조하여 출력을 제어하는 출력 제어기로 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory structure automatic recognition device for a high speed medium computer, comprising: a memory searcher for searching whether a predetermined memory module is mounted in a predetermined memory module mounting bank, and searching for the capacity of the mounted memory module; A state controller configured to set state information on the capacity of the mounted memory module and provide state information to the system control board according to a search result of the memory finder; A state controller for setting state information on the memory structure and providing state information to the system control board; An input controller for controlling the input with reference to the state of the state controller; An input queue for temporarily storing data input from the system bus according to the control of the input controller; A memory controller for controlling the memory module to store data of the input queue at a corresponding address if a service requested through a system bus is a memory write, and to read and output data of the corresponding address if a memory read; An output queue for temporarily storing the output of the memory module and outputting the output to the system bus in accordance with a control signal; And an output controller for controlling the output with reference to the state of the state controller according to the control of the memory controller.

Description

고속 중형 컴퓨터의 메모리구조 자동 인지장치Automatic Memory Recognition System for High Speed Medium Computers

제1도는 일반적인 다중 프로세서 시스템을 도시한 블록도.1 is a block diagram illustrating a typical multiprocessor system.

제2도는 종래의 메모리보드를 도시한 블록도.2 is a block diagram showing a conventional memory board.

제3도는 본 발명에 따른 메모리보드를 도시한 블록도.3 is a block diagram showing a memory board according to the present invention.

제4도의 (a) 및 (b)는 본 발명에 따른 메모리보드의 동작 흐름도이다.4A and 4B are flowcharts illustrating operations of the memory board according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 시스템버스 2 : 프로세서보드1: System Bus 2: Processor Board

3 : 메모리보드 4 : 입출력제어보드3: memory board 4: input / output control board

5 : 시스템제어보드 21, 31 : 출력제어기5: System control board 21, 31: Output controller

22, 32 : 상태제어기 23, 33 : 입력제어기22, 32: state controller 23, 33: input controller

24, 34 : 메모리제어기 25, 36 : 입력큐24, 34: memory controller 25, 36: input queue

26, 38 : 출력큐 27, 37 : 메모리 모듈26, 38: output queue 27, 37: memory module

35 : 메모리 검색기35: Memory Finder

본 발명은 시스템 버스를 이용하는 다중 프로세서 구조의 고속 중형컴퓨터에 있어서 데이터를 저장하기 위한 메모리 보드에 관한 것으로, 특히 메모리 보드에 사용되는 메모리 모듈의 구성(예컨대, 1M DRAM, 16M DRAM등)을 자동으로 인지하여 시스템 구성을 용이하게 할 수 있도록 하는 메모리구조 자동 인지장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory board for storing data in a multiprocessor high speed medium computer using a system bus. In particular, the present invention relates to a memory module used for a memory board (eg, 1M DRAM, 16M DRAM, etc.) automatically. The present invention relates to a memory structure automatic recognition device that can recognize and facilitate system configuration.

일반적으로 다중 프로세서 시스템은 제1도에 도시된 바와 같이, 공통의 시스템 버스(1)에 다수개의 프로세서보드(2)와 메모리보드(3), 입출력보드(4), 및 시스템제어보드(5)가 연결되어 데이터를 교환하도록 구성되어 있다.In general, as shown in FIG. 1, a multiprocessor system includes a plurality of processor boards 2, a memory board 3, an input / output board 4, and a system control board 5 on a common system bus 1. Is configured to connect and exchange data.

제1도와 같은 구성의 예로서, 고속 중형컴퓨터에 있어서 시스템 버스(1)는 정보전달의 통로가 되는 백플레인 버스로서 주전산기 Ⅱ의 시스템버스인 HiPi버스를 개량한 HiPi+버스이고, 프로세서보드(2)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체제 및 사용자의 프로그램을 수행하는 주 보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세서이고, 메모리 보드(3)는 운영체제 및 사용자의 프로그램 및 데이터를 저장하는 보드로서 16M 비트의 DRAM을 기반으로 256M의 기억용량을 보드당 가질 수 있고, 공융버스상에 최대 8장까지 실장할 수 있다. 또한, 입출력제어보드(4)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는 보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하여 전송데이타를 임시 저장하기 위한 대용량의 버퍼도 가지고 있고, 공유 시스템버스상에 4개의 보드까지 확장가능하며 블록 입출력디바이스를 위한 4개의 SCSI-2버스 인터페이스를 제공한다. 그리고 도시되지 않았으나 시스템제어보드(5)는 콘솔, 터미널, 프린터등의 문자 입출력처리 디바이스와, LAN, WAN, ISDN등의 통신 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로 역할을 담당하고, 문자 및 통신 입출력 디바이스의 제어를 위한 디바이스 드라이버를 내장할 수 있는 롬 및 로칼 램을 구비하며 시스템 전체 자원으로서 TODC 및 배터리 백업 램도 가진다. 이러한 시스템 제어보드는 공유 시스템 버스상에 2개까지 장착 가능하며 문자 및 통신 입출력 디바이스의 연결을 위하여 VME64 버스 인터페이스를 제공한다. 여기서 VME64 버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI 제어기, 터미널 제어기, X.25 제어기, ISDN 제어기 등이다. 입출력 제어보드(4)과 시스템 제어보드(5)는 하드웨어적으로 동일한 보드상에 구현될 수 있으며, 옵션으로 선택하여 특정 기능을 수행하도록 할 수 있다.As an example of the configuration as shown in FIG. 1, in a high-speed medium-size computer, the system bus 1 is a backplane bus that serves as a path for information transmission and is a HiPi + bus that is an improvement of the HiPi bus that is the system bus of the main computer II. Is a tightly coupled multiprocessor processor with a Pentium processor and cache memory and is capable of extending up to 10 boards on a shared bus. It is a board that stores up to 256M of memory capacity per board based on 16M of DRAM and can be mounted on the eutectic bus up to 8 cards. In addition, the input / output control board 4 is a board that is responsible for processing and passage role for efficiently processing data transmission between a large-capacity device such as a disk and a tape and a main memory device. It has a large buffer for temporary storage of transmission data with ROM and local RAM for storage. It can be extended up to 4 boards on a shared system bus and provides four SCSI-2 bus interfaces for block I / O devices. do. Although not shown, the system control board 5 serves as a processing and passage for efficiently processing data transmission between character input / output processing devices such as consoles, terminals, printers, communication devices such as LAN, WAN, and ISDN, and main memory devices. It also has ROM and local RAM that can embed device driver for control of text and communication input / output devices. It also has TODC and battery backup RAM as system-wide resources. These system control boards can be mounted up to two on a shared system bus and provide a VME64 bus interface for the connection of text and communication input and output devices. The character I / O and communication devices that can be connected to the VME64 bus here are Ethernet controllers, FDDI controllers, terminal controllers, X.25 controllers, ISDN controllers, and the like. The input / output control board 4 and the system control board 5 may be implemented on the same board in hardware, and may be selected as an option to perform a specific function.

그리고 종래의 메모리 보드는 제2도에 도시된 바와 같이, 용량 및 구조가 고정된 메모리 모듈(27) ; 시스템 제어보드(5)가 시스템 셉업시 상태를 설정할 수 있도록 하는 상태 제어기(22) ; 시스템버스(1)를 통해 서비스가 요청되면 상기 상태제어기의 상태를 참조하여 입력을 제어하는 입력제어기(23) ; 상기 입력제어기의 제어에 따라 시스템 버스로부터 입력된 데이터를 일시 저장하는 입력큐(25) ; 시스템 버스를 통해 요구된 서비스가 메모리 라이트이면 상기 입력큐의 데이터를 해당 어드레스에 저장하고, 메모리 리드이면 해당 어드레스의 데이터를 읽어 출력하도록 상기 메모리 모듈(27)을 제어하는 메모리 제어기(24) ; 상기 메모리 모듈(26)의 출력을 일시 저장한 후 제어신호에 따라 시스템 버스측으로 출력하는 출력큐(26) ; 및 상기 메모리 제어기(24)의 제어에 따라 상태제어기의 상태를 참조하여 출력을 제어하는 출력 제어기(21)로 구성되어 있다.The conventional memory board includes a memory module 27 having a fixed capacity and structure, as shown in FIG. A state controller 22 which allows the system control board 5 to set a state at system seperation; An input controller 23 for controlling an input by referring to a state of the state controller when a service is requested through the system bus 1; An input queue 25 for temporarily storing data input from a system bus according to the control of the input controller; A memory controller 24 for controlling the memory module 27 to store data of the input queue at a corresponding address if a service requested through a system bus is a memory write and to read and output data of the corresponding address if a memory read; An output queue 26 for temporarily storing the output of the memory module 26 and outputting the output to the system bus in accordance with a control signal; And an output controller 21 for controlling the output with reference to the state of the state controller under the control of the memory controller 24.

이와 같은 구성에서 컴퓨터 시스템은 전원이 온되면, 시스템 제어보드(5)에 의해 상태 제어기(22)의 상태를 설정함으로써 메모리 보드(3)를 사용할 수 있도록 하였다. 그런데 메모리 보드의 메모리 모듈(27)의 구성이 다양화되면, 그에 따라 상태제어기(22)의 설정상태도 다양하게 변화되어야 한다.In this configuration, the computer system can use the memory board 3 by setting the state of the state controller 22 by the system control board 5 when the power is turned on. However, when the configuration of the memory module 27 of the memory board is diversified, accordingly, the setting state of the state controller 22 should also be variously changed.

그리고 이러한 구성에서 종래에 메모리 보드가 동작하는 흐름을 설명하면 다음과 같다.In this configuration, a flow of operating a memory board in the related art is as follows.

첫째, 시스템의 전원이 온되면 메모리보드의 각 제어기(21, 22, 23, 24)는 기본값으로 초기화를 실시한 후, 시스템 제어보드(5)에 의한 시스템 구성 설정을 대기한다.First, when the system is powered on, the controllers 21, 22, 23, and 24 of the memory board initialize to default values, and wait for the system configuration setting by the system control board 5.

둘째, 시스템 제어보드(5)은 시스템버스를 이용하여 상태제어기(22)의 상태를 설정한다.Secondly, the system control board 5 sets the state of the state controller 22 using the system bus.

셋째, 상태 제어기(22)의 상태값에 따라 각 제어기들은 동작을 서비스하기 위하여 준비한다.Third, according to the state value of the state controller 22, each controller prepares to service the operation.

넷째, 시스템 버스를 통하여 서비스 요청이 입력되면, 입력 제어기(23)는 상태제어기(22)의 정보를 참고로 하여, 서비스처리의 인식여부를 결정하여 서비스처리를 인식하면 입력큐(25)로 시스템버스의 정보를 전달하게 한다.Fourth, when a service request is input through the system bus, the input controller 23 determines whether the service process is recognized by referring to the information of the state controller 22, and if the service process is recognized, the system enters the input queue 25. Have the bus communicate with you.

다섯째, 시스템 버스로부터 정보를 전달받은 입력큐(25)는 메모리 제어기(24)로 서비스를 요구하고, 메모리 제어기(24)는 입력큐(25)와 상태제어기(22)로부터 정보를 전달받아 서비스를 진행한다.Fifth, the input queue 25 receives information from the system bus requests a service to the memory controller 24, the memory controller 24 receives the information from the input queue 25 and the state controller 22 to receive the service. Proceed.

여섯째, 만일 읽기 서비스인 경우, 메모리 제어기(24)는 출력큐(26)를 통하여 시스템 버스상으로 서비스결과를 출력하도록 출력제어기(21)로 제어정보를 전달함으로써 서비스를 종료한다.Sixth, if it is a read service, the memory controller 24 terminates the service by transferring control information to the output controller 21 to output the service result on the system bus via the output queue 26.

그런데 상기와 같은 종래의 메모리 보드는 첫째, 고정된 메모리 구성만을 지원하고, 둘째 변환 가능한 메모리구성을 지원할 경우에도 사용자가 보드의 구성 상태를 일일이 확인해야 하고, 셋째 사용자가 구성상태를 파악한 후 각 경우에 따른 구조설정을 수작업으로 진행해야 한다는 문제점이 있다.However, the conventional memory board as described above, first, only supports a fixed memory configuration, and second, even when supporting a convertible memory configuration, the user must check the configuration state of the board, and third, after each user grasps the configuration state There is a problem that the configuration according to the need to proceed manually.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로, 메모리 모듈의 장착 상태를 자동으로 인지하여 시스템 구성을 용이하게 하는 고속 중형 컴퓨터의 메모리구조 자동 인지장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a memory structure automatic recognition device for a high speed medium-size computer that automatically recognizes a mounting state of a memory module and facilitates system configuration.

상기와 같은 목적을 달성하기 위하여 본 발명은, 시스템 버스를 통해 다수의 프로세서보드와 메모리보드, 및 시스템 제어보드가 연결되어 상기 시스템 제어 보드가 메모리구성을 포함한 시스템 전체의 구성을 관리하도록 된 다중 프로세서 시스템에 있어서, 소정의 메모리 모듈 장착용 뱅크에 소정 메모리 모듈이 장착되어 있는가를 검색하고, 장착되어 있는 상기 메모리 모듈의 용량을 검색하는 메모리 검색기 ; 상기 메모리 검색기의 검색 결과에 따라, 상기 장착된 메모리 모듈의 용량에 대한 상태정보를 설정하고, 상기 시스템제어보드에 상태정보를 제공하는 상태제어기 ; 시스템 버스를 통해 서비스가 요청되면 상기 상태제어기의 상태를 참조하여 입력을 제어하는 입력제어기 ; 상기 입력제어기의 제어에 따라 시스템 버스로부터 입력된 데이터를 일시 저장하는 입력큐 ; 시스템 버스를 통해 요구된 서비스가 메모리 라이트이면 상기 입력큐의 데이터를 해당 어드레스에 저장하고, 메모리 리드이면 해당 어드레스의 데이터를 읽어 출력하도록 상기 메모리 모듈을 제어하는 메모리 제어기 ; 상기 메모리 모듈의 출력을 일시 저장한 후 제어신호에 따라 시스템 버스측으로 출력하는 출력큐 ; 및 상기 메모리 제어기의 제어에 따라 상태제어기의 상태를 참조하여 출력을 제어하는 출력 제어기로 구성된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of processor boards, memory boards, and system control boards connected to each other through a system bus so that the system control board manages the configuration of the entire system including a memory configuration. A system comprising: a memory finder for searching whether a predetermined memory module is mounted in a predetermined memory module mounting bank, and for searching the capacity of the mounted memory module; A state controller configured to set state information on a capacity of the mounted memory module and provide state information to the system control board according to a search result of the memory finder; An input controller for controlling an input by referring to a state of the state controller when a service is requested through a system bus; An input queue for temporarily storing data input from a system bus according to the control of the input controller; A memory controller for controlling the memory module to store data of the input queue at a corresponding address if a service requested through a system bus is a memory write, and to read and output data of the corresponding address if a memory read; An output queue for temporarily storing the output of the memory module and outputting the output to the system bus in accordance with a control signal; And an output controller for controlling the output by referring to the state of the state controller according to the control of the memory controller.

즉, 종래에는 데이터를 저장하는 메모리 모듈을 4M DRAM, 혹은 16M DRAM등과 같이 하나의 모듈로 고정하여 설계함으로써 메모리 모듈의 구성을 고정시켰으나, 본 발명에서는 메모리 모듈을 임의의 것(예컨대, 1M, 4M, 16M 등)으로 사용할 수 있도록 한 것이다.That is, in the related art, the memory module storing data is fixed by designing one memory module such as 4M DRAM or 16M DRAM, thereby fixing the configuration of the memory module. However, in the present invention, the memory module is arbitrarily selected (for example, 1M, 4M). , 16M, etc.).

따라서 본 발명에서는 시스템 구성시에 메모리 검색기(35)에서 현재 장착되어 있는 메모리 모듈(37) 상태를 식별한 후, 상태 변수값을 자동으로 설정해 줌으로써 시스템 구성을 용이하게 할 수 있도록 한 것이다.Therefore, in the present invention, after identifying the state of the memory module 37 currently installed in the memory searcher 35 at the time of system configuration, the system variable can be easily set by automatically setting the state variable value.

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 다중 프로세서 시스템의 블록도이고, 제2도는 종래의 메모리 보드를 도시한 블록도로서, 앞서 설명한 바와 같다.1 is a block diagram of a multiprocessor system, and FIG. 2 is a block diagram illustrating a conventional memory board, as described above.

본 발명에 따른 메모리 보드는 제3도에 도시된 바와 같이, 시스템 버스를 통해 다수의 프로세서보드와 메모리보드, 및 시스템제어보드가 연결되어 상기 시스템 제어 보드가 메모리구성을 포함한 시스템 전체의 구성을 관리하도록 된 다중 프로세서 시스템에 있어서, 소정의 메모리 모듈 장착용 소켓에 소정 메모리 모듈이 장착되어 있는가를 검색하고, 장착되어 있는 상기 메모리 모듈의 용량을 검색하는 메모리 검색기(35) ; 상기 메모리 검색기(35)의 검색 결과에 따라, 상기 장착된 메모리 모듈의 용량에 대한 상태정보를 설정하고, 상기 시스템제어보드(5)에 상태정보를 제공하는 상태제어기(32) ; 상기 메모리 검색기(35)의 검색 결과에 따라 메모리구조에 대한 상태정보를 설정하고 상기 시스템제어보드(5)에 상태정보를 상태제어기(32); 시스템버스(1)를 통해 서비스가 요청되는 상기 제공하는 상태제어기(32)의 상태를 참조하여 입력을 제어하는 입력제어기(33) ; 상기 입력제어기(33)의 제어에 따라 시스템 버스(1)로부터 입력된 데이터를 일시 저장하는 입력큐(36) ; 시스템 버스를 통해 요구된 서비스가 메모리 라이트이면 상기 입력큐의 데이터를 해당 어드레스에 저장하고, 메모리 리드이면 해당 어드레스의 데이터를 읽어 출력하도록 상기 메모리 모듈(37)을 제어하는 메모리 제어기(34) ; 상기 메모리 모듈의 출력을 일시 저장한 후 제어신호에 따라 시스템 버스측으로 출력하는 출력큐(38) ; 및 상기 메모리 제어기의 제어에 따라 상태제어기의 상태를 참조하여 출력을 제어하는 출력 제어기(31)로 구성되어 있다.As shown in FIG. 3, the memory board according to the present invention is connected to a plurality of processor boards, a memory board, and a system control board through a system bus so that the system control board manages the entire system including a memory configuration. A multiprocessor system, comprising: a memory finder (35) for searching whether a predetermined memory module is mounted in a predetermined memory module mounting socket and for searching the capacity of the mounted memory module; A state controller 32 for setting state information on the capacity of the mounted memory module and providing state information to the system control board 5 according to a search result of the memory finder 35; Setting state information on a memory structure according to a search result of the memory finder 35 and sending state information to the system control board 5; An input controller 33 for controlling an input by referring to a state of the providing state controller 32 for which a service is requested through a system bus 1; An input queue 36 for temporarily storing data input from the system bus 1 according to the control of the input controller 33; A memory controller 34 for controlling the memory module 37 to store data of the input queue at a corresponding address if a service requested through a system bus is a memory write, and to read and output data of the corresponding address if a memory read; An output queue 38 for temporarily storing the output of the memory module and outputting the output to the system bus in accordance with a control signal; And an output controller 31 for controlling the output with reference to the state of the state controller under the control of the memory controller.

이와 같이 구성되는 본 발명의 동작을 제4도의 (a) 및 (b)에 도시된 흐름에 따라 설명하면 다음과 같다.When the operation of the present invention configured as described above is described according to the flow shown in (a) and (b) of FIG.

먼저, 전원이 온되면 메모리 보드의 각 제어기(상태제어기, 입력제어기, 출력제어기, 메모리제어기)는 기본 값으로 초기화를 실시한다.First, when the power is turned on, each controller (state controller, input controller, output controller, memory controller) of the memory board initializes to the default values.

이때, 종래의 장치는 초기화한 후 시스템 제어보드(5)에 의해 시스템 구성 설정이 완료되기를 대기하나, 본 발명의 장치에서는 메모리 검색기(35)가 각 메모리 모듈 뱅크(소켓)를 검사하여, 메모리 모듈(37)의 장착상태를 검색한다.At this time, the conventional device waits for the system configuration setting to be completed by the system control board 5 after initialization, but in the device of the present invention, the memory finder 35 checks each memory module bank (socket), (37) Search the installation state.

먼저, 제4도의 (b)에서 보인바와 같이, 메모리 검색기(35)는 메모리 모듈이 장착되는 장소인 메모리 모듈 뱅크(소켓)를 순서대로 검사하여, 어느 뱅크에 메모리 모듈이 장착되어 있는지를 찾아낸다(112).First, as shown in (b) of FIG. 4, the memory finder 35 sequentially checks the memory module banks (sockets), which are places where the memory modules are mounted, and finds which banks the memory modules are mounted in. (112).

어느 메모리 모듈 뱅크에 모듈이 장착되어 있는지를 찾아낸 후에는 이 장착상태를 나타내는 상태변수 값을 생성하여(113), 레지스터에 세팅한다(114).After finding out which memory module bank the module is mounted, a state variable value indicating this mounting state is generated (113) and set in a register (114).

한 실시예로서, 총 8개의 메모리 모듈 뱅크 중 현재 1번 뱅크 내지 4번 뱅크에 메모리 모듈이 장착되어 있다면, 상태변수로서 11110000을 생성하여 8비트 레지스터에 저장하는 것이다. 이 때, 메모리 모듈이 장착된 상태는 해당 뱅크를 지시하는 비트의 논리값 '1'로 나타내고, 메모리 모듈이 장착되지 않은 상태를 논리값 '0'으로 나타낸다.As an example, if a memory module is currently installed in the first to fourth banks of a total of eight memory module banks, 11110000 is generated as a state variable and stored in an 8-bit register. At this time, the state in which the memory module is mounted is represented by the logic value '1' of the bit indicating the corresponding bank, and the state in which the memory module is not mounted is represented by the logic value '0'.

이제, 장착되어 있는 메모리 모듈의 종류를 판단하여(102), 현재 장착되어 있는 메모리 모듈의 총 용량을 찾아내고(103), 메모리 용량을 저장하기 위하여 사용되는 소정 레지스터에 세팅한다(104).Now, the type of memory module mounted is determined (102), the total capacity of the currently mounted memory module is found (103), and set in a predetermined register used to store the memory capacity (104).

이어서, 메모리 검색기(35)는 메모리 모듈의 검색 결과를 상태제어기(32)로 전달하고, 상태제어기(32)는 입력된 메모리 모듈의 상태정보(메모리 모듈이 장착되어 있는 뱅크 및 장착된 메모리 모듈의 총 용량)를 저장한 후 입력제어기(33)와 출력제어기(31), 및 메모리 제어기(34)에 이를 제공한다. 시스템제어보드(5)는 시스템 버스(1)를 통해 메모리보드의 상태제어기(32)를 억세스하여 메모리의 상태를 파악하고, 이에 따라 시스템의 구성을 설정하며, 필요한 정보들을 상태 제어기에 추가로 설정한다.Subsequently, the memory finder 35 transmits a search result of the memory module to the state controller 32, and the state controller 32 transmits the state information of the input memory module (the bank in which the memory module is mounted and the state of the mounted memory module). Total capacity) and provide it to the input controller 33, the output controller 31, and the memory controller 34. The system control board (5) accesses the state controller (32) of the memory board through the system bus (1) to determine the state of the memory, to set the configuration of the system accordingly, and to additionally set necessary information to the state controller. do.

이어서, 각 제어기들은 상태제어기(32)에 설정된 구성정보에 따라 동작할 준비를 하고, 시스템으로부터 서비스 요청이 입력되면 입력제어기(33)는 상태제어기(32)의 정보를 참조하여 서비스처리의 인식여부를 결정하여 서비스처리를 인식하면 입력큐(36)로 제어정보를 전달한다.Subsequently, each controller prepares to operate according to the configuration information set in the state controller 32, and when a service request is input from the system, the input controller 33 refers to the information of the state controller 32 to determine whether service processing is performed. If it is determined that the service process is recognized, the control information is transmitted to the input queue 36.

이 때, 상태제어기(32)는 다양한 구조의 메모리에 대한 서비스를 제공할 수 있는 정보를 가지고 있으며, 정보를 전달 받은 입력큐(36)는 메모리 제어기(34)로 서비스를 요구하고, 메모리 제어기(34)는 입력큐(36)와 상태제어기(32)로부터 정보를 전달받아 서비스를 진행한다.At this time, the state controller 32 has information that can provide services for the memory of various structures, the input queue 36 received the information requests the service to the memory controller 34, the memory controller ( 34 receives the information from the input queue 36 and the state controller 32 to proceed with the service.

만일 읽기 서비스인 경우 메모리 제어기(34)는 출력큐(38)를 통하여 출력제어기(31)로 정보를 전달하여 시스템 버스(1)상으로 서비스 결과를 출력한다.If it is a read service, the memory controller 34 transfers the information to the output controller 31 through the output queue 38 and outputs the service result on the system bus 1.

이상에서 살펴 본 바와 같이 본 발명에 따른 메모리 보드는 다양한 구조의 메모리 모듈을 사용할 수 있고, 메모리 구조 변환시 메모리 구성 자동 인지장치와 프로그램만으로 구조 설정이 가능하므로 사용자가 추가적인 설정을 할 필요가 없어 사용이 편리한 효과가 있다.As described above, the memory board according to the present invention can use a memory module having various structures, and the structure can be set only by an automatic memory recognition device and a program when the memory structure is converted, so that the user does not need to make additional settings. It has a convenient effect.

Claims (1)

시스템 버스를 통해 다수의 프로세서보드와 메모리보드, 및 시스템제어보드가 연결되어 상기 시스템 제어 보드가 메모리 구성을 포함한 시스템 전체의 구성을 관리하도록 된 다중 프로세서 시스템에 있어서, 소정의 메모리 모듈 장착용 뱅크에 소정 메모리 모듈이 장착되어 있는가를 검색하고, 장착되어 있는 상기 메모리 모듈의 용량을 검색하는 메모리 검색기(35) ; 상기 메모리 검색기(35)의 검색 결과에 따라, 상기 장착된 메모리 모듈의 용량에 대한 상태정보를 설정하고, 상기 시스템제어보드(5)에 상태정보를 제공하는 상태제어기(32) ; 시스템버스(1)를 통해 서비스가 요청되면 상기 상태제어기(32)의 상태를 참조하여 입력을 제어하는 입력제어기(33) ; 상기 입력제어기(33)의 제어에 따라 시스템 버스(1)로부터 입력된 데이터를 일시 저장하는 입력큐(36) ; 시스템 버스를 통해 요구된 서비스가 메모리 라이트이면 상기 입력큐의 데이터를 해당 어드레스에 저장하고, 메모리 리드이면 해당 어드레스의 데이터를 읽어 출력하도록 상기 메모리 모듈(37)을 제어하는 메모리 제어기(34) ; 상기 메모리 모듈의 출력을 일시 저장한 후 제어신호에 따라 시스템 버스측으로 출력하는 출력큐(38) ; 및 상기 메모리 제어기의 제어에 따라 상태제어기의 상태를 참조하여 출력을 제어하는 출력 제어기(31)로 구성되는 고속 중형 컴퓨터의 메모리구조 자동 인지장치.In a multi-processor system in which a plurality of processor boards, memory boards, and system control boards are connected through a system bus so that the system control board manages the entire system configuration including a memory configuration, a predetermined memory module mounting bank is provided. A memory finder 35 for searching whether a predetermined memory module is mounted and searching for a capacity of the mounted memory module; A state controller 32 for setting state information on the capacity of the mounted memory module and providing state information to the system control board 5 according to a search result of the memory finder 35; An input controller 33 for controlling input by referring to the state of the state controller 32 when a service is requested through the system bus 1; An input queue 36 for temporarily storing data input from the system bus 1 according to the control of the input controller 33; A memory controller 34 for controlling the memory module 37 to store data of the input queue at a corresponding address if a service requested through a system bus is a memory write, and to read and output data of the corresponding address if a memory read; An output queue 38 for temporarily storing the output of the memory module and outputting the output to the system bus in accordance with a control signal; And an output controller (31) for controlling the output by referring to the state of the state controller according to the control of the memory controller.
KR1019950069181A 1995-12-30 1995-12-30 Apparatus for identifying structure of memory in a computer system KR100192774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069181A KR100192774B1 (en) 1995-12-30 1995-12-30 Apparatus for identifying structure of memory in a computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069181A KR100192774B1 (en) 1995-12-30 1995-12-30 Apparatus for identifying structure of memory in a computer system

Publications (2)

Publication Number Publication Date
KR970049592A KR970049592A (en) 1997-07-29
KR100192774B1 true KR100192774B1 (en) 1999-06-15

Family

ID=19448332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069181A KR100192774B1 (en) 1995-12-30 1995-12-30 Apparatus for identifying structure of memory in a computer system

Country Status (1)

Country Link
KR (1) KR100192774B1 (en)

Also Published As

Publication number Publication date
KR970049592A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US6771526B2 (en) Method and apparatus for data transfer
JP4128956B2 (en) Switch / network adapter port for cluster computers using a series of multi-adaptive processors in dual inline memory module format
US4799148A (en) Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table
US6578128B1 (en) Address management for a shared memory region on a multi-processor controller board
US4896256A (en) Linking interface system using plural controllable bidirectional bus ports for intercommunication amoung split-bus intracommunication subsystems
US6425056B2 (en) Method for controlling a direct mapped or two way set associative cache memory in a computer system
KR100391727B1 (en) Memory Systems and Memory Access Methods
US5430879A (en) Programmable controller having a means to accept a plurality of I/O devices mountable in arbitrary slots
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
KR100192774B1 (en) Apparatus for identifying structure of memory in a computer system
US6418479B1 (en) I/O pass through for a distributed computer system
US20030009532A1 (en) Multiprocessor system having a shared main memory
EP0067519B1 (en) Telecommunications system
KR970059914A (en) Flash memory system
JPH02287646A (en) Memory extending system
US4652994A (en) System for transmitting data to auxiliary memory device
USRE38514E1 (en) System for and method of efficiently controlling memory accesses in a multiprocessor computer system
US6738842B1 (en) System having plural processors and a uni-cast/broadcast communication arrangement
US6034919A (en) Method and apparatus for using extended-data output memory devices in a system designed for fast page mode memory devices
KR970011684B1 (en) Cdma mobile system
KR100263376B1 (en) Method of controlling memory module in system memory unit of computer
JPH11232180A (en) Data processor
US6880032B1 (en) Data storage system having concurrent ESCON channels
KR950001929B1 (en) Interrepeat control device and its method of multi-stage tx/rx data
KR100198808B1 (en) The immediate copying method between storage media

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee