KR100192320B1 - Rom address decoding method - Google Patents
Rom address decoding method Download PDFInfo
- Publication number
- KR100192320B1 KR100192320B1 KR1019960006722A KR19960006722A KR100192320B1 KR 100192320 B1 KR100192320 B1 KR 100192320B1 KR 1019960006722 A KR1019960006722 A KR 1019960006722A KR 19960006722 A KR19960006722 A KR 19960006722A KR 100192320 B1 KR100192320 B1 KR 100192320B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- rom
- decoding method
- memory array
- same
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 롬 어드레스 디코딩방법에 관한 것으로 반복되는 롬 코드(ROM CODE)를 하나의 코드로 대체하여 효율적인 디코딩(decoding)동작을 구현하는데 적당하도록 한 롬 어드레스 디코딩방법을 제공하기 위한 것이다.The present invention relates to a ROM address decoding method, and to provide a ROM address decoding method suitable for implementing an efficient decoding operation by replacing a repeated ROM code with one code.
이를 위한 본 발명의 롬 어드레스 디코딩방법은 어드레스를 입력하는 단계, 입력된 어드레스와 동일한 코드값을 갖는 메모리 어리의 어드레스와 동일한지를 판단하는 단계, 입력된 어드레스와 동일하면 하나의 어드레스로 대체된 메모리 어레이의 어드레스를 지정하고 입력된 어드레스와 동일하지 않으면 입력된 어드레스에 해당하는 메모리 어레이의 어드레스를 지정하는 단계, 지정된 어드레스번지에 저장된 롬 코드를 출력하는 단계를 포함하여 이루어짐을 특징으로 한다.The ROM address decoding method of the present invention comprises the steps of inputting an address, determining whether the address is the same as an address of a memory array having the same code value as the input address, and if the input address is the same, the memory array replaced with one address. And specifying the address of the memory array if the address is not the same as the input address, and outputting a ROM code stored at the designated address.
Description
제1도는 종래 롬 어드레스 디코딩방법을 설명하기위한 동작설명도.1 is an operation diagram for explaining a conventional ROM address decoding method.
제2도는 본 발명의 롬 어드레스 디코딩방법을 설명하기위한 동작설명도.2 is an operation explanatory diagram for explaining the ROM address decoding method of the present invention.
제3도는 본 발명의 롬 어드레스 디코딩방법을 나타낸 순서도.3 is a flowchart showing a ROM address decoding method of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 메모리 어레이 12 : 어드레스 디코더11 memory array 12 address decoder
본 발명은 메모리장치에 관한 것으로, 특히 반복되는 롬 코드(ROM CODE)를 하나의 코드로 대체하여 효율적인 디코딩(decoding)동작을 구현하는데 적당하도록 한 롬 어드레스 디코딩방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a ROM address decoding method suitable for implementing an efficient decoding operation by replacing a repeating ROM code with one code.
일반적으로 롬 어드레스 디코더는 인가되는 어드레스 코드에 해당하는 메모리 어레이내의 데이터 워드를 버스(bus)에 보낼 수 있도록 인에이블 시킬 것인가를 결정한다.In general, the ROM address decoder determines whether to enable a data word in a memory array corresponding to an address code to be sent to a bus.
따라서 어드레스 디코더에 의한 인에이블된 해당 메모리 어레이의 데이터 워드는 버스를 통해 출력된다.Thus, the data words of the corresponding memory array enabled by the address decoder are output via the bus.
이하, 첨부된 도면을 참조하여 종래 롬 어드레스 디코딩방법을 설명하면 다음과 같다.Hereinafter, a conventional ROM address decoding method will be described with reference to the accompanying drawings.
제1도는 종래 롬 어드레스 디코딩방법을 설명하기 위한 동작설명도이다.1 is an operation diagram for explaining a conventional ROM address decoding method.
종래의 롬 설계는 주어진 롬 코드에 대하여 반복되는 코드의 유무에 관계없이 모든 코드에 대해 트랜지스터를 설계하였다.Conventional ROM designs have designed transistors for all codes with or without repeating codes for a given ROM code.
즉, 주어진 롬 코드(ROM CODE)를 각각 트랜지스터로 구현하고 각 코드들에 해당하는 어드레스 디코더 신호가 만들어진다.That is, each of the given ROM codes (ROM CODE) is implemented by transistors, and address decoder signals corresponding to the codes are generated.
제1도에서와 같이 어드레스가 어드레스 디코더(1)에 입력되면 상기 어드레스 디코더(1)는 입력되는 어드레스에 해당하는 메모리 어레이(2)내의 데이터워드(롬 코드)를 인에이블시켜 버스를 통해 출력한다.As shown in FIG. 1, when an address is input to the address decoder 1, the address decoder 1 enables a data word (ROM code) in the memory array 2 corresponding to the input address and outputs it through the bus. .
여기서 상기 롬 코드는 반복되는 코드의 유무에 관계없이 모두 트랜지스터로 구현되고 상기 어드레스 디코더(1)는 상기 메모리 어레이(2)내의 모든 코드에 대하여 각각의 디코더 신호를 발생한다.In this case, the ROM codes are all implemented as transistors, with or without repeated codes, and the address decoder 1 generates respective decoder signals for all codes in the memory array 2.
따라서 상기 어드레스 디코더(1)는 입력되는 어드레스에 해당하는 디코더 신호를 메모리 어레이(2)내의 각각의 트랜지스터로 입력한다.Therefore, the address decoder 1 inputs a decoder signal corresponding to the input address to each transistor in the memory array 2.
그러나 상기와 같은 종래 롬 어드레스 디코딩방법은 반복되는 코드의 유무에 관계없이 각각의 코드에 대응하여 트랜지스터를 구현하므로 메모리 사이즈가 증가하고 비효율적인 트랜지스터의 사용으로 인해 코스트가 상승하는 문제점이 있었다.However, the conventional ROM address decoding method as described above implements transistors corresponding to respective codes regardless of the existence of repeated codes, thereby increasing the memory size and increasing the cost due to inefficient use of transistors.
본 발명은 상기와 같은 종래 롬 어드레스 디코딩방법의 문제점을 해결하기 위해 안출한 것으로, 반복되는 다수의 코드를 하나의 코드로 대체하여 불필요한 트랜지스터의 낭비를 방지하고 아울러 용량대비 메모리의 사이즈를 감소시키는데 적당한 롬 어드레스 디코딩방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional ROM address decoding method, and it is suitable to prevent unnecessary transistor waste and to reduce the size of the memory by replacing a plurality of repeated codes with a single code. The purpose is to provide a ROM address decoding method.
상기의 목적을 달성하기 위한 본 발명의 롬 어드레스 디코딩방법은 어드레스를 입력하는 단계, 입력된 어드레스와 동일한 코드값을 갖는 메모리 어레이의 어드레스와 동일한지를 판단하는 단계, 입력된 어드레스와 동일하면 하나의 어드레스로 대체된 메모리 어레이의 어드레스를 지정하고 입력된 어드레스와 동일하지 않으면 입력된 어드레스에 해당하는 메모리 어레이의 어드레스를 지정하는 단계, 지정된 어드레스 번지에 저장된 롬 코드를 출력하는 단계를 포함하여 이루어짐을 특징으로 한다.The ROM address decoding method of the present invention for achieving the above object comprises the steps of: inputting an address, determining whether the address is the same as an address of a memory array having the same code value as the input address; Designating the address of the memory array replaced with the address of the memory array if the address is different from the input address, and outputting a ROM code stored at the designated address. do.
이하, 첨부된 도면을 참조하여 본 발명의 롬 어드레스 디코딩방법을 설명하면 다음과 같다.Hereinafter, a ROM address decoding method of the present invention will be described with reference to the accompanying drawings.
제2도는 본 발명의 롬 어드레스 디코딩방법을 설명하기 위한 동작설명도이고 제3도는 본 발명의 롬 어드레스 디코딩방법을 나타낸 순서도이다.2 is an operation explanatory diagram for explaining the ROM address decoding method of the present invention and FIG. 3 is a flowchart showing the ROM address decoding method of the present invention.
먼저, 제2도에서와 같이 본 발명의 롬 어드레스 디코딩방법은 메모리 어레이(11)내의 데이터워드(즉, 롬 코드)중 반복되는 롬 코드는 하나의 코드로만 구현한다.First, as shown in FIG. 2, in the ROM address decoding method of the present invention, a repeated ROM code among data words (ie, ROM codes) in the memory array 11 is implemented by only one code.
따라서 입력되는 어드레스가 반복되는 메모리 어레이의 롬 코드를 지정하는 어드레스일 경우에는 상기 대체된 코드의 어드레스만을 반복하여 지정하므로서 해당 롬 코드를 인에이블 시킨다.Accordingly, when the input address is an address specifying a ROM code of a repeated memory array, only the address of the replaced code is repeatedly designated to enable the corresponding ROM code.
이때 하나의 어드레스로 단일화된 메모리 어레이의 어드레스를 반복지정하는 것은 어드레스 디코더(12)에서 처리한다.At this time, iteratively designating the address of the memory array united by one address is performed by the address decoder 12.
아래의 표 1과 같은 롬 코드가 구현되어 있을 경우를 예로들어 설명하면 다음과 같다.The following example illustrates a case where the ROM code as shown in Table 1 is implemented.
상기 표 1에서 어드레스 1,3,5에 해당하는 롬 코드는 10101010으로 동일하다.In Table 1, the ROM codes corresponding to the addresses 1, 3, and 5 are the same as 10101010.
따라서 본 발명은 상기 동일한 롬 코드를 하나만 구현한다.Therefore, the present invention implements only the same ROM code.
즉 어드레스 1,3,5에 해당하는 롬 코드는 동일하므로 어드레스 1번지에 하나으 롬 코드만을 구현한다.That is, since ROM codes corresponding to addresses 1, 3, and 5 are the same, only one ROM code is implemented at address 1.
이때 상기 입력되는 어드레스가 1 또는 3 또는 5 일경우에는 어드레스 디코더(12)에서는 메모리 어레이의 어드레스와 동일하지 않으면 입력되는 어드레스에 해당하는 메모리 어레이의 어드레스 1번지에 저장된 롬 코드를 출력시키기 위해 항상 어드레스 1번지를 엑세스(access)하도록 처리한다.In this case, when the input address is 1, 3, or 5, the address decoder 12 always outputs the ROM code stored in address 1 of the memory array corresponding to the input address if the address decoder 12 is not the same as the address of the memory array. Process address 1 to access.
제3도는 본 발명의 롬 어드레스 디코딩방법을 나타낸 순서도로서 어드레스를 입력하는 단계(101)와, 입력된 어드레스가 동일한 코드값을 갖는 메모리 어레이의 어드레스와 동일한지를 판단하는 단계(102)와, 입력된 어드레스가 동일한 코드값을 갖는 메모리 어레이의 어드레스와 동일하면 하나의 어드레스로 대체된 메모리 어레이의 어드레스를 지정하는 단계(103)와, 상기 입력된 어드레스가 동일한 코드값을 갖는 메모리 어레이의 어드레스를 지정하는 단계(104)와, 상기 지정된 어드레스 번지에 저장된 롬 코드를 출력하는 단계(105)를 포함하여 이루어진다.3 is a flowchart illustrating a ROM address decoding method of the present invention, in which an address is input (101), a step (102) of determining whether an input address is the same as an address of a memory array having the same code value, If the address is the same as the address of the memory array having the same code value, specifying 103 the address of the memory array replaced with one address, and specifying the address of the memory array with the input address having the same code value. Step 104 and outputting a ROM code stored at the designated address address 105.
결과적으로 복수개의 동일한 롬 코드를 하나의 코드로 구현하여 동일한 롬 코드를 요구하는 어드레스 입력시 정해진 어드레스만을 반복지정하여 구현된 코드값을 출력한다.As a result, a plurality of identical ROM codes are implemented as one code, and only a predetermined address is repeatedly designated when inputting an address requiring the same ROM code, thereby outputting the implemented code value.
이상 상술한 바와 같이 본 발명의 롬 어드레스 디코딩방법은 반복되는 복수개의 롬 코드를 단일화하여 하나의 어드레스 번지에 저장하므로서 불필요한 트랜지스터의 낭비를 방지하고 용량대비 메모리 사이즈를 감소시키는 효과가 있다.As described above, the ROM address decoding method of the present invention has the effect of preventing unnecessary waste of transistors and reducing memory size compared to capacity by unifying a plurality of repeated ROM codes and storing them in one address.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006722A KR100192320B1 (en) | 1996-03-13 | 1996-03-13 | Rom address decoding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006722A KR100192320B1 (en) | 1996-03-13 | 1996-03-13 | Rom address decoding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970066857A KR970066857A (en) | 1997-10-13 |
| KR100192320B1 true KR100192320B1 (en) | 1999-06-15 |
Family
ID=19453022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006722A KR100192320B1 (en) | 1996-03-13 | 1996-03-13 | Rom address decoding method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192320B1 (en) |
-
1996
- 1996-03-13 KR KR1019960006722A patent/KR100192320B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970066857A (en) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944710B2 (en) | Multiple category CAM | |
| JP2007508653A (en) | High-speed table lookup memory and low power consumption mechanism | |
| KR960015518A (en) | Signal processor | |
| JPH02139797A (en) | Variable field content reading memory | |
| KR970016997A (en) | Programmable logic circuit, and 2 programming method, circuitry and method for reducing the amount of configuration information | |
| US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
| KR970076820A (en) | Semiconductor integrated circuit | |
| US5619670A (en) | Address decoder with small circuit scale and address area expansion capability | |
| KR19990056392A (en) | Iterative Syntax Execution Control Circuit in Digital Signal Processing Chip | |
| KR970016931A (en) | High speed error or equivalent comparator circuit | |
| KR970012754A (en) | Semiconductor memory and its writing method | |
| KR100192320B1 (en) | Rom address decoding method | |
| US6538943B2 (en) | Method and apparatus to conditionally precharge a partitioned read-only memory with shared wordlines for low power operation | |
| US5542034A (en) | Minimizing logic to determine current state in an output encoded finite state machine | |
| US5557218A (en) | Reprogrammable programmable logic array | |
| KR970068633A (en) | Variable length code decoder | |
| EP0284985A2 (en) | Semiconductor memory device | |
| US6577520B1 (en) | Content addressable memory with programmable priority weighting and low cost match detection | |
| JPH07200258A (en) | Addition decoding device | |
| KR920022310A (en) | Redundant Circuits for Improved Efficiency and Redundant Alternatives | |
| US6865097B2 (en) | Priority encoder | |
| US6081869A (en) | Bit-field peripheral | |
| JPS6151237A (en) | Signal generator | |
| KR100207651B1 (en) | Memory access circuit | |
| US6590511B2 (en) | Retrievable memory capable of outputting a piece of data with respect to a plurality of results of retrieve |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 18 |
|
| EXPY | Expiration of term |