KR100191854B1 - High thermal emissive semiconductor chip package having heat sink - Google Patents

High thermal emissive semiconductor chip package having heat sink Download PDF

Info

Publication number
KR100191854B1
KR100191854B1 KR1019960049269A KR19960049269A KR100191854B1 KR 100191854 B1 KR100191854 B1 KR 100191854B1 KR 1019960049269 A KR1019960049269 A KR 1019960049269A KR 19960049269 A KR19960049269 A KR 19960049269A KR 100191854 B1 KR100191854 B1 KR 100191854B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
package
package body
die pad
Prior art date
Application number
KR1019960049269A
Other languages
Korean (ko)
Other versions
KR19980029936A (en
Inventor
노권영
성시찬
김희석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960049269A priority Critical patent/KR100191854B1/en
Publication of KR19980029936A publication Critical patent/KR19980029936A/en
Application granted granted Critical
Publication of KR100191854B1 publication Critical patent/KR100191854B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 고 열방출용 반도체 칩 패키지에 관한 것으로, 하부면이 다이 패드의 상부면에 부착되어 있으며, 상부면이 패키지 몸체의 표면에 대하여 노출되어 있고, 그 노출된 부분에 요철이 형성된 히트 싱크를 이용함으로써, 하부면이 다이 패드의 상부면에 부착되어 있어 반도체 칩에서 발생되는 열이 다이 패드를 통해서 직접 히트 싱크에 전달됨으로 열전달 효과가 뛰어난 장점이 있다.The present invention relates to a semiconductor chip package for high heat dissipation, in which a lower surface is attached to an upper surface of a die pad, an upper surface is exposed to the surface of the package body, By using the sink, the lower surface is attached to the upper surface of the die pad, and the heat generated from the semiconductor chip is directly transferred to the heat sink through the die pad, which is advantageous in heat transfer effect.

그리고, 그 전달된 열은 외부로 노출되어 있으며, 요철이 형성된 부분을 통해서 방출되게 되며, 히트 싱크에 요철이 형성되어 있어 외부와 접촉되는 표면적이 넓기 때문에 열방출 효과가 뛰어난 장점이 있다.The transferred heat is exposed to the outside, is discharged through the portion where the concavity and convexity is formed, has a convexo-concave shape formed on the heat sink, and has a wide surface area in contact with the outside.

Description

요철이 형성된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지Semiconductor chip package for high heat dissipation using heat sink with concave and convex

본 발명은 고 열방출용 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 다이 패드의 상부면에 접착되는 히트 싱크의 상부면에 요철이 형성되어 있으며, 패키지 몸체의 표면에 대하여 외부로 노출된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지에 관한 것이다.[0001] The present invention relates to a semiconductor chip package for high heat dissipation, and more particularly, to a semiconductor chip package for high heat dissipation, To a semiconductor chip package for high heat dissipation.

최근에 전자기기의 박형화 및 대용량화에 대응하기 위한 반도체 기술들이 연구되고 있다.2. Description of the Related Art Recently, semiconductor technologies for dealing with the thinning and large capacity of electronic devices have been studied.

이런 반도체 기술들 중에는, 패키지 외형의 크기를 줄여 실장 밀도를 증가시키기 위해서 칩 스케일 패키지(chip scale package), 페이퍼 틴 패키지(paper thin package) 등이 개발되고 있다.Among these semiconductor technologies, a chip scale package, a paper thin package, and the like are being developed in order to increase the packaging density by reducing the package outline size.

그리고, 여러 개의 반도체 칩을 하나의 패키지로 제조하는 멀티 칩 패키지(multi chip package) 및 다수의 반도체 칩 패키지들이 인쇄회로기판에 실장된 메모리 모듈(memory module) 등이 개발되고 있다.In addition, a multi-chip package for manufacturing a plurality of semiconductor chips in one package and a memory module in which a plurality of semiconductor chip packages are mounted on a printed circuit board have been developed.

상기한 반도체 칩 및 반도체 칩 패키지의 고집적화는 단위 면적당 발열량의 증가를 유발시켜 제품 자체의 수명, 특성, 신뢰성 등에 직접적인 영향을 미치는 반도체 칩의 정션(junction) 온도를 상승시키므로 패키지의 열 특성을 향상시켜 반도체 칩의 정션 온도를 낮추는 것이 제품의 경쟁력 향상을 위한 과제로 대두되고 있다.The high integration of the semiconductor chip and the semiconductor chip package causes an increase in the amount of heat per unit area, thereby raising the junction temperature of the semiconductor chip, which directly affects the lifetime, characteristics, and reliability of the product itself, Lowering the junction temperature of semiconductor chips is becoming a challenge for improving the competitiveness of products.

일반적으로, 패키지의 열특성은 크게 패키지 내부 열저항과 외부 열저항으로 구분 될 수 있다.Generally, the thermal characteristics of a package can be largely divided into internal thermal resistance and external thermal resistance.

여기서, 패키지의 고유한 특성으로 인식되고 있는 내부 열저항은 반도체 칩을 성형하는 성형 물질 및 패키지의 구조에 의해 결정되어지고, 외부 열저항의 경우 제품이 사용되는 조건 및 환경에 따라 변화된다.Here, the internal thermal resistance recognized as a characteristic of the package is determined by the structure of the molding material and the package for molding the semiconductor chip, and in the case of external thermal resistance, the product is changed according to the conditions and environment in which the product is used.

도 1은 종래 기술의 실시 예에 따른 히트 싱크가 부착된 고 열방출용 반도체 칩 패키지의 단면도이다.1 is a cross-sectional view of a high-heat-release semiconductor chip package with a heat sink according to an embodiment of the related art.

도 1을 참조하면, 종래 기술에 따른 고 열방출용 반도체 칩 패키지(20)는 하부면에 복수개의 본딩 패드(12)를 갖는 반도체 칩(11)이 구비되며, 그 반도체 칩(11)의 상부면이 다이 패드(16)의 하부면에 접착제(19)에 의해 부착되어 있다.Referring to FIG. 1, a conventional semiconductor chip package 20 according to the related art includes a semiconductor chip 11 having a plurality of bonding pads 12 on a lower surface thereof, Surface is attached to the lower surface of the die pad 16 by an adhesive 19.

그리고, 반도체 칩의 본딩 패드들(12)은 그들(12)에 각기 대응되는 내부 리드들(14)과 본딩 와이어(13)에 의해 전기적으로 연결되어 있다.The bonding pads 12 of the semiconductor chip are electrically connected to the internal leads 14 corresponding to the bonding pads 12 by the bonding wires 13.

그리고, 반도체 칩(11)이 부착된 다이 패드(16) 하부면에 반대되는 상부면에 히트 싱크(18)가 전도성 접착제(도시 안됨)에 의해 부착되어 있다.A heat sink 18 is attached to the upper surface of the die pad 16 opposite to the lower surface of the die pad 16 to which the semiconductor chip 11 is attached by a conductive adhesive agent (not shown).

또한, 패키지 몸체(17)는 반도체 칩(11)과 내부 리드들(14), 본딩 와이어들(13) 및 히트 싱크(18)를 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 봉지된 부분이다.The package body 17 is sealed by an epoxy-based molding resin in order to protect the semiconductor chip 11, the internal leads 14, the bonding wires 13, and the heat sink 18 from the external environment Section.

그리고, 패키지 몸체(17)의 외부로 돌출된 외부 리드들(15)은 내부 리드들(14)과 각기 일체로 형성되어 있다.The outer leads 15 protruding outside the package body 17 are integrally formed with the inner leads 14.

그리고, 외부 리드들(15)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.The external leads 15 are bent so as to correspond to the electronic devices to be mounted.

상기한 실시 예의 반도체 칩 패키지(20)는 표면 실장형 패키지로 외부 리드들(15)이 절곡되어 있다.The semiconductor chip package 20 of the above-described embodiment has outer leads 15 bent in a surface mount type package.

그리고, 반도체 칩 패키지(20)에 발생되는 열을 효과적으로 방출시키기 위하여 히트 싱크(18)의 상부면이 패키지 몸체(17)의 표면에 대하여 노출된 구조를 갖는다.The upper surface of the heat sink 18 is exposed to the surface of the package body 17 in order to effectively discharge the heat generated in the semiconductor chip package 20.

여기서, 사용되는 히트 싱크(18)는 다이 패드(16)의 재질과 동일한 것이 사용된다.Here, the same heat sink 18 as the material of the die pad 16 is used.

즉, 다이 패드(16)의 재질이 구리계 합금 또는 철계 합금이기 때문에 히트 싱크(18)의 재질도 다이 패드(16)의 재질과 동일하다.That is, since the material of the die pad 16 is a copper-based alloy or an iron-based alloy, the material of the heat sink 18 is the same as that of the die pad 16.

이와 같은 구조를 갖는 고 열방출용 반도체 칩 패키지는 히트 싱크의 하부면이 다이 패드의 상부면과 접촉되어 히트 싱크를 통한 열전달 효과는 좋지만, 패키지 몸체의 표면상에만 노출되어 있으며, 외부와 접촉되는 면적이 적기 때문에 대류에 의한 열 방출 효과가 좋지 못하다.The heat-dissipating semiconductor chip package having such a structure has a lower surface of the heat sink in contact with the upper surface of the die pad to provide a heat transfer effect through the heat sink, but is exposed only on the surface of the package body, Since the area is small, the heat radiation effect by convection is not good.

도 2는 종래 기술의 다른 실시 예에 따른 고 열방출용 반도체 칩 패키지의 단면도이다.2 is a cross-sectional view of a semiconductor chip package for high heat emission according to another embodiment of the related art.

도 2를 참조하면, 종래 기술의 다른 실시 예에 따른 고 열방출용 반도체 칩 패키지(30)는 하부면에 복수개의 본딩 패드(22)를 갖는 반도체 칩(21)이 구비되며, 그 반도체 칩(21)의 상부면이 다이 패드(26)의 하부면에 접착제(29)에 의해 부착되어 있다.Referring to FIG. 2, a high-heat-emitting semiconductor chip package 30 according to another embodiment of the present invention includes a semiconductor chip 21 having a plurality of bonding pads 22 on a lower surface thereof, 21 are attached to the lower surface of the die pad 26 by an adhesive 29. [

그리고, 반도체 칩의 본딩 패드들(22)은 그들(22)에 각기 대응되는 내부 리드들(24)과 본딩 와이어(23)에 의해 전기적으로 연결되어 있다.The bonding pads 22 of the semiconductor chip are electrically connected to the internal leads 24 corresponding to the bonding pads 22 by the bonding wires 23.

또한, 패키지 몸체(27)는 반도체 칩(21), 내부 리드들(24) 및 본딩 와이어들(23)을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 봉지된 부분이다.The package body 27 is a portion encapsulated by an epoxy-based molding resin to protect the semiconductor chip 21, the internal leads 24, and the bonding wires 23 from the external environment.

그리고, 패키지 몸체(27)의 외부로 돌출된 외부 리드들(25)은 내부 리드들(24)과 각기 일체로 형성되어 있다.The outer leads 25 protruding outside the package body 27 are integrally formed with the inner leads 24.

그리고, 외부 리드들(25)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.The external leads 25 are bent so as to correspond to the electronic devices to be mounted.

상기한 실시 예의 반도체 칩 패키지(30)는 표면 실장형 패키지로 외부 리드들(25)이 절곡되어 있다.The semiconductor chip package 30 of the embodiment described above has the outer leads 25 bent in a surface mount type package.

여기서, 패키지 몸체(27)에서 발생되는 열을 효과적으로 방출하기 위하여 그 패키지 몸체(27)의 상부면에 요철이 형성된 히트 싱크(28)가 부착된 구조를 갖는다.Here, in order to effectively dissipate the heat generated from the package body 27, the package body 27 has a structure in which a heat sink 28 having concave and convex portions is attached.

이와 같은 구조를 갖는 고 열방출용 반도체 칩 패키지는 요철이 형성된 히트 싱크가 패키지 몸체의 상부면에 부착되어 있기 때문에 히트 싱크가 외부와 접촉되는 면적이 넓고, 대류에 의한 열 방출 효과가 뛰어나다.Since the heat sink having the concavo-convex structure is attached to the upper surface of the package body, the area of contact of the heat sink with the outside is large and the heat radiation effect by convection is excellent.

그러나, 히트 싱크가 패키지 몸체의 상부면에 부착되어 있기 때문에 다이 패드와 히트 싱크 사이에 성형 수지가 개재되어 있어 성형 수지를 통해서 열이 전달됨으로, 다이 패드와 히트 싱크가 직접 접촉되어 있는 도 1보다는 열전달 효과가 떨어지는 문제점을 안고 있다.However, since the heat sink is attached to the upper surface of the package body, a molding resin is interposed between the die pad and the heat sink, and heat is transferred through the molding resin, so that the die pad and the heat sink are in direct contact. There is a problem that the heat transfer effect is lowered.

따라서, 본 발명의 목적은 열전달 효과와 열 방출 효과를 동시에 구현할 수 있는 일면이 다이 패드에 부착되며, 다른면의 요철이 형성된 면이 패키지 몸체의 외부로 노출된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지를 제공한다SUMMARY OF THE INVENTION It is an object of the present invention to provide a high heat dissipation semiconductor device using a heat sink in which a surface having concave and convex portions on the other surface is exposed to the outside of a package body, Provide chip package

도 1은 종래 기술의 실시 예에 따른 히트 싱크가 부착된 고 열방출용 반도체 칩 패키지의 단면도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a high-heat-releasing semiconductor chip package with a heat sink according to an embodiment of the prior art; FIG.

도 2는 종래 기술의 다른 실시 예에 따른 고 열방출용 반도체 칩 패키지의 단면도.2 is a sectional view of a semiconductor chip package for high heat emission according to another embodiment of the prior art;

도 3은 본 발명의 실시 예에 따른 요철이 형성된 히트 싱크가 부착된 고 열방출용 반도체 칩 패키지를 나타내는 사시도.FIG. 3 is a perspective view showing a high heat-dissipating semiconductor chip package to which a heat sink having unevenness is formed according to an embodiment of the present invention. FIG.

도 4는 도 3의 A-A'선 단면도.4 is a cross-sectional view taken along line A-A 'of FIG. 3;

※ 도면의 주요 부분에 대한 설명 ※※ Explanation of main part of drawing ※

11, 21, 31 : 반도체 칩 12, 22, 32 : 본딩 패드11, 21, 31: semiconductor chips 12, 22, 32: bonding pads

13, 23, 33 : 본딩 와이어 14, 24, 34 : 내부 리드13, 23, 33: bonding wires 14, 24, 34: internal leads

15, 25, 35 : 외부 리드 16, 26, 36 : 다이 패드15, 25, 35: external leads 16, 26, 36: die pad

17, 27, 37 : 성형 수지 18, 28, 38 : 히트 싱크17, 27, 37: molding resin 18, 28, 38: heat sink

19, 29, 39 : 접착제 20, 30, 40 : 반도체 칩 패키지19, 29, 39: adhesive 20, 30, 40: semiconductor chip package

상기 목적을 달성하기 위하여, 하부면에 복수개의 본딩 패드가 형성된 반도체 칩; 하부면에 상기 반도체 칩의 상부면이 부착된 다이 패드; 상기 다이 패드의 상부면에 부착되어 있으며, 그 다이 패드가 부착된 면의 다른면에 복수개의 돌출부가 형성되어 있으며, 그 돌출부를 둘러싸는 댐이 형성된 히트 싱크; 상기 본딩 패드에 각기 대응되어 전기적으로 연결된 복수개의 내부 리드; 상기 칩, 내부 리드 및 히트 싱크가 봉지된 패키지 몸체; 및 상기 내부 리드와 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 복수개의 외부 리드를 포함하며,In order to achieve the above object, a semiconductor chip having a plurality of bonding pads formed on a lower surface thereof; A die pad to which a top surface of the semiconductor chip is attached on a lower surface; A heat sink attached to an upper surface of the die pad, wherein a plurality of protrusions are formed on the other surface of the surface to which the die pad is attached, and a dam surrounding the protrusion is formed; A plurality of internal leads electrically connected to the bonding pads; A package body encapsulating the chip, the inner lead, and the heat sink; And a plurality of outer leads formed integrally with the inner leads and protruding from the package body,

상기 패키지 몸체를 봉지할 때, 상기 히트 싱크의 댐까지만 봉지되는 것을 특징으로 하는 요철이 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지를 제공한다.Wherein the package body is sealed only up to a dam of the heat sink when the package body is sealed.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시 예에 따른 요철이 형성된 히트 싱크가 부착된 고 열방출용 반도체 칩 패키지를 나타내는 사시도이다.3 is a perspective view showing a high heat dissipation semiconductor chip package to which a heat sink having concavoconvexes according to an embodiment of the present invention is attached.

도 4는 도 3의 A-A'선 단면도이다.4 is a sectional view taken along the line A-A 'in Fig.

도 3 및 도 4를 참조하면, 본 발명에 따른 고 열방출용 반도체 칩 패키지(40)는 하부면에 복수개의 본딩 패드(32)가 형성된 반도체 칩(31)의 상부면이 다이 패드(36)의 하부면에 접착제(39)에 의해 부착되어 있다.3 and 4, the high heat-dissipating semiconductor chip package 40 includes a semiconductor chip 31 having a plurality of bonding pads 32 formed on its lower surface, And is adhered to the lower surface by an adhesive 39.

그리고, 히트 싱크(38)는 그 하부면이 다이 패드(26)의 상부면에 전도성 접착제(도시 안됨)에 의해 부착되어 있으며, 그 히트 싱크(38)의 상부면에는 돌출부(38a)가 형성된 요철이 형성되어 있으며, 그 요철부분을 둘러싸는 댐(38b)이 형성된 구조를 갖는다.The lower surface of the heat sink 38 is attached to the upper surface of the die pad 26 by a conductive adhesive (not shown), and the upper surface of the heat sink 38 is provided with protrusions 38a And a dam 38b surrounding the concavo-convex portion is formed.

여기서, 히트 싱크(38)에 형성된 댐(38b)은 에폭시 계열의 성형 수지가 요철 부분에 충진되는 것을 방지하는 역할을 하게 된다.Here, the dam 38b formed in the heat sink 38 serves to prevent the molding resin of the epoxy series from being filled in the uneven portion.

그리고, 본딩 패드들(32)은 그들(32)에 각기 대응되는 내부 리드들(34)과 각기 본딩 와이어들(33)에 의해 전기적 연결되어 있다.The bonding pads 32 are electrically connected to the internal leads 34 corresponding to the bonding pads 32 by bonding wires 33, respectively.

또한, 패키지 몸체(37)는 반도체 칩(31), 내부 리드(34), 히트 싱크(38) 및 본딩 와이어들(33)을 외부의 환경으로부터 보호하기 위해 에폭시 계열의 성형 수지에 의해 봉지된 부분이다.The package body 37 is also provided with a sealing portion 35 for sealing the semiconductor chip 31, the inner lead 34, the heat sink 38 and the bonding wires 33, to be.

그리고, 패키지 몸체(37)의 외부로 돌출된 외부 리드들(35)은 내부 리드들(34)과 각기 일체로 형성되어 있다.The outer leads 35 protruding outside the package body 37 are integrally formed with the inner leads 34.

그리고, 그 외부 리드들(35)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.The outer leads 35 are bent so as to correspond to the electronic devices to be mounted.

상기한 실시 예의 반도체 칩 패키지(40)는 표면 실장형 패키지로 외부 리드들(35)이 절곡되어 있다.The semiconductor chip package 40 of the embodiment described above has the external leads 35 bent in a surface mount type package.

히트 싱크(38)에 대하여 좀더 상세히 언급하면, 성형 수지에 의해 봉지되어 패키지 몸체(37)가 형성될 때, 히트 싱크의 댐(38b)의 상부면이 패키지 몸체(37)의 상부면과 동일면 상에 있도록 제작하여 성형 수지의 충진을 막을 수 있다.More specifically, the upper surface of the dam 38b of the heat sink is coplanar with the upper surface of the package body 37 when the package body 37 is sealed by the molding resin, So that filling of the molding resin can be prevented.

여기서, 패키지 몸체와 히트 싱크의 댐의 상부면을 동일면 상에 있도록 제작하는 이유는, 만약 댐을 패키지 몸체의 상부면에 대하여 돌출되게 형성시키면, 성형 공정시에 성형 금형에 영향을 줄 수 있기 때문에 별도의 성형 금형의 제작이 필요한 문제점이 야기되기 때문이다.The reason why the package body and the upper surface of the dam of the heat sink are formed on the same plane is that if the dam is formed to protrude from the upper surface of the package body, It is necessary to produce a separate molding die.

그리고, 댐(38b)의 안쪽에 형성된 돌출부들(38a)의 상부면은 패키지 몸체(37)의 상부면보다는 높지 않게 제작된다.The upper surface of the projections 38a formed inside the dam 38b is made not higher than the upper surface of the package body 37. [

또한, 돌출부들을 패키지 몸체의 상부면보다 높지 않게 제작한 이유도 댐의 제작된 내용과 동일하다.The reason why the protrusions are made not to be higher than the upper surface of the package body is the same as that of the dam.

여기서, 히트 싱크(38)의 상부면에 형성된 돌출부는 외부에 노출되어 공기와의 접촉 면적을 넓혀서 패키지 몸체(37)의 내부에서 발생되는 열의 방출 효과를 높일 수 있도록 하였다.The protrusion formed on the upper surface of the heat sink 38 is exposed to the outside to widen the contact area with the air so that the heat release effect generated inside the package body 37 can be enhanced.

따라서, 본 발명의 의한 구조를 따르면, 다이 패드에 부착된 히트 싱크의 상부면이 외부로 노출되어 있으며, 그 노출된 부분에 요철이 형성됨으로써, 히트 싱크와 다이 패드가 직접 접촉되어 있어 반도체 칩에서 발생되는 열의 전달 효과가 뛰어나며, 그 전달된 열이 외부와 접촉되는 면적이 넓은 요철부분에서 열이 외부로 방출되는 이점(利點)이 있다.Therefore, according to the structure of the present invention, the top surface of the heat sink attached to the die pad is exposed to the outside, and the unevenness is formed in the exposed portion, so that the heat sink and the die pad are in direct contact with each other, There is an advantage in that heat is exerted to the outside in a convexo-concave portion having a large area where the transmitted heat is in contact with the outside.

Claims (5)

하부면에 복수개의 본딩 패드가 형성된 반도체 칩;A semiconductor chip having a plurality of bonding pads formed on a lower surface thereof; 하부면에 상기 반도체 칩의 상부면이 부착된 다이 패드;A die pad to which a top surface of the semiconductor chip is attached on a lower surface; 상기 다이 패드의 상부면에 부착되어 있으며, 그 다이 패드가 부착된 면의 다른면에 복수개의 돌출부가 형성되어 있고, 그 돌출부를 둘러싸는 댐이 형성된 히트 싱크;A heat sink attached to an upper surface of the die pad, wherein a plurality of protrusions are formed on the other surface of the surface to which the die pad is attached, and a dam surrounding the protrusion is formed; 상기 본딩 패드에 각기 대응되어 전기적으로 연결된 복수개의 내부 리드;A plurality of internal leads electrically connected to the bonding pads; 상기 칩, 내부 리드 및 히트 싱크가 봉지된 패키지 몸체; 및A package body encapsulating the chip, the inner lead, and the heat sink; And 상기 내부 리드와 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 복수개의 외부 리드를 포함하며,A plurality of external leads formed integrally with the internal leads and projecting outward from the package body, 상기 패키지 몸체를 봉지할 때, 상기 히트 싱크의 댐까지만 봉지되는 것을 특징으로 하는 요철이 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지.Wherein the package body is sealed only up to a dam of the heat sink when the package body is sealed. 제 1항에 있어서, 상기 히트 싱크의 댐 안쪽의 돌출부는 외부에 노출된 것을 특징으로 하는 요철이 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지.The high heat dissipation semiconductor chip package according to claim 1, wherein the projecting portion on the inside of the dam of the heat sink is exposed to the outside. 제 1항에 있어서, 상기 히트 싱크의 댐의 상부면과 패키지 몸체의 상부면이 동일면 상에 있는 것을 특징으로 하는 돌출부가 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지.The package of claim 1, wherein the upper surface of the dam of the heat sink and the upper surface of the package body are on the same plane. 제 1항 또는 제 3항에 있어서, 상기 히트 싱크의 돌출부의 상부면이 상기 패키지 몸체의 상부면과 동일면상에 형성된 것을 특징으로 하는 요철이 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지.The package of claim 1 or 3, wherein the upper surface of the protrusion of the heat sink is formed on the same plane as the upper surface of the package body. 제 1항 또는 제 3항에 있어서, 상기 히트 싱크의 돌출부의 상부면이 상기 패키지 몸체의 상부면보다는 낮게 형성된 것을 특징으로 하는 요철이 형성된 히트 싱크를 갖는 고 열방출용 반도체 칩 패키지.The package of claim 1 or 3, wherein the upper surface of the protrusion of the heat sink is formed lower than the upper surface of the package body.
KR1019960049269A 1996-10-28 1996-10-28 High thermal emissive semiconductor chip package having heat sink KR100191854B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960049269A KR100191854B1 (en) 1996-10-28 1996-10-28 High thermal emissive semiconductor chip package having heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049269A KR100191854B1 (en) 1996-10-28 1996-10-28 High thermal emissive semiconductor chip package having heat sink

Publications (2)

Publication Number Publication Date
KR19980029936A KR19980029936A (en) 1998-07-25
KR100191854B1 true KR100191854B1 (en) 1999-06-15

Family

ID=19479336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049269A KR100191854B1 (en) 1996-10-28 1996-10-28 High thermal emissive semiconductor chip package having heat sink

Country Status (1)

Country Link
KR (1) KR100191854B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346448A (en) * 2018-09-30 2019-02-15 西安微电子技术研究所 A kind of compound cold plate of graphene and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346448A (en) * 2018-09-30 2019-02-15 西安微电子技术研究所 A kind of compound cold plate of graphene and preparation method thereof

Also Published As

Publication number Publication date
KR19980029936A (en) 1998-07-25

Similar Documents

Publication Publication Date Title
US7126218B1 (en) Embedded heat spreader ball grid array
US5491362A (en) Package structure having accessible chip
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US6414385B1 (en) Quad flat non-lead package of semiconductor
US6303997B1 (en) Thin, stackable semiconductor packages
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
US7312525B2 (en) Thermally enhanced package for an integrated circuit
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
US6643136B2 (en) Multi-chip package with embedded cooling element
US6600651B1 (en) Package with high heat dissipation
KR100191854B1 (en) High thermal emissive semiconductor chip package having heat sink
JPH02151055A (en) Semiconductor device
KR100474193B1 (en) BG Package and Manufacturing Method
KR20020039010A (en) Double die package having heat spreaders
KR100431501B1 (en) High-power package structure for reducing thickness and manufacturing cost thereof and method for fabricating the same
KR20010058586A (en) semiconductor package and mounting method using it
KR100352117B1 (en) Semiconductor package structure
KR0163864B1 (en) Heat dispersion structure of stacked package
KR200241482Y1 (en) structure of SBGA package
KR980012349A (en) A lead frame having a stepped die pad and a semiconductor chip package using the same
KR100265568B1 (en) Multi chip module

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee