KR0163864B1 - Heat dispersion structure of stacked package - Google Patents
Heat dispersion structure of stacked package Download PDFInfo
- Publication number
- KR0163864B1 KR0163864B1 KR1019950004582A KR19950004582A KR0163864B1 KR 0163864 B1 KR0163864 B1 KR 0163864B1 KR 1019950004582 A KR1019950004582 A KR 1019950004582A KR 19950004582 A KR19950004582 A KR 19950004582A KR 0163864 B1 KR0163864 B1 KR 0163864B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- lead
- heat dissipation
- package body
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Abstract
이 발명은 반도체 장치의 패키징 밀도의 증가의 필요성에 따라 제품화된 적층형 플라스틱 반도체 패키지의 3차원 입체적인 구조 특성상 중앙부위에 적층되는 패키지들의 열방출 및 열분산 특성을 향상시키기 위하여, 반도체 패키지의 하면에서 리드프레임 패드의 소정 영역이 패키지 몸체로부터 노출되도록 적어도 하나 이상의 그루브들이 형성되고, 상기 그루브를 통하여 노출된 리드프레임 패드의 소정영역에 열전도성접착제로 메탈호일들이 장착되며, 상기 리드프레임의 내부리드의 일부가 패키지 몸체로부터 노출되도록 리세스부가 형성된 반도체 패키지의 열방출 구조를 적용하거나; 상기 리드-온-칩형 적층형 반도체 패키지 몸체의 상면에서 리드프레임이 부분 노출되도록 다수개의 그루브가 수평방향으로 형성되어 상기 그루브를 통해 노출된 리드프레임 상에 열전도성 접착제로 메탈호일들이 집착된 반도체 패키지의 열방출 구조를 적용함으로써, 소자 동작시 발생되느 열을 효과적으로 방출하여 신뢰성을 향상시킬 수 있고 또한 전체적인 실장두께가 감소되는 적층형 반도체 패키지의 열방출 구조에 관한 것이다.The present invention is directed to the bottom surface of a semiconductor package in order to improve the heat dissipation and heat dissipation characteristics of the packages stacked in the center due to the three-dimensional three-dimensional structural characteristics of the laminated plastic semiconductor package produced in accordance with the need to increase the packaging density of the semiconductor device At least one groove is formed so that a predetermined area of the frame pad is exposed from the package body, metal foils are mounted with a thermal conductive adhesive on a predetermined area of the lead frame pad exposed through the groove, and a part of the inner lead of the lead frame. Applies a heat dissipation structure of the semiconductor package in which the recess portion is formed such that is exposed from the package body; A plurality of grooves are formed in a horizontal direction so that a lead frame is partially exposed on an upper surface of the lead-on-chip type stacked semiconductor package body, and metal foils are adhered to the lead frame exposed through the grooves with metal foils. By applying a heat dissipation structure, the heat dissipation structure of a laminated semiconductor package can be improved by effectively dissipating heat generated during device operation, thereby improving reliability, and reducing overall package thickness.
Description
제1도는 종래기술에 따른 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 단면도.1 is a cross-sectional view showing an embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제2도는 제1도에 적용되는 열방출 구조의 확대 사시도.2 is an enlarged perspective view of a heat dissipation structure applied to FIG. 1.
제3도는 종래기술에 따른 반도체 패키지의 열방출 구조의 다른 실시예를 나타낸 단면도.3 is a cross-sectional view showing another embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제4도는 제3도의 사시도.4 is a perspective view of FIG.
제5도는 종래기술에 따른 반도체 패키지의 열방출 구조의 또 다른 실시예를 나타낸 단면도.5 is a cross-sectional view showing another embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제6도는 이 발명에 따른 적층형 반도체 패키지의 열방출 구조에 적용되는 노출된 리드프레임의 하부 평면도.6 is a bottom plan view of an exposed leadframe applied to the heat dissipation structure of a stacked semiconductor package according to the present invention.
제7도는 이 발명에 따른 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 단면도.7 is a cross-sectional view showing an embodiment of a heat dissipation structure of a semiconductor package according to the present invention.
제8도는 이 발명에 따른 반도체 패키지의 열방출 구조의 다른 실시예를 나타낸 단면도.8 is a cross-sectional view showing another embodiment of a heat dissipation structure of a semiconductor package according to the present invention.
제9도는 이 발명에 따른 반도체 패키지의 열방출 구조의 또 다른 실시예를 나타낸 단면도.9 is a cross-sectional view showing another embodiment of a heat dissipation structure of a semiconductor package according to the present invention.
제10도는 이 발명에 따른 적층형 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 단면도.10 is a cross-sectional view showing an embodiment of a heat dissipation structure of a stacked semiconductor package according to the present invention.
제11도는 이 발명에 따른 적층형 반도체 패키지의 열방출 구조의 다른 실시예를 나타낸 단면도.11 is a cross-sectional view showing another embodiment of the heat dissipation structure of the stacked semiconductor package according to the present invention.
제12도는 이 발명에 따른 리드-온-칩형 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 사시도.12 is a perspective view showing an embodiment of a heat dissipation structure of a lead-on-chip type semiconductor package according to the present invention.
제13도는 이 발명에 따른 리드-온-칩형 적층형 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 단면도.13 is a cross-sectional view showing an embodiment of a heat dissipation structure of a lead-on-chip type stacked semiconductor package according to the present invention.
제14도는 이 발명에 따른 리드-온-칩형 적층형 반도체 패키지의 열방출 구조의 다른 실시예를 나타낸 단면도이다.14 is a cross-sectional view showing another embodiment of the heat dissipation structure of the lead-on-chip type stacked semiconductor package according to the present invention.
이 발명은 리드프레임 실장형 또는 리드-온-칩형 적층형 반도체 패키지에 있어서 열방출 구조에 관한 것으로서, 더욱 상세하게는 고속 또는 고출력 주파수 특성을 갖는 특정용도 집적회로(ASIC ; Application Specific Integrated Circuit ; 이하 ASIC라 한다)제품이나 고속 반도체 메모리 장치에 적용되어 전기적 소자(Electrical component) 등에서 발생되는 열을 효과적으로 방출할 수 있도록 한 적층형 반도체 패키지의 열방출 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a heat dissipation structure in a leadframe mounted or lead-on-chip stacked semiconductor package, and more particularly, to an application specific integrated circuit (ASIC) having high speed or high output frequency characteristics. The present invention relates to a heat dissipation structure of a multilayer semiconductor package that is applied to a product or a high-speed semiconductor memory device to effectively discharge heat generated from an electrical component.
통상적으로 반도체 장치용 패키지가 가져야 할 가장 중요한 특성중의 하나는 열방출(Thermal emission)에 있다.In general, one of the most important characteristics that a package for a semiconductor device should have is thermal emission.
최근의 반도체 장치들은 고속화 및 고출력화를 요구함에 따라 이에 대응되는 패키지 개발이 필요하게 되었으며, 현재 개발중이거나 이미 개발된 패키지를 크게 두 갈래로 나누어 보면 다음과 같다.Recently, as semiconductor devices require high speed and high output, there is a need to develop a package corresponding thereto, and a package currently under development or already developed can be divided into two parts as follows.
위의 패키지는 고출력화를 요구하는 전기 전력단의 측면에서 파워 트랜지스터나 모듈장치에 히트싱크가 주로 부착되는 플라스틱 패키지 형태로 제작되거나, 세라믹 기판에 메탈 하우징(Metal housing)을 함으로써 소자 동작시 방생되는 열을 쉽게 방열하는 구조로 되어 있다.The above package is manufactured in the form of a plastic package in which a heat sink is mainly attached to a power transistor or a module device in terms of an electric power stage requiring high output, or generated by operating a metal housing on a ceramic substrate. It is designed to dissipate heat easily.
한편, 고속/고출력 주파수 특성을 갖는 마이크로 프로세서(Micro Processor)나 ASIC 제품 또는 고속 메모리 장치들은 대부분 다핀 입/출력단자를 가지고 있으며, 이를 구성하는 반도체 패키지들도 대부분 다핀구조를 가질 수 있도록 플랏스틱 또는 세라믹 재질의 핀 그리드 어레이(Pin Grid Array) 타입 패키지, 랜드 그리드 어레이(Land Grid Array) 타입 패키지, 볼 그리드 어레이(Ball Grid Array) 타입 패키지 및 쿼드 플랫(Quad Flat) 타입 패키지 등으로 구성될 수 있다.On the other hand, microprocessors or ASIC products or high-speed memory devices having high-speed and high-output frequency characteristics have a multi-pin input / output terminal, and semiconductor packages constituting most of them have a plastic or It may be composed of a pin grid array type package, a land grid array type package, a ball grid array type package, a quad flat type package, or the like, of ceramic material. .
그러나, 이러한 다양한 타입의 패키지들은 통상의 구조에 따른 재질을 사용하였을 경우 소자 자체가 갖는 방열 성질에 제한을 받게 되어 어느 정도 이상의 고출력을 요구하는 장치에서는 적용하기 어렵다.However, these various types of packages are limited in the heat dissipation properties of the device itself when using the material according to the conventional structure, it is difficult to apply in a device that requires more than a certain high output.
최근 들어 통상적으로 반도체 칩이 구동될 때 많은 양의 전력이 주어지고 이는 열방출의 형태로 나타나게 되므로 반도체 장치를 사용함에 있어서 어떠한 방식으로 열방출 구조를 가져가느냐가 중요한 문제 중 하나로 대두되고 있는 실정에 있다.In recent years, a large amount of power is generally given when a semiconductor chip is driven, and this is manifested in the form of heat dissipation. Therefore, how to obtain a heat dissipation structure in a semiconductor device is one of the important problems. have.
예를 들면, 랜덤 악세스 메모리(RAM ; Random Access Memory ; 이하 RAM이라 한다), 게이트 어레이(Gate array), 마이크로 프로세서 등에 적용되는 칩들은 본딩 와이어를 통해서 빠르게 금속성의 리드프레임 패드에 전달되고 이러한 열은 패키지 몸체를 구성하는 봉지수지와 같은 물질들을 통해 대류의 형태로 전달되거나, 반도체 칩으로부터 본딩 와이어와 금속성의 리드프레임 및 인쇄회로기판까지 전도(Conduction)의 형태로 열전달이 이루어진다. 이때, 발생하는 열은 패키지 외부로 방출 또는 분산되지 않으면 반도체 칩에 계속 열이 가해지므로 패키지의 기능저감 또는 오동작의 원인이 되기도 한다.For example, chips applied to random access memory (RAM), gate arrays, microprocessors, and the like are quickly transferred to metallic leadframe pads through bonding wires. Heat is transferred in the form of convection through materials such as encapsulating resin constituting the package body, or in the form of conduction from semiconductor chips to bonding wires and metallic leadframes and printed circuit boards. At this time, since the heat generated is continuously applied to the semiconductor chip if it is not discharged or distributed to the outside of the package, it may cause a reduction in function or malfunction of the package.
특히, 반도체 장치의 패키징 밀도의 증가의 필요성에 따라 제품화된 적층형 플라스틱 반도체 패키지(3D 패키지)에 있어서, 3차원 입체적인 구조 특성상 중앙부위에 적층되는 패키지는 열방출 및 분산에 취약함은 자명한 사실이다.In particular, in the laminated plastic semiconductor package (3D package) manufactured according to the necessity of increasing the packaging density of the semiconductor device, it is obvious that the package laminated at the central part is vulnerable to heat emission and dispersion due to the three-dimensional three-dimensional structural characteristics. .
이와 같은 열방출 문제를 해결하기 위하여 세라믹 또는 메탈 패키지를 사용하기도 하지만 가격이 비싼 단점이 있어 플라스틱 패키지와 같은 대량생산에 의한 범용화가 힘든 상황에 놓여있다.In order to solve the heat dissipation problem, ceramic or metal packages are used, but there is a disadvantage that the price is expensive. Therefore, it is difficult to generalize by mass production such as plastic packages.
이러한 일반적인 플라스틱 패키지의 열방출을 위한 방법으로는 제 1 도 내지 제 5 도에 도시된 바와 같이 불규칙한 채널들 또는 그루브(Grove) 형태로 히트싱크의 공간 영역을 증가시켜서 열분산 효율을 높이는 방법과 전도 패들(Conduction Paddle)을 이용하여 반도체 칩에서 패키지 몸체까지 열통로를 개선할 수 있도록 패키지 몸체 바깥 면에 포스트(Post)를 삽입하는 방법 등이 있다.As a method for heat dissipation of the general plastic package, as shown in FIGS. 1 to 5, the heat dissipation efficiency is increased by increasing the spatial area of the heat sink in the form of irregular channels or grooves. There is a method of inserting a post on the outer surface of the package body to improve the heat path from the semiconductor chip to the package body using a paddle (Conduction Paddle).
여기서 히트싱크로 사용되는 물질은 구리(Copper), 구리 합금(Copper alloy), 구리-텅스텐 합금, 알루미늄 등의 물질을 사용하기도 한다. 이들의 경우는 플라스틱 봉지물질들이므로 히트싱크간의 응력 감소를 가져올 수 있으며, 히트싱크의 두께만큼 전체 플라스틱 패키지의 두께가 두꺼워지므로 적층형 패키지는 그 존재의 의미가 퇴색된다고 말할 수 있다.Here, the material used as the heat sink may be a material such as copper (Copper), copper alloy (Copper alloy), copper-tungsten alloy, aluminum. These cases are plastic encapsulation materials, which can lead to a decrease in stress between the heat sinks, and the thickness of the entire plastic package is increased by the thickness of the heat sink.
제 1 도는 종래기술에 따른 반도체 패키지의 열방출 구조의 일 실시예를 나타낸 단면도이다.1 is a cross-sectional view showing an embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제 1 도를 참조하면, 반도체 패키지의 열방출 구조(10)는 금속성의 리드프레임 패들(13)의 하부면에 열전도성 접착제(12)에 의해 접착된 반도체 칩(11)과, 리드프레임 패들(13)의 상부면에 열전도성 에폭시(15)에 의해 접착된 히트싱크(16)와, 반도체 칩(11)을 와이어(14)에 의해 전기적으로 접속하기 위한 리드(19)와, 와이어 본딩된 반도체 칩(11)을 외부환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드(EMC ; Epoxy Mold Compound ;이하 EMC라 한다)와 같은 봉지수지로 봉지한 패키지 몸체(18)로 되어 있다.Referring to FIG. 1, a heat dissipation structure 10 of a semiconductor package includes a semiconductor chip 11 bonded to a lower surface of a metallic leadframe paddle 13 by a thermally conductive adhesive 12, and a leadframe paddle ( A heat sink 16 bonded by a thermally conductive epoxy 15 to the upper surface of the 13, a lead 19 for electrically connecting the semiconductor chip 11 with the wire 14, and a wire bonded semiconductor. In order to protect the chip 11 from the external environment, a package body 18 encapsulated with an encapsulating resin such as an epoxy mold compound (EMC; hereinafter referred to as EMC) is used.
위에서 설명된 구성 중 히트싱크(16)를 상세히 알아보기 위하여 제 2 도를 참조하면 히트싱크(16)용 원형 포스트와, 원형 포스트와 연계된 단면부(17)로 구성되어 있음을 알 수 있다.Referring to FIG. 2 for details of the heat sink 16 in the above-described configuration, it can be seen that the heat sink 16 is composed of a circular post and a cross section 17 associated with the circular post.
그러나, 이와 같은 히트싱크는 반도체 칩 접착공정 또는 패키지 몸체 봉지공정 중에 삽입 가능하지만 패키지 몸체가 형성된 후에는 삽입이 어려운 단점이 있다.However, such a heat sink can be inserted during the semiconductor chip bonding process or the package body encapsulation process, but it is difficult to insert after the package body is formed.
즉, 반도체 칩 접착 중에 히트싱크를 금속성의 리드프레임 패들에 직접 부착하는 방법 또는 패키지 몸체 표면에서 부착하는 방법 등이 있으나, 핸들링상의 손상(Damage) 등의 문제가 있고, 봉지된 후 히트싱크 자체가 개방됨으로 인하여 패키지의 부정합(Misalign) 등을 유발할 수 있다.That is, there is a method of directly attaching the heat sink to the metallic leadframe paddle or the package body surface during semiconductor chip bonding, but there is a problem such as damage in handling, and after the encapsulation, the heat sink itself Opening may cause misalignment of the package.
제 3 도는 종래기술에 따른 반도체 패키지의 열방출 구조의 다른 실시예를 나타낸 단면도이다.3 is a cross-sectional view showing another embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제 3 도를 참조하면, 반도체 패키지의 열방출 구조(20)는 금속성의 리드프레임 패드(23 ; Pad)의 하부면에 열전도성 접착제(22)에 의해 접착된 반도체 칩(21)과, 리드프레임 패드(23)의 상부면에 열전도성 접착제(22)에 의해 접착되며 중앙부위의 진공라인 관통홀(25)과 측면부위의 잠김홀들(27)을 갖는 히트싱크(26)와, 반도체 칩(21)을 와이어(24)에 의해 전기적으로 접속하기 위한 리드(29)와, 와이어 본딩된 반도체 칩(21)을 외부환경으로부터 보호하기 위하여 EMC와 같은 봉지수지로 봉지한 패키지 몸체(28)로 되어 있다.Referring to FIG. 3, the heat dissipation structure 20 of the semiconductor package includes a semiconductor chip 21 bonded to a lower surface of a metallic lead frame pad 23 by a thermal conductive adhesive 22, and a lead frame. The heat sink 26 is bonded to the upper surface of the pad 23 by a heat conductive adhesive 22 and has a vacuum line through hole 25 in the center portion and locking holes 27 in the side portion, and a semiconductor chip ( A lead 29 for electrically connecting 21 to the wire 24, and a package body 28 encapsulated with an encapsulating resin such as EMC to protect the wire bonded semiconductor chip 21 from the external environment. have.
위와 같은 히트싱크(26)는 제 4 도에 도시된 바와 같이, 봉지공정 전에 금속성의 리드프레임 패드(23)에 접착되며, 히트싱크(26)상에 형성된 관통홀(25)과 잠김홀들(27)은 고열 변화에 의해 발생되는 습기를 효과적으로 제거할 수 있도록 한다.As shown in FIG. 4, the heat sink 26 is bonded to the metallic leadframe pad 23 before the sealing process, and the through holes 25 and the locking holes (not shown) formed on the heat sink 26 are shown in FIG. 27) effectively removes moisture generated by high temperature changes.
그러나, 이러한 구성에 의해 패키지 몸체에 부착되는 히트싱크의 경우는 열전도성 에폭시 등의 접착물질을 사용하여 패키지 외부에 부착하는 방법에 의한 것으로, 이는 반도체 칩과 히트싱크 사이에 패키지 몸체를 구성하고 있는 EMC나 EMC내의 공극(Void) 등으로 인해 양호한 열전도가 개선되지 않는다. 이는 결과적으로 표준 패키지 아웃라인에는 적용하기 곤란한 단점도 있다.However, in the case of the heat sink attached to the package body by such a configuration, the heat sink is attached to the outside of the package by using an adhesive material such as thermal conductive epoxy, which constitutes the package body between the semiconductor chip and the heat sink. Good thermal conductivity is not improved due to EMC or voids in EMC. As a result, there is a disadvantage that it is difficult to apply to the standard package outline.
제 5 도는 종래기술에 따른 반도체 패키지의 열방출 구조의 또 다른 실시예를 나타낸 단면도이다.5 is a cross-sectional view showing still another embodiment of a heat dissipation structure of a semiconductor package according to the prior art.
제 5 도를 참조하면, 반도체 패키지의 열방출 구조(30)는 금속성의 리드프레임 패드(33)의 하부면에 열전도성 접착제(32)에 의해 접착된 반도체 칩(31)과, 리드프레임 패드(33)의 상부면에 열전도성 접착제(32)에 의해 접착되며 중앙부위의 진공라인 관통홀(35)과 상면부위의 돌출부들(37)과 하측면 부위의 잠김부들(36a)을 갖는 히트싱크(36)와, 반도체 칩(31)을 와이어(34)에 의해 전기적으로 접속하기 위한 리드(39)와, 와이어 본딩된 반도체 칩(31)을 외부환경으로부터 보호하기 위하여 MEC와 같은 봉지수지로 봉지한 패키지 몸체(38)로 되어 있다.Referring to FIG. 5, the heat dissipation structure 30 of the semiconductor package may include a semiconductor chip 31 bonded to a lower surface of the metallic leadframe pad 33 by the thermal conductive adhesive 32, and a leadframe pad ( A heat sink having a vacuum line through-hole 35 in the center portion, protrusions 37 in the upper portion, and locking portions 36a in the lower portion thereof are bonded to the upper surface of the upper surface 33 by the thermal conductive adhesive 32. 36, the lead 39 for electrically connecting the semiconductor chip 31 with the wire 34, and the wire-bonded semiconductor chip 31 are encapsulated with an encapsulating resin such as MEC to protect the external environment. It is a package body 38.
위와 같은 히트싱크(36)는 열방출을 위한 노출 표면영역을 증가시키기 위하여 히트싱크(36)의 상면부위에 다수개의 돌출부들(37)이 추가로 형성되어 있으며, 봉지공정에서 패키지 몸체(38)의 주성분인 EMC와 히트싱크(36)와의 접착력 증대를 위하여 히트싱크(36)의 하측면부위에 잠김부(36a)가 추가로 형성된 것을 주요 특징으로 한다.The heat sink 36 is a plurality of protrusions 37 is further formed on the upper surface of the heat sink 36 to increase the exposed surface area for heat dissipation, the package body 38 in the sealing process In order to increase the adhesion between the main component of the EMC and the heat sink 36 is characterized in that the locking portion (36a) is further formed on the lower side portion of the heat sink (36).
그러나, 제 5 도에 도시된 바와 같은 개선방법은 히트싱크 내의 특정위치에 홀을 삽입하여 진공으로 만들어 적층하기가 곤란하며 상 하 적층되는 패키지 몸체의 표면에 히트싱크가 근접에 있으므로 오히려 상호 적층되는 패키지 몸체에 열이 전달되어 중앙의 패키지는 그 효과가 저하되며, 히트싱크의 삽입으로 인해 상술한 바와 같이 패키지 두께가 증가되어 적층형 패키지에 적용하기 곤란한 단점이 있다.However, the improvement method as shown in FIG. 5 is difficult to stack by inserting a hole at a specific position in the heat sink to make a vacuum, and the heat sink is in close proximity to the surface of the package body to be stacked up and down. Since heat is transferred to the package body, the effect of the central package is reduced, and the thickness of the package is increased as described above due to the insertion of the heat sink, which makes it difficult to apply the laminated package.
아울러, 일반적으로 플라스틱 패키지의 경우 고열 또는 고습도 조건에서 패키지 내부로 수분이 흡습된 후, 약230℃∼240℃의 고온에서 증기상태 솔더링(Vapor Phase Soldering) 또는 I·R 리플로우 하는 과정에서 리드프레임 패드의 하면 또는 접착층에서 수분이 증발되어 팝콘크랙(Popcorn Crack)과 같은 손상을 유발하는 단점이 있다.In addition, in the case of plastic packages, moisture is absorbed into the package under high temperature or high humidity conditions, and the lead frame is subjected to vapor phase soldering or I / R reflow at a high temperature of about 230 ° C to 240 ° C. Moisture is evaporated from the lower surface of the pad or the adhesive layer, which may cause damage such as popcorn cracks.
따라서 이 발명은 상술한 바와 같은 여러 가지 제반 문제점을 감안하고 이를 해결하기 위하여 안출한 것으로서, 이 발명의 목적은 특별한 추가공정 없이 패키지 몸체의 상면 또는 하면에 그루브 즉, 반도체 패키지의 하면 또는 상면에서 금속성 리드프레임의 일부 또는 전부를 노출시키거나, 하면 또는 상면의 특정 위치에서 패키지 몸체를 구성하는 봉지수지의 두께를 얇게하여 그루브에 대응하는 단턱을 형성하여 열전도도를 양호하게 함으로써 자연적으로 히트싱크 역할을 수행할 수 있도록 한 반도체 패키지의 열방출 구조를 제공함에 있으며, 이와 같은 반도체 패키지들이 다수개 적층될 때 그루브 및 단턱이 서로 대응되면서 맞물려 끼워짐으로써 적층된 전체의 실장두께가 감소하는 것을 특징으로 하는 적층형 반도체 패키지의 열방출 구조를 제공함에 있다.Accordingly, the present invention has been made in view of various problems as described above, and an object of the present invention is to provide grooves on the upper or lower surface of the package body, that is, metallic on the lower surface or upper surface of the semiconductor package without any additional process. It naturally exposes part or all of the lead frame, or thins the thickness of the encapsulation resin constituting the package body at a specific position on the lower surface or the upper surface to form a step corresponding to the groove to improve thermal conductivity, thereby naturally serving as a heat sink. To provide a heat dissipation structure of a semiconductor package that can be carried out, when the plurality of such semiconductor packages are stacked, grooves and stepped to correspond to each other to be engaged with each other to reduce the overall mounting thickness of the stacked The heat dissipation structure of the stacked semiconductor package is eliminated. As it has.
또한 이 발명의 다른 목적은 노출된 리드프레임에 열전도성 에폭시나 절연성 접착제를 사용하여 메탈호일(Metal foil)류의 히트싱크를 부착하여 열전달을 양호하게 함과 동시에 노출된 부위의 외부환경으로부터 보호하는 적층형 반도체 패키지의 열방출 구조를 제공함에 있다.In addition, another object of the present invention is to attach heat sinks of metal foil using heat conductive epoxy or insulating adhesive to the exposed lead frame to improve heat transfer and to protect the exposed environment from the external environment. The present invention provides a heat dissipation structure of a stacked semiconductor package.
또한 이 발명의 또 다른 목적은 일반 리드프레임 실장형 반도체 패키지뿐만 아니라 리드-온-칩형 반도체 패키지에 적용할 수 있는 적층형 반도체 패키지의 열방출 구조를 제공함에 있다.In addition, another object of the present invention is to provide a heat dissipation structure of a laminated semiconductor package that can be applied to a lead-on-chip semiconductor package as well as a general leadframe packaged semiconductor package.
또한 이 발명의 또 다른 목적은 적층형 반도체 패키지 실장에 따른 열방출 문제를 해결하여 소자 동작시 신뢰성을 향상시킬 수 있고, 특별한 공정의 추가 없이 대량생산에 적합한 적층형 반도체 패키지의 열방출 구조를 제공함에 있다.In addition, another object of the present invention is to provide a heat dissipation structure of a multilayer semiconductor package suitable for mass production without the addition of a special process by improving the reliability of device operation by solving the heat dissipation problem according to the multilayer semiconductor package mounting. .
위와 같은 목적들을 달성하기 위한 이 발명에 따른 반도체 패키지의 열방출 구조의 특징은, 반도체 칩과; 반도체 칩이 접착된 패드와, 내부/외부리드를 포함하는 리드프레임; 및 반도체 칩과 패드와 내부리드를 봉지하는 패키지 몸체;를 포함하는 반도체 패키지에 있어서, 패키지 몸체의 하면에 리드프레임의 패드의 소정의 영역이 패키지 몸체로부터 노출되도록 적어도 하나 이상의 그루브가 형성되어 있으며, 패키지 몸체의 상면에 적어도 하나 이상의 단턱이 형성되고, 내부리드의 일부가 패키지 몸체로부터 노출되도록 패키지 몸체의 양측면에 다수개의 리세스부가 형성된 점에 있다.Features of the heat dissipation structure of the semiconductor package according to the present invention for achieving the above objects, a semiconductor chip; A lead frame including a pad to which a semiconductor chip is bonded and an inner / outer lead; And a package body encapsulating the semiconductor chip and the pad and the inner lead, wherein at least one groove is formed on a lower surface of the package body such that a predetermined region of the pad of the lead frame is exposed from the package body. At least one step is formed on the upper surface of the package body, and a plurality of recesses are formed on both sides of the package body so that a part of the inner lead is exposed from the package body.
또한 이 발명에 따른 적층형 반도체 패키지의 열방출 구조는 반도체 칩과; 반도체 칩이 접착된 패드와, 내부/외부리드를 포함하는 리드프레임; 및 반도체 칩과 패드와 내부리드를 봉지하는 패키지 몸체;를 포함하는 반도체 패키지에 있어서, 패키지 몸체의 하면에 리드프레임의 패드의 소정의 영역이 패키지 몸체로부터 노출되도록 적어도 하나 이상의 그루브가 형성되어 있으며, 패키지 몸체의 상면에 적어도 하나 이상의 단턱이 형성되고, 내부리드의 일부가 패키지 몸체로부터 노출되도록 리세스부가 형성된 것을 특징으로 하는 적어도 두 개 이상의 부패키지들; 및 기세스부가 형성된 것을 특징으로 하는 상부패키지;를 포함하며, 적어도 두 개 이상의 부패키지들이 적층된 위에 상부패키지가 적층되고 각 외부리드가 솔더에 의해 본딩되어 전기적으로 접속되는 것을 특징으로 한다.In addition, the heat dissipation structure of the stacked semiconductor package according to the present invention includes a semiconductor chip; A lead frame including a pad to which a semiconductor chip is bonded and an inner / outer lead; And a package body encapsulating the semiconductor chip and the pad and the inner lead, wherein at least one groove is formed on a lower surface of the package body such that a predetermined region of the pad of the lead frame is exposed from the package body. At least two subpackages, wherein at least one step is formed on an upper surface of the package body, and a recess is formed to expose a portion of the inner lead from the package body; And an upper package characterized in that a access portion is formed, wherein the upper package is stacked on at least two or more subpackages stacked, and each outer lead is bonded by solder and electrically connected thereto.
이에 더하여, 이 발명에 따른 적층형 반돛 패키지의 열방출 구조는 본딩패드가 형성된 활성면을 갖는 반도체 칩과; 활성면 위에 폴리이미드 테이프가 개재되어 접착된 내부리드와 내부리드에 일체로 형성된 외부리드를 포함하는 리드프레임; 및 반도체 칩과 내부리드를 봉지하느 패키지 몸체; 를 포함하는 리드-온-칩형 반도체 패키지에 있어서, 패키지 몸체의 상면에 내부리드의 상면이 노출되도록 적어도 하나 이상의 그루브가 수평방향으로 형성되어 있으며, 내부리드의 일부가 패키지 몸체로부터 노출되도록 리세스부가 형성된 것을 특징으로 하는 적어도 두 개 이상의 부패키지들;을 포함하며, 적어도 두 개 이상의 부패키지들이 적층된 위에 리드-온-칩형 반도체 패키지가 적층되고 각 외부리드들이 솔더에 의해 본딩되어 전기적으로 접속되는 것을 특징으로 한다.In addition, the heat dissipation structure of the stacked half sail package according to the present invention includes a semiconductor chip having an active surface on which a bonding pad is formed; A lead frame including an inner lead and an outer lead integrally formed on the inner lead to which the polyimide tape is interposed on the active surface; And a package body encapsulating the semiconductor chip and the inner lead; In the lead-on-chip semiconductor package comprising a, at least one groove is formed in a horizontal direction so that the upper surface of the inner lead is exposed on the upper surface of the package body, the recess portion so that a portion of the inner lead is exposed from the package body At least two or more sub-packages, characterized in that formed; the lead-on-chip semiconductor package is stacked on the at least two or more sub-packages are laminated and each external lead is bonded by solder and electrically connected It is characterized by.
이하, 이 발명에 따른 적층형 반도체 패키지의 열방출 구조에 대한 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of a heat dissipation structure of a stacked semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.
이 발명에 따른 실시예들에 대한 상세한 설명에 앞서서 제 6 도에 도시된 이 발명에 따른 적층형 반도체 패키지의 열방출 구조에 적용되는 노출된 리드프레임 패드의 하부 구조를 설명하면 다음과 같다.Prior to the detailed description of the embodiments according to the present invention will be described the lower structure of the exposed leadframe pad applied to the heat dissipation structure of the stacked semiconductor package according to the present invention shown in FIG.
제 6 도를 참조하면, 노출된 리드프레임 패드의 하부 구조는 장방형으로 패키지 몸체(48)의 외주면에 다수개의 외부리드들(49)이 노출되어 있으며, 외부리드(49)와 인접되어 있는 금속성의 리드프레임 패드의 소정의 영역이 노출되어 노출부(45)가 형성된다.Referring to FIG. 6, the lower structure of the exposed leadframe pad has a rectangular shape, and a plurality of outer leads 49 are exposed on the outer circumferential surface of the package body 48, and the metallic structure is adjacent to the outer leads 49. The exposed portion 45 is formed by exposing a predetermined region of the leadframe pad.
이때, 패키지 몸체(48)의 내부에 봉지된 리드프레임 패드의 노출부(45)는 십자형, 원형, 직사각형, 장방형 중 어느 하나로 형성될 수 있음은 자명하다.At this time, it is apparent that the exposed portion 45 of the lead frame pad encapsulated in the package body 48 may be formed of any one of a cross, a circle, a rectangle, and a rectangle.
[실시예 1]Example 1
제 7 도 및 제 8 도는 상술된 제 6 도의 노출된 리드프레임 패드를 이용한 것으로서, 이 발명에 따른 반도체 패키지의 열방출 구조의 다양한 실시예들을 나타낸 단면도이다.7 and 8 are cross-sectional views illustrating various embodiments of a heat dissipation structure of a semiconductor package according to the present invention, using the exposed leadframe pad of FIG. 6 described above.
먼저, 제 7 도를 참조하면, 반도체 패키지의 열방출 구조(60)는 금속성의 리드프레임 패드(53) 위에 반도체 칩(51)이 열전도성 에폭시(52)에 의해 접착되고, 반도체 칩(51)의 전극패드(도시 생략됨)와 내부리드(59a)가 와이어(54)로 전기적으로 연결된 후, EMC 와 같은 봉지수지로 봉지되어 외부리드(59)가 노출되도록 패키지 몸체(58)가 형성되며, 이와 같은 구조의 반도체 패키지(60)의 하면에서 리드프레임 패드(53)의 소정의 영역이 노출되도록 적어도 하나 이상의 그루브(55)가 패키지 몸체(58)의 하부에 형성된 구조이며, 이하 이와 같은 반도체 패키지를 편의상 상부패키지로 칭한다.First, referring to FIG. 7, in the heat dissipation structure 60 of the semiconductor package, the semiconductor chip 51 is adhered by the thermally conductive epoxy 52 on the metallic leadframe pad 53, and the semiconductor chip 51 is attached. After the electrode pad (not shown) and the inner lead (59a) is electrically connected to the wire 54, the package body 58 is formed so as to be sealed with an encapsulation resin such as EMC to expose the outer lead (59), At least one groove 55 is formed under the package body 58 so that a predetermined region of the lead frame pad 53 is exposed on the bottom surface of the semiconductor package 60 having such a structure. For convenience, referred to as the upper package.
다음, 제 8도를 참조하면, 이 발명에 따른 반도체 패키지의 열방출 구조(60')는 금속성의 리드프레임 패드(53) 위에 반도체 칩(51)이 열전도성 에폭시(52)와 같은 접착제로 접착되고, 반도체 칩(51)의 전극패드와 내부리드(59a)가 와이어(54)로 전기적으로 연결된후, 봉지수지로 봉지되어 패키지 몸체(58)가 형성되며, 이와 같은 구조의 반도체 패키지(60')의 하면에서 리드프레임 패드(53)의 소정의 영역이 노출되도록 적어도 하나 이상의 그루브(55)가 패키지 몸체(58)의 하면에 형성되어 있고, 반도체 패키지의 상면에서 패키지 몸체(58)가 편편하지 않도록 그루브(55)와 대응 하는 적어도 하나 이상의 단턱(57)이 형성되어 있으며, 반도체 패키지의 내부리드(59a)의 일부가 패키지 몸체(58)로부터 노출되도록 패키지 몸체(58)의 측면 일부가 제거되어 리세스부(56)가 형성된 구조이며, 이하 이와 같은 반도체 패키지를 편의상 부패키지로 칭한다.Next, referring to FIG. 8, the heat dissipation structure 60 ′ of the semiconductor package according to the present invention is bonded to the semiconductor chip 51 with an adhesive such as a thermally conductive epoxy 52 on the metallic leadframe pad 53. The electrode pad of the semiconductor chip 51 and the inner lead 59a are electrically connected to each other by a wire 54, and then encapsulated with an encapsulation resin to form a package body 58. The semiconductor package 60 ′ having such a structure is formed. At least one groove 55 is formed on the bottom surface of the package body 58 so that a predetermined area of the lead frame pad 53 is exposed on the bottom surface of the bottom surface), and the package body 58 is not flat on the top surface of the semiconductor package. At least one stepped portion 57 corresponding to the groove 55 is formed, and a portion of the side surface of the package body 58 is removed so that a part of the inner lead 59a of the semiconductor package is exposed from the package body 58. The recessed part 56 is formed This semiconductor package is referred to as a subpackage for convenience.
이와 같이 구성된 반도체 패키지의 열방출 구조를 적용한 제 10 도는 이 발명에 따른 적층형 반도체 패키지의 열방출 구조(70)의 일 실시예를 나타낸 단면도이다.10 is a cross-sectional view showing an embodiment of the heat dissipation structure 70 of the stacked semiconductor package according to the present invention.
제 10 도를 참조하면, 적층형 반도체 패키지의 열방출 구조(70)는 인쇄회로기판(61) 위에 하면부의 그루브(55)와 상면부의 단턱(57)과 측면부의 리세스부(56)가 각각 형성된 두 개의 부패키지(62, 63) 들이 그루브(55)와 단턱(57)이 대응되면서 적층되어 실장되고, 상층의 부패키지(63) 위에 하면부의 그루브(55)만 형성된 상부패키지(64)가 적층되어 실장된 후, 부패키지들(62, 63)과 상부패키지(64)의 각 외부리드들(59)이 솔더에 의해 본딩되어 전기적으로 접속되도록 함으로서 3D패키지 형태로 되어 있다. 따라서 이와 같이 구성된 적층형 반도체 패키지의 열방출 구조(70)는 적층된 반도체 패키지의 사이에서 그루브(55) 및 단턱(57)에 의해 형성되는 홈(55a)에 의해 노출되는 리드프레임 패드의 소정의 영역으로부터 열방출을 용이하도록 한다. 또한, 그루브(55)와 단턱(57)이 대응될 때 맞물리는 요철과 같이 끼워질 수 있으며, 이로 인해 적층형 반도체 패키지의 전체 실장두께가 감소할 수 있다.Referring to FIG. 10, the heat dissipation structure 70 of the stacked semiconductor package includes a groove 55 at a lower surface, a stepped portion 57 at a top surface, and a recess 56 at a side surface on a printed circuit board 61, respectively. The two subpackages 62 and 63 are stacked and mounted while the grooves 55 and the step 57 correspond to each other, and the upper package 64 having only the grooves 55 formed on the lower surface thereof is stacked on the upper subpackage 63. After being mounted and mounted, the subpackages 62 and 63 and the respective outer leads 59 of the upper package 64 are bonded by solder and electrically connected to each other to form a 3D package. Therefore, the heat dissipation structure 70 of the stacked semiconductor package configured as described above has a predetermined area of the lead frame pad exposed by the groove 55a formed by the groove 55 and the step 57 between the stacked semiconductor packages. To facilitate heat dissipation from the substrate. In addition, when the groove 55 and the step 57 are corresponded to each other, the groove 55 may be fitted together with the unevenness, which may reduce the overall mounting thickness of the stacked semiconductor package.
[실시예 2]Example 2
제 9 도는 이 발명에 따른 반도체 패키지의 열방출 구조(60)의 또다른 실시예를 나타낸 단면도이다.9 is a cross-sectional view showing another embodiment of the heat dissipation structure 60 of the semiconductor package according to the present invention.
첨부된 제 9도를 참조하면, 이 발명에 따른 반도체 패키지의 열방출 구조(60)는 금속성의 리드프레임 패드(53)위에 반도체 칩(51)이 열전도성 에폭시(52)와 같은 접착제에 의해 접착되고, 반도체 칩(51)의 전극패드와 내부리드(59a)가 와이어(54)로 전기적으로 연결된후, EMC와 같은 봉지수지로 봉지되어 패키지 몸체(58)가 형성되어 있으며, 반도체 패키지의 하면에서 리드프레임 패드(53)의 소정의 영역이 패키지 몸체(58)로부터 노출되도록 적어도 하나 이상의 그루브(55)들이 형성되어 있고, 그루브들(55)을 통해 노출된 리드프레임 패드(53)의 소정의 영역에 열전도성 접착제(52)로 메탈호일들(40)이 장착되며, 반도체 패키지의 내부리드(59a)의 일부가 패키지 몸체(58)로부터 노출되도록 리세스부(56)가 형성된 구성으로 되어 있다.Referring to FIG. 9, the heat dissipation structure 60 of the semiconductor package according to the present invention is bonded to the semiconductor chip 51 by an adhesive such as a thermally conductive epoxy 52 on the metallic leadframe pad 53. The electrode pad of the semiconductor chip 51 and the inner lead 59a are electrically connected to each other by a wire 54, and then encapsulated with an encapsulation resin such as EMC to form a package body 58. At least one groove 55 is formed so that a predetermined area of the leadframe pad 53 is exposed from the package body 58, and a predetermined area of the leadframe pad 53 exposed through the grooves 55. The metal foils 40 are mounted on the thermally conductive adhesive 52, and the recess 56 is formed such that a part of the inner lead 59a of the semiconductor package is exposed from the package body 58.
또한 메탈호일(40)은 고 열전도도를 갖는 구리, 구리 합금, 알루미늄(Aluminum), 알루미늄 합금(Aluminum alloy), 스틸(Steel), 스테인레스 스틸(Stainless steel)중 임의의 군으로 선택되어 형성될 수 있다.In addition, the metal foil 40 may be formed by selecting any one of copper, copper alloy, aluminum, aluminum alloy, steel, and stainless steel having high thermal conductivity. have.
이와 같이 구성된 반도체 패키지의 열방출 구조(60)를 적용한 제 11 도는 이 발명에 따른 적층형 반도체 패키지의 열방출 구조(70)의 다른 실시예를 나타낸 단면도이다.11 is a cross-sectional view showing another embodiment of the heat dissipation structure 70 of the stacked semiconductor package according to the present invention.
첨부된 제 11 도를 참조하면, 이 발명에 따른 적층형 반도체 패키지의 열방출 구조(70)는 인쇄회로기판(61) 위에 하면부의 그루브(55)와 측면부의 리세스부(56)가 형성되고 하면부의 그루브를 통해 노출된 소정의 영역에 열전도성 접착제를 통해 메탈호일(40)이 장착된 두 개의 부패키지들(65, 66)이 적층되어 실장되고, 상층의 부패키지(66) 위에 하면의 그루브내(55)에 메탈호일(40)이 장착된 상부패키지(67)가 차례로 적층되어 실장된 후, 부패키지들(65, 66)과 상부패키지(67)의 각 외부리드들(59)이 솔더에 의해 본딩되어 전기적으로 접속함으로서 3D패키지 형태로 되어 있다.Referring to FIG. 11, in the heat dissipation structure 70 of the stacked semiconductor package according to the present invention, the groove 55 of the lower surface and the recess 56 of the side surface are formed on the printed circuit board 61. Two subpackages 65 and 66 on which the metal foil 40 is mounted are laminated and mounted on a predetermined area exposed through the negative groove, and the lower surface groove is formed on the upper subpackage 66. After the upper package 67 having the metal foil 40 mounted thereon is stacked and mounted in the inner 55, the subpackages 65 and 66 and the respective outer leads 59 of the upper package 67 are soldered. It is bonded to and electrically connected to form a 3D package.
따라서 이와 같이 구성된 적층형 반도체 패키지의 열방출 구조는 적층된 반도체 패키지의 사이사이에서 그루브를 통해 노출된 리드프레임 패드의 소정의 영역에 장착된 메탈호일들에 의해 열방출을 용이하도록 한다. 특히, RAM 소자는 다운 본딩(Down bonding) 또는 그라운드 본딩(Ground bonding)되어 있기 때문에 열이 가장 많이 발생하는 전원공급단자(Vcc, Vss)가 리드프레임 패드와 연결되어 메탈호일들에 의한 열방출 특성을 극대화할 수 있다.Therefore, the heat dissipation structure of the stacked semiconductor package configured as described above facilitates heat dissipation by metal foils mounted on predetermined regions of the lead frame pads exposed through the grooves between the stacked semiconductor packages. In particular, since RAM devices are down-bonded or ground-bonded, the power supply terminals (Vcc, Vss), which generate the most heat, are connected to the leadframe pads, and thus heat dissipation characteristics due to metal foils. Can be maximized.
[실시예 3]Example 3
한편, 제 12 도는 이 발명에 따른 리드-온-칩형 반도체 패키지의 열방출 구조(80)의 일 실시예를 나타낸 사시도이다.12 is a perspective view showing an embodiment of the heat dissipation structure 80 of the lead-on-chip type semiconductor package according to the present invention.
제 12 도를 참조하면, 리드-온-칩형 반도체 패키지의 열방출 구조(80)는 반도체 칩(71)의 활성면 위에 폴리이미드 테이프(72)가 개재되어 다수개의 리드프레임의 내부리드들(73)이 접착되어 있고, 반도체 칩의 본딩패드들(77)과 내부리드들(73)이 와이어(74)로 본딩되어 전기적으로 연결되어 있으며, 이와 같은 결과적 구조의 상면에서 측면 리세스부(도시되지 않음)가 형성되어 내부리드(73)의 일부가 노출되고 또한 적어도 하나 이상의 그루브(75)가 형성되어 내부리드의 상면(73a)이 노출될 수 있도록 EMC와 같은 봉지수지로 봉지되어 패키지 몸체(78)가 형성되어 있다. 이때, 미설명된 도면보후 79는 내부리드와 일체로 형성된 외부리드가 패키지 몸체(78)의 외부에서 J형으로 굴곡된 모습을 나타낸다.Referring to FIG. 12, the heat dissipation structure 80 of the lead-on-chip type semiconductor package includes the inner leads 73 of the plurality of lead frames with a polyimide tape 72 interposed on the active surface of the semiconductor chip 71. ) And the bonding pads 77 and the inner leads 73 of the semiconductor chip are bonded by wires 74 and electrically connected to each other, and the side recesses (not shown) on the upper surface of the resulting structure. Is formed so that a portion of the inner lead 73 is exposed and at least one groove 75 is formed to be encapsulated with an encapsulation resin such as EMC so as to expose the top surface 73a of the inner lead. ) Is formed. At this time, the non-explained figure 79 shows a state in which the outer lead formed integrally with the inner lead is bent in the J shape on the outside of the package body 78.
제 13 도는 이 발명에 따른 리드-온-칩형 적층형 반도체 패키지의 열방출 구조(90)의 일 실시예를 나타낸 단면도이다.13 is a cross-sectional view showing an embodiment of the heat dissipation structure 90 of the lead-on-chip stacked semiconductor package according to the present invention.
제 13 도를 참조하면, 상술한 바와 같은 제 12 도의 리드-온-칩형 반도체 패키지의 패키지 몸체의 상면에서 리드프레임의 내부리드(73)의 상면(73a)이 부분 노출되도록 수평방향으로 형성된 다수개의 그루브(75) 및 측면부의 리세스부(76)를 갖는 세 개의 부패키지들(82, 83, 84)이 인쇄회로기판상(81)에 적층되어 실장되고, 상층의 부패키지(84) 위에 그루브가 형성되지 않은 리드-온-칩형 반도체 패키지(85)가 적층되어 실장된 후, 이들 부패키지들(82, 83, 84)과 리드-온-칩형 반도체 패키지(85)의 각 외부리드들(79)이 솔더에 의해 본딩되어 전기적으로 접속되도록 함으로서 적층형 반도체 패키지 형태로 구성되어 있다. 따라서 상기 적층된 부패키지들 사이에서 형성되는 그루브들에 의한 공간으로 열방출을 용이하게 할 수 있다.Referring to FIG. 13, a plurality of horizontally formed upper portions 73a of the inner lead 73 of the lead frame are partially exposed on the upper surface of the package body of the lead-on-chip semiconductor package of FIG. 12 as described above. Three subpackages 82, 83, and 84 having a groove 75 and a recessed portion 76 of the side portion are stacked and mounted on the printed circuit board 81, and the groove is formed on the upper subpackage 84. After the stacked lead-on-chip type semiconductor package 85 is stacked and mounted, the external packages 79 of the subpackages 82, 83, and 84 and the lead-on-chip type semiconductor package 85 are formed. ) Is bonded by solder and electrically connected to each other, thereby forming a stacked semiconductor package. Therefore, heat dissipation can be facilitated into a space formed by grooves formed between the stacked subpackages.
[실시예 4]Example 4
제 14 도는 이 발명에 따른 리드-온-칩형 적층형 반도체 패키지의 열방출 구조(90)의 다른 실시예를 나타낸 단면도이다.14 is a cross-sectional view showing another embodiment of the heat dissipation structure 90 of the lead-on-chip stacked semiconductor package according to the present invention.
먼저, 실시예 설명에 앞서서, 본 실시예에서는 제 12 도와 동일한 구조의 리드-온-칩형 반도체 패키지의 열방출 구조(80)를 기본적인 구성으로 하고, 패키지 몸체(78)의 상면에 수평방향으로 형성된 다수개의 그루브(75)내에 열전도성 접착제(92)를 도포한 후, 메탈호일(91)을 노출된 내부리드의 상면(73a) 위에 장착하고 있는 리드-온-칩형 반도체 패키지를 준비한다.First, prior to the description of the embodiment, in this embodiment, the heat dissipation structure 80 of the lead-on-chip semiconductor package having the same structure as that of the twelfth structure has a basic configuration, and is formed horizontally on the upper surface of the package body 78 After applying the thermally conductive adhesive 92 to the plurality of grooves 75, a lead-on-chip semiconductor package in which the metal foil 91 is mounted on the upper surface 73a of the exposed inner lead is prepared.
또한, 이때 메탈호일(91)은 위에서 설명한 바와 같이, 고 열전도도를 갖는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스테인레스 스틸 중 임의의 군으로 선택되어 형성된다.In this case, as described above, the metal foil 91 is formed by selecting any one of copper, a copper alloy, aluminum, an aluminum alloy, steel, and stainless steel having high thermal conductivity.
다음, 이와 같이 준비된 리드-온-칩형 적층형 반도체 패키지의 패키지 몸체의 상면에서 리드프레임의 내부리드의 상면 일부가 노출되도록 다수개의 그루브(75)가 수평방향으로 형성되어 그루브(75) 내의 노출된 내부리드의 상면(73a) 위에 열전도성 접착제(92)로 메탈호일(91)이 장착되고 양측면에 리세스부(76)를 갖는 세 개의 부패키지들(86, 87, 88)이 인쇄회로기판(81)위에 적층되어 실장되고, 상층의 부패키지(88) 위에 그루브가 형성되지 않은 리드-온-칩형 반도체 패키지(89)가 적층되어 실장된 후, 이들 부패키지들(86, 87, 88)과 리드-온-칩형 반도체 패키지(89)의 각 외부리드들(79)이 솔더에 의해 본딩되어 전기적으로 접속되도록 함으로서 적층형 반도체 패키지 형태로 구성되어 있다. 따라서 상기 적층된 부패키지들 사이사이에서 그루브 내의 노출된 리드프레임 위에 장착된 메탈호일들을 통해 공간으로 열방출을 용이하게 할 수 있다.Next, a plurality of grooves 75 are formed in a horizontal direction so that a portion of the upper surface of the inner lead of the lead frame is exposed from the upper surface of the package body of the prepared lead-on-chip type stacked semiconductor package as described above. Three subpackages 86, 87, and 88 having a metal foil 91 mounted on the upper surface 73a of the lid with a thermally conductive adhesive 92 and recesses 76 on both sides are printed circuit boards 81. The lead-on-chip semiconductor package 89 having no groove is formed on the upper subpackage 88 by stacking and mounting the subpackages 86, 87, and 88. Each of the external leads 79 of the on-chip semiconductor package 89 is bonded by solder and electrically connected to each other, thereby forming a stacked semiconductor package. Therefore, it is possible to facilitate heat dissipation into spaces through the metal foils mounted on the exposed leadframes in the grooves between the stacked subpackages.
이상과 같이, 이 발명에 따른 적층형 반도체 패키지의 열방출 구조는 위와 같은 다양한 실시예들에서 언급된 바와 같이, 종래기술과 비교하여 히트싱크를 공정 중에 제조하는 것보다 제조공정이 간단하고 패키지 몸체의 리드프레임 노촐부위의 리세스부를 통해 외부리드들을 삽입하여 접속하는 것이므로 적층형 패키지의 과제인 전체 실장두께를 줄일 수 있고, 열방출이 용이하기 때문에 저가의 대량생산이 용이한 고 열방출용 반도체 패키지를 얻을 수 있다.As described above, the heat dissipation structure of the stacked semiconductor package according to the present invention has a simpler manufacturing process than manufacturing the heat sink in the process and the package body as compared with the related art, as mentioned in various embodiments as described above. Since the external leads are inserted through the recesses in the lead frame nozzles, the overall mounting thickness, which is a task of the stacked package, can be reduced, and heat dissipation is easy. You can get it.
결과적으로 이 발명은 리드프레임 실장형 또는 리드-온-칩형 적층형 반도체 패키지의 열방출 구조에 있어서; 반도체 패키지의 하면에서 리드프레임 패드의 소정 영역이 패키지 몸체와 수직한 방향으로 노출되도록 적어도 하나 이상의 그루브들이 형성되고, 그루브들의 리드프레임때문에 열전도성 접착제로 메탈호일들이 장착되며, 반도체 패키지의 내부리드의 일부가 패키지 몸체로부터 노출되어 경사지도록 패키지 몸체의 측면에 리세스부가 형성된 반도체 패키지의 열방출 구조를 적용하거나; 상기 리드-온-칩형 적층형 반도체 패키지 몸체의 상면에서 리드프레임의 내부리드의 상면이 부분 노출되도록 복수개의 리세스부와 다수개의 그루브가 수평방향으로 형성되어 상기 그루브의 노출된 내부리드의 상면 위에 열전도성 접착제로 메탈호일들이 접착된 반도체 패키지의 열방출 구조를 적용함으로써, 소자 동작시 발생되는 열을 효과적으로 방출하여 신뢰성을 향상시킬 수 있는 고 열방출용 반도체 패키지에 유용하게 적용되는 장점이 있다.As a result, the present invention is directed to a heat dissipation structure of a leadframe mounted or lead-on-chip stacked semiconductor package; At least one groove is formed on the bottom surface of the semiconductor package so that a predetermined area of the leadframe pad is exposed in a direction perpendicular to the package body, and metal foils are mounted with a thermally conductive adhesive due to the leadframe of the grooves. Applying a heat dissipation structure of the semiconductor package in which a recess is formed on a side of the package body so that a portion thereof is exposed and inclined from the package body; A plurality of recesses and a plurality of grooves are formed in a horizontal direction so that the upper surface of the inner lead of the lead frame is partially exposed from the upper surface of the lead-on-chip type stacked semiconductor package body so that the thermoelectric is formed on the upper surface of the exposed inner lead of the groove. By applying the heat dissipation structure of the semiconductor package to which the metal foils are bonded with the conductive adhesive, there is an advantage that it is usefully applied to the high heat dissipation semiconductor package that can effectively release the heat generated during the operation of the device to improve the reliability.
이와 같이 이 발명에 따른 적층형 반도체 패키지의 열방출 구조에 의하면, 증기상태 솔더링 또는 I·R 리플로우 하는 과정에서 리드프레임 패드의 하면 또는 접착층에서 증발되어 발생되는 팝콘 크랙(Popcorn Crack)의 유발을 방지하여 반도체 패키지의 신뢰성을 향상시킴과 아울러 리드-온-칩형 반도체 패키지에서도 패키지 몸체의 상면 크랙을 방지할 수 있는 이점이 있다.As described above, according to the heat dissipation structure of the stacked semiconductor package according to the present invention, it is possible to prevent the occurrence of popcorn cracks generated by evaporation from the lower surface or the adhesive layer of the lead frame pad during the process of soldering steam or reflowing I.R. As a result, the reliability of the semiconductor package may be improved, and the top-side crack of the package body may be prevented in the lead-on-chip semiconductor package.
또한, 이 발명에 따른 적층형 반도체 패키지의 열방출 구조는 그 제조공정에서 별도의 추가공정 없이 간단한 적층이 가능하고, 개개의 반도체 패키지들이 적층될 때 대응되는 한 쌍의 그루브와 단턱이 서로 요철과 같이 맞물려 끼워질 수 있으므로 전체적인 실장두께가 감소될 수 있으며, 나아가 적층구조가 안정되고 로우 코스트화가 가능한 이점이 있다.In addition, the heat dissipation structure of the stacked semiconductor package according to the present invention can be easily laminated without any additional process in the manufacturing process, and a pair of grooves and stepped portions corresponding to each other when the individual semiconductor packages are stacked, such as irregularities Since it can be interlocked, the overall mounting thickness can be reduced, and furthermore, there is an advantage that the lamination structure is stable and the cost can be reduced.
따라서, 이 발명에 따른 적층형 반도체 패키지의 열방출 구조는 에스오제이(SOJ) 타입, 티에스오제이(TSOJ) 타입, 큐에프제이(QFJ) 타입, 티규에프제이(TQFJ) 타입 및 피엘엘(PLL) 등의 모든 적층형 패키지에 적용 가능하다.Accordingly, the heat dissipation structure of the stacked semiconductor package according to the present invention is SOJ type, TSOJ type, QFJ type, TQFJ type, PLL, etc. Applicable to all stacked packages.
상술한 바와 같이 이 발명에 따른 적층형 반도체 패키지의 열바울 구조는 리드프레임 실장형 패키지 또는 리드-온-칩형 적층형 반도체 패키지에 제각기 적용되는 열방출 구조를 기본적인 구성으로 하고, 열방출 특성에 따라 노출된 리드프레임위에 다양한 재질의 메탈호일들을 장착함으로써 열방출 특성을 극대화하여 적층된 패키지의 크랙등 패키지의 손상을 방지할 수 있으며, 이 발명의 기술적 사상이 벗어나지 않는 범위 내에서 본 실시예들에 국한되지 않고 다양한 변조 변화가 가능함은 자명하다.As described above, the thermal bowl structure of the stacked semiconductor package according to the present invention has a heat dissipation structure applied to a lead frame mounted package or a lead-on-chip stacked semiconductor package, respectively, and is exposed according to heat dissipation characteristics. By installing metal foils of various materials on the lead frame, it is possible to prevent damage to the package such as cracks of the stacked packages by maximizing the heat dissipation characteristics, and is not limited to the present embodiments without departing from the technical spirit of the present invention. Obviously, various modulation variations are possible.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004582A KR0163864B1 (en) | 1995-03-07 | 1995-03-07 | Heat dispersion structure of stacked package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004582A KR0163864B1 (en) | 1995-03-07 | 1995-03-07 | Heat dispersion structure of stacked package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035989A KR960035989A (en) | 1996-10-28 |
| KR0163864B1 true KR0163864B1 (en) | 1998-12-01 |
Family
ID=19409318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004582A KR0163864B1 (en) | 1995-03-07 | 1995-03-07 | Heat dispersion structure of stacked package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163864B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9730365B2 (en) | 2012-12-30 | 2017-08-08 | General Electric Company | Heat sink apparatus and method for power semiconductor device module |
-
1995
- 1995-03-07 KR KR1019950004582A patent/KR0163864B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035989A (en) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260997B1 (en) | Semiconductor package | |
| US6507098B1 (en) | Multi-chip packaging structure | |
| US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6919631B1 (en) | Structures for improving heat dissipation in stacked semiconductor packages | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US6731015B2 (en) | Super low profile package with stacked dies | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| US6703698B2 (en) | Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same | |
| US6743658B2 (en) | Methods of packaging an integrated circuit | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| US6703713B1 (en) | Window-type multi-chip semiconductor package | |
| US20070069371A1 (en) | Cavity chip package | |
| KR101166575B1 (en) | Semiconductor multi-package module having wire bond interconnection between stacked packages | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
| US20030155145A1 (en) | Thermally enhanced semiconductor build-up package | |
| US7187070B2 (en) | Stacked package module | |
| KR0163864B1 (en) | Heat dispersion structure of stacked package | |
| JP3408375B2 (en) | Semiconductor device | |
| JPH0897336A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |