KR100191321B1

KR100191321B1 - Scramble data end detection apparatus

Info

Publication number: KR100191321B1
Application number: KR1019960019367A
Authority: KR
Inventors: 박주하
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-05-31
Filing date: 1996-05-31
Publication date: 1999-06-15
Also published as: KR970078619A

Abstract

본 발명은 디지탈신호처리시스템에 관한 것으로, 특히 한정 수신을 하도록 소정 데이타 단위로 스크램블되어 있는 입력신호의 데이타 끝부분(end)을 정확히 검출하여 디스크램블이 이루어질 수 있도록 하는 스크램블 데이타의 끝부분(End)검색장치에 관한 것이다. 따라서, 본 발명은 스크램블을 이용하는 유료방송 환경의 디지탈 TV 시스템에서 스크램블의 단위인 프레임이 가변적일 경우 이에 따른 프레임앤드에 대응하기 위해 다양한 프레임 입력방식을 지원하므로 프레임앤드를 정확히 검출하여 디스크램블이 이루어질 수 있는 잇점을 제공한다.The present invention relates to a digital signal processing system and, more particularly, to a digital signal processing system in which an end part of an input signal scrambled with a predetermined data unit for limited reception is accurately detected and an end part of a scrambled data ) Search device. Therefore, in the digital TV system of the pay TV environment using the scramble, if the frame, which is a unit of scrambling, is variable, various frame input methods are supported to cope with the frame end, so that the frame end is accurately detected and descrambled It provides the advantage of being able to.

Description

Scrambled data end search device

제1도는 일반적인 위성방송 수신기를 나타내는 블록구성도.FIG. 1 is a block diagram showing a general satellite broadcast receiver. FIG.

제2도는 스크램블된 데이타의 프레임끝부분(Frame-End)의 위치를 설명하기 위한 개념도.FIG. 2 is a conceptual diagram for explaining the position of a frame end of scrambled data. FIG.

제3도는 본 발명의 프레임앤드검출부(62)를 내장한 디스크램블러(60)를 나타낸 구성도.FIG. 3 is a block diagram showing a descrambler 60 incorporating the frame and detector 62 of the present invention. FIG.

제4도는 제3도의 프레임앤드검출부(63)를 상세히 도시한 구성도.FIG. 4 is a configuration diagram showing the frame and detector 63 of FIG. 3 in detail;

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

62 : 프레임앤드검출부 64 : 디스크램블부62: frame and detector 64: descrambler

621 : D-플립플롭 623 : N-비트레지스터621: D-flip flop 623: N-bit register

625 : N-비트카운터 627 : 비교기625: N-bit counter 627: comparator

628 : 논리곱게이트 629 : MUX628: AND gate 629: MUX

본 발명은 디지탈신호처리시스템에 관한 것으로, 특히 한정 수신을 하도록 소정 데이타 단위로 스크램블되어 있는 입력신호의 데이타 끝부분(end)을 정확히 검출하여 디스크램블이 이루어질 수 있도록 하는 스크램블 데이타의 끝부분(End)검색장치에 관한 것이다.The present invention relates to a digital signal processing system and, more particularly, to a digital signal processing system in which an end part of an input signal scrambled with a predetermined data unit for limited reception is accurately detected and an end part of a scrambled data ) Search device.

일반적으로 유로방송시스템에서는 위성방송국에서 신호를 정송하기 전에 스크램블링(Scambling)이라는 방법을 이용하여 유료방송 서비스에 가입된 사람만이 방송을 시청할 수 있도록 하고 있다. 다시 말하면, 유료방송 시청에는 스크램블이 걸려 있어 계약없이는 시청할 수 없다. 그러므로, 계약자에는 디스크램블러(Descambler : 해독기)가 설치되어 있어야 한다.Generally, in a Euro broadcasting system, only a person who is subscribed to a pay-TV service can view a broadcast using a method called scrambling before a signal is transmitted from a satellite broadcasting station. In other words, pay-TV broadcasts are scrambled and can not be viewed without a contract. Therefore, the contractor must have a descrambler installed.

제1도는 일반적인 위성방송수신기를 나타내는 블록구성도이다. 시청자가 유료방송 프로그램의 시청을 원할 때, 수신기는 유료방송관리센터로 모뎀(100)을 통해 접속을 요구한다. 이때, 제어부(40)는 모뎀(100)을 통해 수신기의 고유번호를 송신한다. 가입자관리시스템에서는 이 고유번호를 인가받아 지금 어떤 가입자가 접속을 요구하는지를 알 수 있다. 제1도에서, 우선 디지탈 입력신호는 채널부(70)를 통해 디멀트플렉서(80)로 입력된다. 디멀티플렉서(80)는 비데오신호 및 오디오신호를 각각 분리하여 비데오디코더(90) 및 오디오디코더(95)로 출력한다. 비데오디코더(90) 및 오디오디코더(95)는 비데오신호와 오디오신호를 복호화하여 각각 출력한다.FIG. 1 is a block diagram illustrating a general satellite broadcast receiver. When the viewer wants to view the pay-TV program, the receiver requests the connection via the modem 100 to the pay-TV broadcast management center. At this time, the control unit 40 transmits the unique number of the receiver through the modem 100. The subscriber management system can grant this unique number to know which subscriber is currently requesting a connection. In FIG. 1, a digital input signal is input to a demultiplexer 80 through a channel unit 70. The demultiplexer 80 separates the video signal and the audio signal from each other and outputs them to the video decoder 90 and the audio decoder 95. The video decoder 90 and the audio decoder 95 decode the video signal and the audio signal, respectively, and output them.

한편, 디멀티플렉서(80)는 채널부(70)로부터 스크램블된 신호를 입력받게 되면, 제어부(40)로 입력신호가 스크램블되었다는 신호를 출력한다. 디스크램블러(60)는 제어부(40)의 제어신호에 따라 일정 단위로 스크램블된 입력신호를 인가받아 디스크램블한다. 즉, 도면에 미도시된 송신측의 스크램블러는 프로그램을 구성하는 일정 단위의 데이타에 대하여 초기화를 반복하여 수신측의 채널부(70)로 전송한다. 여기서, 일정 단위의 데이타는 프레임(frame)으로 정한다. 디스크램블러(60)는 송신한 데이타형식에 알맞게 수신된 데이타를 처리해야 하므로, 디스크램블러(60)는 입력되는 데이타를 프레임단위로 처리하게 된다. 그러므로, 프레임의 중간에서는 디스크램블이 시작될 수 없고, 항상 프레임의 처음부터 디스크램블이 되어야 한다. 따라서, 디스크램블러(60)는 매 프레임의 끝에서 초기화되어 새로운 프레임이 시작되면, 디스크램블을 시작한다. 그러나, 만일 시청자가 스크램블되어 있는 방송을 선택하였을 때, 그 프레임이 너무 길어 새로운 프레임의 시작을 기다리는데 오래 걸린다면, 시청자가 불만을 가질 수 있다. 실제로 스크램블에 이용되는 프레임의 크기는 매우 작아 디스크램블 지연시간은 무시할 정도이다. 또한 프레임의 크기가 고정되어 있는 경우가 대부분이지만, 국제압축 표준구격인 MPEG2의 Transport Stream Packet의 Payload 크기(1∼184byte)를 프레임의 크기로 정하여 가변프레임을 사용하는경우도 있다. 가변프레임을 사용하는 경우 디스크램블러에 한 프레임이 끝난 것을 알리는 신호가 반드시 필요하다.On the other hand, when receiving the scrambled signal from the channel unit 70, the demultiplexer 80 outputs a signal indicating that the input signal is scrambled to the control unit 40. The descrambler 60 receives the scrambled input signal according to a control signal of the controller 40 and descrambles the scrambled input signal. In other words, the scrambler on the transmitting side, not shown in the figure, repeatedly initializes the data of a certain unit constituting the program and transmits it to the channel unit 70 on the receiving side. Here, the data of a predetermined unit is determined as a frame. Since the descrambler 60 has to process data received in accordance with the transmitted data format, the descrambler 60 processes the inputted data in frame units. Therefore, descrambling can not be started in the middle of a frame and always descrambled from the beginning of the frame. Accordingly, the descrambler 60 starts descrambling when a new frame is started at the end of every frame. However, if a viewer selects a scrambled broadcast, if the frame is too long and takes a long time to wait for the start of a new frame, the viewer may be disgruntled. In fact, the size of the frame used for scrambling is so small that the descramble delay time is negligible. In addition, although the frame size is mostly fixed, a variable frame may be used by setting the payload size (1 to 184 bytes) of the MPEG2 Transport Stream Packet as the frame size. When a variable frame is used, a signal indicating that one frame has ended is indispensable to the descrambler.

제2도는 스크램블된 데이타의 프레임앤드(End)의 위치를 설명하기 위한 개념도이다. 스크램블된 데이타(제2(다)도)의 프레임앤드를 알려주는 방법은 여러 가지가 있다. 그 중 하나로, 매 프레임마다 프레임의 크기를 먼저 디스크램블러에 보내주는 방법이 있다. 다른 방법으로는 제2(라)도에 도시된 바와 같이 프레임의 최종 데이타(a)에서만 액티브(active)되는 Last_Byte를 스크램들된 데이타와 함께 보내주는 방법이 있다. 그러나, 이와같은 가변 프레임을 사용할 경우, 상술한 Last_Byte와 같이 최종 데이타가 나오기 1클럭전에 미리 나오는 경우(제2(마)도 참조)도 있어 디스크램블러의 입력 인터페이스를 어렵게 하는 문제점이 있었다.FIG. 2 is a conceptual diagram for explaining the position of a frame end of scrambled data. FIG. There are various methods for indicating the frame end of the scrambled data (second (c)). One method is to send the size of the frame to the descrambler first for every frame. Alternatively, as shown in FIG. 2 (d), there is a method of transmitting a Last_Byte, which is active only in the final data (a) of the frame, together with the scrambled data. However, when such a variable frame is used, there is a problem in that the input interface of the descrambler becomes difficult, as in the case of the Last_Byte described earlier (see also FIG. 2 (a)) before the last data comes out.

따라서, 본 발명의 목적은 위와같은 문제점을 해결하기 위해 스크램블을 이용하는 유로방송 환경의 디지탈 TV 시스템에서 스크램블의 단위인 프레임이 가변적일 경우 이엥 따른 프레임앤드를 정확히 검출하여 디스크램블이 이루어질 수 있도록 다양한 프레임 입력방식을 지원하는 스크램블데이타의 끝부분(End) 검색장치를 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a digital television (TV) system of scrambling in which a scrambled frame is scrambled, And an end search unit for scrambled data that supports an input method.

위와같은 목적을 달성하기 위한 본 발명의 특징은 스크램블이 걸린 입력신호를 디스크램블하는 디스크램블장치에 잇어서, 가변적으로 입력되는 상기 스크램블 데이타의 기본 단위인 프레임의 마지막 바이트(Last_Byte)신호 및 프레임크기신호를 입력받아 상기 스크램블데이타의 끝부분을 알리는 프레임앤드검출부 및 상기 프레임앤드검출부로부터 스크램블데이타의 끝부분을 알리는 프레임앤드신호를 입력받으면, 스크램블이 걸린 스크램블데이타를 다시 원래의 신호로 디스크램블부를 포함하는 스크램블데이타의 끝부분(End) 검색장치에 있다.According to an aspect of the present invention, there is provided a descrambler for descrambling a scrambled input signal, the apparatus comprising: a decoder for receiving a last byte (Last_Byte) signal of a frame, which is a basic unit of the scrambled data, And a frame-end detector for detecting the end of the scrambled data and receiving a scrambled data signal from the frame-and-de- tector for detecting the end of the scrambled data, The end of the scrambled data (End) is in the search device.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하겠다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 스크램블데이타의 끝부분(End)검색장치를 나타낸 구성도이다. 본 발명의 디스크램블러는 크게 두 부분으로 구분지을 수 있다. 스크램블된 데이타의 프레임앤드(Frame-end)부분을 검출하는 프레임앤드검출부(62) 및 프레임앤드신호를 입력받으면, 스크램블된 신호(Scrambled_Data)를 디스크램블하는 디스크램블부(64)를 포함한다.FIG. 3 is a block diagram showing an apparatus for searching an end of a scrambled data according to the present invention. The descrambler of the present invention can be largely divided into two parts. A frame end detector 62 for detecting a frame-end portion of the scrambled data, and a descrambler 64 for descrambling the scrambled signal Scrambled_Data when receiving the frame end signal.

제4도는 제3도의 프레임앤드검출부(62)를 상세히 나타낸 구성도이다. 프레임앤드검출부(62)는 디멀티플렉서(80)로부터 프레임의 마지막 데이타를 표시하는 신호인 Last_Byte신호를 입력받아 1클럭 딜레이시키는 D-플립플롭(621)을 포함한다. 여기서, 제2(마)도에 도시된 바와 같이 Last_Byte신호가 한 클럭 이전에 입력되는 경우 마지막데이타와 일치하는 신호를 만들기 위해 D-플립플롭(621)을 통과시킨다. 이 D-플립플롭(621)의 출력인 4개의 입력중 하나를 선택하는 4×1멀티플렉서(MUX; Multiplxer)(629)의 A단자에 연결된다. 한편 Last_Byte신호가 마지막 데이타와 동시에 입력되는 경우를 위해 MUX(629)의 B 입력단자에 디멀티플렉서(80)로부터 입력되는 Last_Byte신호를 직접 연결한다. 본 발명의 프레임앤드검출부(62)는 디멀티플렉서(80)로부터 입력되는 프레임크기(Frams_Size)신호를 저장하는 N-비트레지스터(623)을 포함한다. 또한, 데이타유효신호(Data_Valid)가 인가되는 동안 입력되는 클럭(CLK)을 카운트하는 N-비트카운터(625)를 포함한다. 비교기(627)는 N-비트레지스터(623)의 출력신호와 N-비트카운터(625)의 출력신호가 일치할 때, 제1신호(1)를 논리곱게이트(628)로 출력한다. 논리곱게이트(628)는 데이타유효신호(Data_Valid)를 입력받아 두 신호를 논리곱(AND)하여 그 결과를 MUX(629)로 출력한다. MUX(629)는 외부로부터 입려되는 S1 및 S0에 의해 입력되는 다수의 값중 하나를 선택하여 프레임앤드(Frame_End)신호를 출력한다. 여기서, MUX(629), 선택신호인 S1, S0의 함수테이블(Function Table)은 다음 표 1과 같다. 이 함수테이블은 수신기가 구성될 때, 이미 각 수신기특성에 알맞도록 설정되어 제품화된다.FIG. 4 is a block diagram showing the frame and detector 62 of FIG. 3 in detail. The frame-and-detection unit 62 includes a D-flip-flop 621 for receiving the Last_Byte signal, which is a signal for displaying the last data of the frame, from the demultiplexer 80, Here, if the Last_Byte signal is inputted one clock before, as shown in FIG. 2 (e), the D-flip flop 621 is passed to make a signal coinciding with the last data. Is connected to the A terminal of a 4x1 multiplexer (MUX) 629 that selects one of the four inputs, which is the output of the D-flip flop 621. [ On the other hand, the Last_Byte signal inputted from the demultiplexer 80 is directly connected to the B input terminal of the MUX 629 for the case where the Last_Byte signal is input simultaneously with the last data. The frame and detector 62 of the present invention includes an N-bit register 623 for storing a frame size (Frams_Size) signal input from the demultiplexer 80. [ Also included is an N-bit counter 625 that counts the input clock (CLK) while the data valid signal (Data_Valid) is applied. The comparator 627 outputs the first signal 1 to the AND gate 628 when the output signal of the N-bit register 623 and the output signal of the N-bit counter 625 match. The AND gate 628 receives the data valid signal Data_Valid, ANDs the two signals, and outputs the result to the MUX 629. The MUX 629 selects one of a plurality of values input by externally applied S1 and S0 and outputs a frame end signal. Here, the function tables of the MUX 629 and the selection signals S1 and S0 are shown in Table 1 below. When the receiver is configured, this function table is already set to be commercialized for each receiver characteristic.

한편, S0 및 S1의 MUX(629)의 D단자의 입력은 또 다른 경우에 사용될 수 있으며 본 발명의 장치에서는 사용되지 않으므로 설명은 생략하겠다.On the other hand, the input of the D terminal of the MUX 629 of S0 and S1 can be used in another case, and is not used in the device of the present invention, so a description thereof will be omitted.

다시 제3도로 돌아가 본 발명의 장치를 설명하겠다. 디스크램블부(64)는 제어부(40)의 제어신호에 따라 프레임앤드검출부(62)로부터 인가되는 프레임앤드신호(Frame_End)에 따라 그 프레임의 디스크램블링을 종료한다. 이때, 디스크램블부(64)는 프레임의 디스크램블링이 끝났다는 것을 알리는 Frame_Done 신호를 출력한다. 그러면, 프레임앤드검출부(62)는 이 신호에 의해 N-비트카운터(625)의 값을 리셋한다.The apparatus of the present invention will be described again on the third road. The descrambler 64 terminates the descrambling of the frame according to the frame and signal (Frame_End) applied from the frame and detector 62 in accordance with the control signal of the controller 40. At this time, the descrambler 64 outputs a Frame_Done signal indicating that the descrambling of the frame is finished. Then, the frame and detector 62 resets the value of the N-bit counter 625 by this signal.

따라서, 본 발명은 스크램블을 이용하는 유료방송 환경의 디지탈 TV 시스템에서 스크램블의 단위인 프레임이 가변적일 경우 이에 따른 프레임앤드를 정확히 검출하기 위해 다양한 프레임 입력방식을 지원하므로 정확한 디스크램블이 이루어질 수 있는 잇점을 제공한다.Accordingly, the present invention provides various frame input methods to precisely detect a frame end when a frame, which is a unit of scrambling, is variable in a digital TV system of a pay-TV environment using scrambling, and thus an advantage of accurate descrambling can be achieved to provide.

Claims

A descrambler for descrambling a scrambled input signal, the descrambler comprising: a frame receiving a last byte (Last_Byte) signal of a frame, which is a basic unit of the scrambled data, and a frame size signal, End detector; And a descrambler for descrambling the scrambled data back into the original signal upon receipt of a frame-end signal indicating the end of the scrambled data from the frame-and-detection unit.

2. The apparatus of claim 1, wherein the frame and detector comprises: a first frame-and-detector for receiving a last byte of the frame, which is a basic unit of descrambling, A second frame-and-detector for counting and outputting the size of the frame; And a MUX for selecting one of output data of the first frame-and-detector, output data of the second frame-and-detector, and last data of the frame directly input according to an external control signal and outputting a frame-end signal (End) search device of a descrambler according to the present invention.

3. The apparatus of claim 2, wherein the second frame-and-detector comprises: an N-bit register for storing the frame size; An N-bit counter for counting a clock input while the data valid signal (Data_Valid) is applied according to a frame counter reset signal applied from the descrambling unit before every frame starts; A comparator for comparing the output data of the N-bit register with the output data of the N-bit counter and outputting a first signal only when the two output signals match; And an AND gate for ANDing the output of the comparator and the data valid signal and outputting the result to the MUX.