KR100190848B1 - Current mirror compensating error current - Google Patents
Current mirror compensating error current Download PDFInfo
- Publication number
- KR100190848B1 KR100190848B1 KR1019960020067A KR19960020067A KR100190848B1 KR 100190848 B1 KR100190848 B1 KR 100190848B1 KR 1019960020067 A KR1019960020067 A KR 1019960020067A KR 19960020067 A KR19960020067 A KR 19960020067A KR 100190848 B1 KR100190848 B1 KR 100190848B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- collector
- error
- pnp transistor
- emitter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Abstract
본 발명은 초기 전압으로 인해 콜렉터-에미터 전압이 서로 다르게 잡히게 되어 발생되는 오차 전류를 보상하여 주는 오차 전류가 보상된 전류 미러에 관한 것이다.The present invention relates to a current mirror that compensates for an error current that compensates for an error current generated due to different collector-emitter voltages due to an initial voltage.
본 발명은 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하여 전류 미러부(2)에서 발생된 오차 전류를 빼내어 보상하도록 하는 오차 전류 발생부(3)를 포함하여 구성된다.The present invention includes an error current generating section 3 for generating an error current I according to the current supplied by the current source 1 to extract and compensate for the error current generated in the current mirror section 2 .
따라서 본 발명은 설계자가 원하는 정확한 회로를 구성할 수 있게 되어 증폭기에 적용시 원하는 이득을 얻을 수 있다.Therefore, the present invention can constitute an exact circuit desired by a designer, and can obtain a desired gain when applied to an amplifier.
Description
[발명의 명칭][Title of the Invention]
오차 전류가 보상된 전류 미러(Current Mirror Compensated Error Current)Current Mirror Compensated Error Current
[도면의 간단한 설명]BRIEF DESCRIPTION OF THE DRAWINGS Fig.
제1도는 일반적인 전류 미러의 구성도Figure 1 shows a schematic view of a typical current mirror
제2도는 트랜지스터의 콜렉터-에미터 전압과 콜렉터 전류의 상관 관계도Figure 2 also shows the relationship between the collector-emitter voltage of the transistor and the collector current.
제3도는 본 발명에 의한 오차 전류가 보상된 전류 미러의 구성도FIG. 3 is a diagram showing a configuration of a current mirror compensated for an error current according to the present invention
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : 전류 소오스 2 : 전류 미러부1: current source 2: current mirror part
3 : 오차 전류 발생부 Q1 내지 Q9, Q11, Q12 : 트랜지스터3: Error current generating units Q1 to Q9, Q11 and Q12:
[발명의 상세한 설명]DETAILED DESCRIPTION OF THE INVENTION [
(산업상의 이용 분야)(Industrial use field)
본 발명은 전류 미러에 관한 것으로, 특히 초기 전압에 의해 발생되는 오차 전류가 보상된 전류 미러에 관한 것이다.The present invention relates to a current mirror, and more particularly to a current mirror compensated for an error current generated by an initial voltage.
(종래 기술 및 그의 문제점)(Prior Art and Problems thereof)
제1도는 일반적인 전류 미러의 구성도이고, 제2도는 제1도의 pnp트랜지스터의 콜렉터-에미터 전압(Vcc)과 전류(Ic)의 상관 관계도이다.FIG. 1 is a schematic diagram of a general current mirror, and FIG. 2 is a correlation diagram of a collector-emitter voltage Vcc and a current Ic of the pnp transistor of FIG.
일반적인 전류 미러는 제1도에 도시한 바와 같이 전원(Vcc)에 에미터가 연결되고 인가되는 기준 전류(Iref)를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q11)와, 전원(Vcc)에 에미터가 연결되고 인가되는 기준 전류(Iref)를 베이스 입력으로 하고 콜렉터로 출력 전류(Iout)를 출력하는 pnp트랜지스터(Q12)로 구성된다.As shown in FIG. 1, the general current mirror includes a pnp transistor Q11 having an emitter connected to a power supply Vcc and a reference current Iref applied as a base and a collector input, And a pnp transistor Q12 connected to the reference current Iref as the base input and outputting the output current Iout to the collector.
이와 같이 구성되는 일반적인 전류 미러는 설계자들이 가장 많이 사용하는 회로 중의 하나로, 이의 동작을 제2도를 참조하여 설명하면 다음과 같다.A general current mirror constructed in this way is one of the circuits most used by designers, and its operation will be described with reference to FIG. 2 as follows.
pnp트랜지스터(Q11)의 콜렉터-에미터 전압(VceQ11)은 pnp트랜지스터(Q11)의 베이스-에미터 전압(VceQ11)으로 잡혀 있지만, pnp트랜지스터(Q12)의 콜렉터-에미터 전압(VceQ12)은 pnp트랜지스터(Q12)의 콜렉터 노드에 어떤 회로가 연결되느냐에 따라 결정된다.Although the collector-emitter voltage VceQ11 of the pnp transistor Q11 is held at the base-emitter voltage VceQ11 of the pnp transistor Q11, the collector-emitter voltage VceQ12 of the pnp transistor Q12 is the pnp transistor Q11, Which circuit is connected to the collector node of transistor Q12.
제2도에 도시한 바와 같이 초기 전압(Early Voltage) 특성으로 인해 pnp트랜지스터의 콜렉터-에미터 전압의 변화 (△Vce)가 콜렉터 전류의 변화(△Ic) 만큼의 전류 오차를 발생시킨다. 즉, pnp트랜지스터(Q11, Q12)의 콜렉터-에미터 전압(Vce)의 오차가 크면 pnp트랜지스터(Q11, Q12)의 콜렉터 전류(Ic)는 더욱 더 많이 발생하게 된다.As shown in FIG. 2, the change (ΔVce) of the collector-emitter voltage of the pnp transistor causes a current error of the collector current (Δ Ic) due to the early voltage characteristic. That is, when the error of the collector-emitter voltage Vce of the pnp transistors Q11 and Q12 is large, the collector current Ic of the pnp transistors Q11 and Q12 is further increased.
따라서 일반적인 전류 미러는 사용자가 원하는 출력 전류(Iout)가 출력되지 않게 문제점이 있다.Therefore, the conventional current mirror has a problem that the output current Iout desired by the user is not output.
그런데, 일반적으로 전류 미러는 회로 설계시 바이어스 부분 뿐만 아니라 여러 곳에서 사용되는 회로이다. 특히 증폭기의 바이어스부에 사용되는 경우에는 그 증폭기의 Q 포인트(Q Point)를 잡고 이득을 결정하게 된다.However, in general, a current mirror is a circuit used in various places as well as a bias part in circuit design. Particularly, when used in the bias portion of the amplifier, the gain is determined by holding the Q point of the amplifier.
그러나, 이와 같이 초기 전압 때문에 콜렉터-에미터 전압(Vce)이 서로 다르게 잡히게 되면 두 트랜지스터 사이에 오차 전류가 발생하여 설계자가 원하는 증폭기의 이득을 얻을 수 없게 된다.However, if the collector-emitter voltage (Vce) is different due to the initial voltage, an error current is generated between the two transistors, and the gain of the amplifier desired by the designer can not be obtained.
(발명의 목적)(Object of the Invention)
상기 문제점을 개선하기 위한 본 발명은 오차 전류를 보상하여 설계자가 원하는 전류를 최종단까지 같은 양으로 전달할 수 있도록 하기 위한 오차 전류가 보상된 전류 미러를 제공함에 그 목적이 있다.An object of the present invention is to provide a current mirror compensated for an error current in order to compensate an error current so that a designer can deliver the desired current to the final stage in the same amount.
(발명의 구성)(Structure of the Invention)
상기 목적을 달성하기 위해 본 발명에 의한 오차 전류가 보상된 전류 미러는 인가되는 기준 전류에 따라 전원으로 부터 전류를 공급하는 전류 소오스(Current Source), 상기 전류 소오스에 의해 공급되는 전류에 따라 오차 전류를 발생하는 오차 전류 발생부, 및 상기 전류 소오스에 의해 발생된 전류로 부터 상기 오차 전류 발생부에서 발생된 오차 전류를 빼내어 보상하는 전류 미러부로 구성됨을 특징으로 한다.In order to achieve the above object, according to the present invention, a current mirror compensated for an error current includes a current source for supplying a current from a power source according to an applied reference current, an error current And a current mirror unit for subtracting and compensating for an error current generated in the error current generating unit from the current generated by the current source.
(작용)(Action)
본 발명은 초기 전압으로 인해 발생되는 오차 전류를 생성하여 보상하여 준다.The present invention generates and compensates for an error current generated due to an initial voltage.
(실시예)(Example)
제3도를 참조하여, 본 발명의 신규한 오차 전류가 보상된 전류 미러는 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하여 전류 미러부(2)에서 발생된 오차 전류를 빼내어 보상하도록 하는 오차 전류 발생부(3)를 포함하여 구성된다.Referring to FIG. 3, the current mirror with the novel error current compensated according to the present invention generates an error current? I according to the current supplied by the current source 1, And an error current generating unit (3) for subtracting and compensating for an error current.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 의한 오차 전류가 보상된 전류 미러의 구성도이다.FIG. 3 is a configuration diagram of a current mirror in which an error current according to the present invention is compensated.
본 발명에 의한 오차 전류가 보상된 전류 미러는 제3도에 도시한 바와 같이 전류 소오스(1), 전류 미러부(2), 및 오차 전류 발생부(3)로 구성된다.The current mirror compensated by the error current according to the present invention is composed of the current source 1, the current mirror 2 and the error current generator 3 as shown in FIG.
전류 소오스(1)는 인가되는 기준 전류(Iref)에 따라 전원(Vcc)으로 부터 전류를 공급하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q1)로 구성된다.The current source 1 supplies a current from the power source Vcc in accordance with an applied reference current Iref and is supplied with a pnp having an emitter connected to the power source Vcc and a reference current Iref as base and collector inputs And a transistor Q1.
오차 전류 발생부(3)는 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스 입력으로 하고 전류 미러(2)에 콜렉터가 연결된 pnp트랜지스터(Q3), 전원(Vcc)에 에미터가 연결되고 pnp트랜지스터(Q3)의 콜렉터 전류를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q4), 및 전원(Vcc)에 에미터가 연결되고 pnp트랜지스터(Q3)의 콜렉터 전류를 베이스 입력으로 하고 전류 출력단(Iout)에 콜렉터가 연결된 pnp트랜지스터(Q5)로 구성된다.The error current generating section 3 generates an error current I according to the current supplied by the current source 1. The error current generating section 3 has an emitter connected to the power source Vcc and a reference current Iref as a base input A pnp transistor Q3 whose collector is connected to the current mirror 2, a pnp transistor Q4 whose emitter is connected to the power source Vcc and whose collector current is the base and collector of the pnp transistor Q3, And a pnp transistor Q5 having an emitter connected to the collector of the pnp transistor Q3 as a base input and a collector connected to the current output terminal Iout.
전류 미러부(2)는 전류 소오스(1)에 의해 발생된 전류로 부터 오차 전류 발생부(3)에서 발생된 오차 전류를 빼내어 보상하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스 입력으로 하는 pnp트랜지스터(Q2), pnp트랜지스터(Q2)의 콜렉터에 저항 (R1)을 통해 베이스가 연결되고 전원(Vcc)에 콜렉터가 연결된 npn트랜지스터(Q7), pnp트랜지스터(Q2)의 콜렉터에 저항(R1)을 통해 콜렉터가 연결되고 접지에 에미터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결된 npn트랜지스터(Q6), 오차 전류 발생부(3)의 pnp트랜지스터(Q3)의 콜렉터에 콜렉터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 접지에 소오스가 연결된 npn트랜지스터(Q8), 및 전류 출력단(Iout)에 콜렉터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 접지에 에미터가 연결된 npn트랜지스터(Q9)로 구성된다.The current mirror unit 2 subtracts and compensates for the error current generated in the error current generating unit 3 from the current generated by the current source 1. The emitter is connected to the power source Vcc, A pnp transistor Q2 having a base connected to the collector of the pnp transistor Q2 through a resistor R1 and an npn transistor Q7 and a pnp transistor Q2 having a collector connected to the power supply Vcc, An npn transistor Q6 whose collector is connected to the collector of the error current generating unit 3 through a resistor R1 and whose emitter is connected to the ground and whose base is connected to the emitter of the npn transistor Q7, An npn transistor Q8 whose collector is connected to the collector of the npn transistor Q7 and whose base is connected to the emitter of the npn transistor Q7 and whose source is connected to the ground and a collector connected to the current output terminal Iout, The base is connected to the And an npn transistor Q9 to which the meter is connected.
이와 같이 구성되는 본 발명에 의한 오차 전류가 보상된 전류 미러의 동작을 설명한다.The operation of the current mirror with the error current compensated according to the present invention will be described.
pnp트랜지스터(Q1)의 콜렉터-에미터 전압(VceQ1)은 pnp트랜지스터(Q1)의 베이스-에미터 전압(VbeQ1)으로 잡혀 있다.The collector-emitter voltage VceQ1 of the pnp transistor Q1 is held at the base-emitter voltage VbeQ1 of the pnp transistor Q1.
또한, pnp트랜지스터(Q2)의 콜렉터-에미터 전압(VceQ2)은 콜렉터에 연결된 저항(R1)에 의한 전압(IcQ2×R1)과 npn트랜지스터(Q4, Q5)의 베이스-에미터 전압(VbeQ4+VbeQ5)의 합이 감산된 전압(Vcc-IcQ2×R1-VbeQ4-VbeQ5)으로 잡혀 있지만 초기 전압에 의해 오차 전류(△I)가 발생된다.The collector-emitter voltage VceQ2 of the pnp transistor Q2 is determined by the voltage IcQ2 x R1 by the resistor R1 connected to the collector and the base-emitter voltage VbeQ4 + VbeQ5 of the npn transistors Q4 and Q5 (Vcc-IcQ2 x R1-VbeQ4-VbeQ5), the error voltage? I is generated by the initial voltage.
또한, pnp트랜지스터(Q3)의 콜렉터-에미터 전압(VceQ3)는 npn트랜지스터(Q6)의 베이스-에미터 전압(VbeQ6)에 잡혀 있어, pnp트랜지스터(Q1)과 npn트랜지스터(Q6)가 매칭(Matching)된 트랜지스터라면 인가되는 기준 전류(Iref)와 pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)는 같게 된다.The collector-emitter voltage VceQ3 of the pnp transistor Q3 is held at the base-emitter voltage VbeQ6 of the npn transistor Q6 so that the pnp transistor Q1 and the npn transistor Q6 are matched The applied reference current Iref is equal to the collector current IcQ3 of the pnp transistor Q3.
즉, pnp트랜지스터(Q1)의 콜렉터로 기준 전류(Iref)가 인가되면, pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)는 초기 전압에 의해 발생된 오차 전류(△I)가 원하는 전류에 가산되게 되는데, pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)는 pnp트랜지스터(Q4)에 의해 오차 전류(△I)가 가산되지 않은 전류(Iref)가 된다.That is, when the reference current Iref is applied to the collector of the pnp transistor Q1, the collector current IcQ2 of the pnp transistor Q2 is added with the error current II generated by the initial voltage to the desired current , the collector current IcQ3 of the pnp transistor Q3 becomes the current Iref to which the error current II is not added by the pnp transistor Q4.
왜냐하면, pnp트랜지스터(Q4)의 베이스-에미터 전압(Vbe)이 pnp트랜지스터(Q3)의 콜렉터-에미터 전압(VceQ3)을 잡고 있으며 pnp트랜지스터(Q4)의 베이스-에미터 전압(VbeQ4)에 의해 오차 전류(△I)가 발생되기 때문이다.This is because the base-emitter voltage Vbe of the pnp transistor Q4 is held by the collector-emitter voltage VceQ3 of the pnp transistor Q3 and the base-emitter voltage VbeQ4 of the pnp transistor Q4 This is because the error current? I is generated.
이때, pnp트랜지스터(Q3)의 콜렉터에 pnp트랜지스터(Q5)의 베이스가 연결되어 있으므로, pnp트랜지스터(Q5)의 콜렉터 전류(IcQ5)는 오차 전류(△I)가 된다.At this time, since the base of the pnp transistor Q5 is connected to the collector of the pnp transistor Q3, the collector current IcQ5 of the pnp transistor Q5 becomes the error current? I.
그런데, npn트랜지스터(Q6, Q8, Q9)의 콜렉터 전류(IcQ6, IcQ8, IcQ9)는 pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)와 동일하므로, pnp트랜지스터(Q9)의 콜렉터 전류(IcQ9)인 출력 전류(Iout)는 원하는 기준 전류(Iref)가 된다.Since the collector currents IcQ6, IcQ8 and IcQ9 of the npn transistors Q6, Q8 and Q9 are equal to the collector current IcQ2 of the pnp transistor Q2, the collector current IcQ9 of the pnp transistor Q9 The current Iout becomes the desired reference current Iref.
즉, pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)와 npn트랜지스터(Q8)의 콜렉터 전류(IcQ8)와 npn트랜지스터(Q9)의 콜렉터 전류(IcQ9)는 인가되는 기준 전류(Iref)에 오차 전류(△I)가 가산된 전류(Iref+△I)가 된다. 그러므로, npn트랜지스터(Q8)의 콜렉터 전류(IcQ8)로 부터 pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)를 감산한 전류는 오차 전류(△I)가 되고, 오차 전류(△I)는 npn트랜지스터(Q7)의 콜렉터 전류(IcQ7)가 된다. 따라서, 최종적으로 출력 전류(Iout)는 npn트랜지스터(Q9)의 콜렉터 전류(IcQ9)로부터 npn트랜지스터(Q7)의 콜렉터 전류(IcQ7)를 감산한 전류가 되어 인가되는 기준 전류(Iref)가 된다.That is, the collector current IcQ2 of the pnp transistor Q2, the collector current IcQ8 of the npn transistor Q8 and the collector current IcQ9 of the npn transistor Q9 depend on the applied reference current Iref and the error current I) is the added current Iref +? I. Therefore, the current obtained by subtracting the collector current IcQ3 of the pnp transistor Q3 from the collector current IcQ8 of the npn transistor Q8 becomes the error current I1, and the error current I1 is the difference The collector current IcQ7 of the transistor Q7. Therefore, finally, the output current Iout becomes the reference current Iref applied as the current obtained by subtracting the collector current IcQ7 of the npn transistor Q7 from the collector current IcQ9 of the npn transistor Q9.
이를 수식으로 표현하면 다음과 같다.This can be expressed as follows.
Iref = IcQ3Iref = IcQ3
IcQ2 = IcQ8 = IcQ9 = Iref + △IIcQ2 = IcQ8 = IcQ9 = Iref +? I
가 되므로,As a result,
IcQ8 - IcQ3 = △I = IcQ7IcQ8 - IcQ3 =? I = IcQ7
이 된다. 따라서 최종적으로. Finally,
Iout = IcQ9 -IcQ7 = Iref + △I - △I = IrefIout = IcQ9 -IcQ7 = Iref +? I -? I = Iref
가 된다..
(효과)(effect)
이상에서 설명한 바와 같이 본 발명에 의한 오차 전류가 보상된 전류 미러는 초기 전압으로 인해 콜렉터-에미터 전압이 서로 다르게 잡히게 되어 발생되는 오차 전류를 보상하여 주므로써 설계자가 원하는 정확한 회로를 구성할 수 있게 되어 증폭기에 적용시 원하는 이득을 얻을 수 있다.As described above, the current mirror compensated for the error current according to the present invention compensates for the error current generated due to the different collector-emitter voltages due to the initial voltage, thereby allowing the designer to construct an exact circuit desired by the designer The desired gain can be obtained when applied to an amplifier.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020067A KR100190848B1 (en) | 1996-06-05 | 1996-06-05 | Current mirror compensating error current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020067A KR100190848B1 (en) | 1996-06-05 | 1996-06-05 | Current mirror compensating error current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006810A KR980006810A (en) | 1998-03-30 |
| KR100190848B1 true KR100190848B1 (en) | 1999-06-01 |
Family
ID=19460906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020067A KR100190848B1 (en) | 1996-06-05 | 1996-06-05 | Current mirror compensating error current |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190848B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738216B1 (en) * | 2006-01-09 | 2007-07-12 | 엘지전자 주식회사 | Current mirror |
-
1996
- 1996-06-05 KR KR1019960020067A patent/KR100190848B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738216B1 (en) * | 2006-01-09 | 2007-07-12 | 엘지전자 주식회사 | Current mirror |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006810A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH07271461A (en) | Stabilized-voltage generation and control circuit | |
| US5164658A (en) | Current transfer circuit | |
| JPH07152445A (en) | Voltage generation circuit | |
| JPH0621969B2 (en) | Current generator | |
| JP4689126B2 (en) | Electronic circuit | |
| KR100190848B1 (en) | Current mirror compensating error current | |
| KR19990007418A (en) | Constant current circuit | |
| US6384673B1 (en) | Current mirror arrangement | |
| KR100292924B1 (en) | Current source circuit | |
| US20030042982A1 (en) | Operational amplifier | |
| US5677621A (en) | Noise-insensitive device for bias current generation | |
| US5796294A (en) | Circuits for generating a current which is proportional to absolute temperature | |
| US4230980A (en) | Bias circuit | |
| US5994941A (en) | Operating voltage point compensation circuit for a transistorized circuit | |
| KR100307834B1 (en) | Voltage-current converter | |
| JPH0851324A (en) | Buffer amplifier | |
| KR100208682B1 (en) | Current source citcuit | |
| KR20020049761A (en) | A CMOS bandgap reference voltage generator | |
| JP3138187B2 (en) | Reference voltage generation circuit | |
| US4356455A (en) | Amplifier | |
| US4580069A (en) | Comparator | |
| EP0332714A1 (en) | Temperature compensated current source | |
| JP2901441B2 (en) | Buffer amplifier | |
| WO2003065571A1 (en) | Output stage with stable quiescent current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |