KR100188807B1 - 디스크 드라이브와 그 제어장치 및 제어방법 - Google Patents

Abstract

내용 없음.

Description

디스크 드라이브와 그 제어장치 및 제어방법

제1도는 본 발명에 따른 드라이브 어셈블리의 평면도.

제2도는 본 발명에 따른 디스크 및 축 하우징 어셈블리의 측 단면도.

제3도는 본 발명에 따른 제1실시예의 단열재에 대한 평면도.

제4도는 제3도에 도시된 단열재의 사시도.

제5도는 본 발명에 따른 디스크 드라이브 하우징 어셈블리의 분해사시도.

제6도는 본 발명에 따른 작동 모우터 어셈블리의 분해사시도.

제7도는 본 발명에 따른 주축 모우터 어셈블리의 측단면도.

제8도는 본 발명에 따른 제2실시예의 단열재에 대한 평면도.

제9도는 제8도에 도시한 단열재의 사시도이다.

제10도는 종래 기억장치의 블록다이어그램.

제11도는 본 발명에 따른 기억장치의 블록다이어그램.

제12도는 본 발명에 따른 시스템메모리맵의 블록다이어그램.

제13도는 본 발명에 따른 마스터프로세서와 슬레이브프로세서의 블록다이어그램.

제14도는 본 발명의 정규명령시퀀스를 설명하는 타이밍도.

제15도는 본 발명의 스테이터스복귀를 포함하는 명령을 설명하는 타이밍도.

제16도는 본 발명의 에러조정기를 설명하는 타이밍도.

제17도는 본 발명의 1실시예에 따른 테스트구성을 설명하는 블록다이어그램.

* 도면의 주요부분에 대한 부호의 설명

10 : 중심평면 11 : 주축모우타

14 : 작동아암어셈블리 16 : 아암

18 : 자기디스크 19 : 공간부재

20 : 주축 22 : 축

25 : 주축허브 27 : 베어링 슬리이브

29 : 철 자석 슬리이브 30 : 축

31 : 작동모우타(음성코일모우타) 어셈블리

32 : 중심대 33 : 아암세트

36 : 상측 자석프레임 38 : 하측 자석프레임

50 : 자기헤드 54 : 장착패드

56 : 상측 장착판 58 : 하측 장착판

60 : 지지대 62 : 하우징

64 : 두껑 65 : 밑판

68 : 인쇄된 회로기판 70 : 콘넥타

72 : 굴절회로선 76 : 단열재

78 : 굴절회로선 110 : 디스크드라이브

112 : 콘트롤보오드 113 : RAM버퍼

114 : SCSI버스 115 : EPROM

116 : 프로세서 117 : 제어선(입출력선)

124 : 마스터프로세서 125 : 슬레이브프로세서

127 : 시리얼포트 150 : 호스트컴퓨터

본 발명은 컴퓨터의 디스크 드라이브장치에 관한 것으로, 특히 디스크를 안정적이고 단열적으로 저장해주며 이 디스크 드라이브의 작동을 제어해주는 시스템과 이 시스템의 온보드 제어(onboard制御)방법에 관한 것이다.

일반적으로 디스크 드라이브 저장장치의 성능은 동적(動的) 또는 정적(靜的)인 여러 구성부품들의 상호작용과 상기 구성부품들사이의 기계적 공차가 어떻게 잘 유지되고 제어되는가 하는 정밀도에 의하여 좌우되며, 또한 디스크 드라이브 저장장치를 설계할때와 작동시킬때, 차동(差動)열팽창(differential thermal expansion)의 영향을 신중히 고려하여 이를 제어할 수 있어야 하는데, 이는 특히 디스크 상의 화일을 추적할때 발생하는 추적에러(tracking misregistration)에 기인하는 작동불능상태나 성능저하를 방지하기 위한 것이다.

종래의 경우에 있어서, 디스크 드라이브 장치에 정보를 수록하기 위한 한 방법으로 공용서어보장치(Dedicated servo system)를 채택하고 있는데, 서어보헤드(Servo head)는 하나 또는 다수의 데이타 헤드(Data head)와 고정적인 상관관계를 가지면서 공용 서어보면위의 서어보 트랙(Servo track), 예컨대 서어보 트랙 n위에 위치해 있는 한편, 데이타 트랙, 예를들면 데이타 트랙 n'를 한정하게 된다.

종래의 디스크 드라이브 저장장치에 있어서 일반적인 트랙의 크기는 대략 1인치당 1000트랙으로서, 상기한 공용 서오보 장치는 적절한 수준의 위치정보(position information)를 제공한다고 할 수 있으며, 이 경우에 트랙의 피치가 차동위치(Differential position)의 공차범위내에 있으므로 열팽창 효과의 영향도 미미하다. 즉 데이타 디스크와 서어보 디스크 사이의 차동위치가 ±x이고, 트랙의 너비가 약 5∼10x이면, 데이터 헤드역시 트랙 n'에 있게 되지만, 서어보 디스크에 대한 데이타디스크의 차동위치가 디스크, 축등 기타부품들의 열팽창차이에 의하여 공차한계를 넘어서게 되면, 서어보 헤드가 서어보트랙 n에 있을때 데이터헤드는 트랙 n'+1에 위치하는 경우가 생길 수 있으며, 이때 읽기 및 쓰기 에러(read/write errors)가 생기게 되는바, 공용 서어보 드라이브의 트랙 밀도는 서어보 디스크에 대한 데이타디스크의 차동위치량인 ±x에 의하여 한정된다고 할 수 있고, 상기의 차동위치량은 헤드 및 디스크 어셈블리 내부의 각기 다른 열분포로 인한 축, 모우타, 권선 및 기타 관련 부품들 사이의 각기 다른 열팽창에 의하여 발생된다.

종래의 경우, 트랙의 밀도를 높이기 위한 하나의 방법으로 웨이지 또는 섹타 서어보방식(wedge or sector servo scheme)이 사용되고 있는데, 이는 서어보정보를 데이타트랙 사이에 끼워 넣는 방식으로서, 공용 서어보장치의 상대 위치 정보방식과 달리, 각각의 트랙에 절대 트랙 위치 정보를 부여할 수 있으므로 열팽창 영향을 상대적으로 약화시킬 수 있지만, 섹타서어보 드라이브의 실린더내에 있는 각각의 헤드는 일단 탐색 기능을 수행한 후에, 서어보섹타가 위치정보를 찾기 위하여 아래쪽으로 통과할 동안 기다려야 하므로, 탐색시간이 많이 걸려 성능이 저하되며, 결국 공용서어보장치에 비해 그 성능과 속도가 저하된다고 하는 문제점이 있었다.

그리고 또한 일반적으로 대부분의 컴퓨터시스템에는 대량의 데이터와 기타의 정보를 저장하는 수단으로서 회전매체기억장치가 사용되는 바, 이러한 기억장치로서는 자기식(磁氣式), 광학식, 자기-광학식 또는 기타형식의 매체가 정보기억을 위해 채용될 수 있다.

상기한 기억장치는 전형적으로 예컨대 소형컴퓨터시스템 인터페이스(SCSI)와 ST-506(J.D 검사수(check number) 또는 ESDI와 같은 인터페이스를 매개로 호스트컴퓨터와 통신을 하게 되는 바, 종래에는 제어라던가 기억장치의 기능 및 통신등이 호스트컴퓨터에 의해 조정되어짐에 따라 호스트컴퓨터시스템에는 추가적인 부담이 부가됨과 더불어 기억장치의 성능이 제한된다. 이에 대해 기억장치의 성능을 향상시키는 한가지 방법은 소위 스마트(smart) 장치의 구성이다. 즉, 프로세싱수단이 제어기능 및 호스트컴퓨터와 통신을 조정하도록 기억장치자체에 제공되어 있고, 이에 따라 종래의 기억장치에는 그 기억장치의 동작중에서 특정한 기능을 제어하기 위한 프로세서가 콘트롤보오드(control board)상에 설치될 수 있는 바, 이 프로세서는 전형적으로 ROM이라던지 EPROM 또는 EEPROM과 같은 독출전용메모리(ROM)에 저장된 프로그램(firmware)에 의해 제어된다.

그리고, 상기한 온보드제어를 이용하는 윈체스터형 하드디스크드라이브와 같은 디스크형 기억장치의 제조시에는 프로세서의 동작을 통제하기 위해 제어프로그램을 준비해서 오류수정(debug)하는 것이 필요하게 되고, 이어 콘트롤보오드상에 제어프로그램을 저장하거나 기억장치가 작동중인 경우 프로세서에 대한 프로그래밍을 제공하기 위해 EEPROM이 제조되며, 상기 제어프로그램이 EEPROM에 기록된 다음, EPROM은 기억장치내의 콘트롤보오도에 납땜된다.

여기서, 종래 디스크드라이브제조방법에서는 제어프로그램상의 어떠한 에러나 오류를 수정하기 위해서는 EPROM을 콘트롤 보오드로부터 분리시켜야만 된다는 결점이 있고, 또한 기억장치상에서 에뮬레이터(emulator; 또는 Tester)가 작동되는 경우 제어프로그램을 에뮬레이션프로그램으로 데체시킬 필요가 있으므로 기억장치의 개방(opening)이 필요하게 된다.

그리고, 기억장치는 전형적으로 구매자의 특별한 패키지로 주문제작되는 주문자상표생산방식(OEM)으로 제조되므로 각기 다른 구매자를 위해 여러가지 제어프로그램이 준비되어 디버그하여 디스크드라이브의 콘트롤보오드상에 삽입되기 이전의 EPROM에 기록된다. 이 경우 제어프로그램의 변경의 어려움과 제어프로그램의 갱신(updation)·변경에 관한 비용 및 시간상의 불리함에 기인해서 제어프로그램의 크기를 최소화하기 위한 동기가 유발되고 있음에 따라 메모리기억장치의 온보오드제어의 정교성과 지능을 최소화하고 있다. 즉, 제어프로그램상에서 코드의 라인수(line 數)가 적으면 적을수록 프로그램에서의 결함(bug)는 적어지게 되고, 이에 따라 종래 제어프로그램의 수행방법은 프로그램의 크기와 효과가 제하된다고 하는 본질적인 문제가 있다. 또, 기억장치의 성능, 특성 및 용량을 향상시키면서 기억장치를 이루는 패키지의 물리적인 크기를 축소시키는 것이 요청되고 있는 바, 기억장치의 물리적인 크기를 축소시키는 한가지 방법은 기억장치내의 콘트롤보오드의 크기를 축소시키는 것으로, 이는 보다 낮은 프로우파일(profile)의 기억장치를 제공하거나 기억을 위해 부가적인 영역을 제공하게 된다. 또, 콘트롤보오드의 크기를 감소시키는 다른 한가지 방법은 각기의 구성요소들을 콘트롤보오드상에 더욱 조밀하게 배치하거나 단일의 구성요소에 다수의 기능을 축약함과 더불어 다수의 기능을 조합시키는 것이다.

또한 콘트롤보오드의 높이를 낮추어서 공간에 관한 이점을 확보할 수 있도록 콘트롤보오드상에 구성요소들을 실장하는 방법들도 있는 바, 예컨대 표면실장법(surface mount 法)을 사용함으로써 콘트롤보오드의 보다 낮은 프로우파일을 실현할 수 있다.

그러나, 기억장치를 위한 콘트롤보오드에 대한 표면실장법에는 표면실장된 장치가 콘트롤보오드로부터 용이하게 제거될 수 없게 된다는 결점이 있다. 더욱이 기억장치로부터 구성요소의 접속다리를 다대한 손상의 위험엇이 표면실장된 장치에 프로우브(probe)를 부착할 수 없게 되고, 만일 콘트롤보오드상의 프로세서가 분리될 수 없는 경우이면 제어프로그램의 변경시 콘트롤보오드 전체를 교체해야만 되며, 프로세서에 대한 프로우브의 실장이 불가능하면 테스트라던지 에뮬레이션을 수행할 수 없게 된다.

종래의 경우, 기억장치의 테스트에는 각 기억장치에 대해 단일의 호스트컴퓨터가 필요하게 되고, 프로우브는 싱글스텝(single step), 브레이크포인트(break point) 및 디스어셈블명령(disassemble instructions)등을 이용할 수 있도록 기억장치의 프로세서와 결합됨과 더불어 에뮬레이션하드웨어에 결합된다. 여기서, 프로우브는 표면실장방법으로 부착시킬 수 없으므로 종래 기억장치에서 표면실장을 이용할 수 없게 된다. 이에 대해 표면실장방법의 이용에 관한 한가지 시도로서는 싱글스텝 및 디스어셈블명령에 대해 프로세서에 하드와 이어(hardwire)된 온보오드 에뮬레이터를 제공하는 것이지만, 이는 고가격인 보오드의 실면적을 증대시키게 되어 기억장치의 가격과 복잡성이 더해지게 된다. 온보오드프로세서를 갖춘 기억장치에서 프로세서는 가능한 한 많은 제어기능을 수행할 필요가 있는 바, 이는 그러한 기능으로부터 호스트컴퓨터를 해방시킴으로써 호스트시스템의 동작을 향상시키게 된다. 또한 온보오드프로세서와 종래의 기억장치에는 제어를 위한 2개의 주요영역 즉, 인터페이스제어와 장치동작영역이 할당되어 있는 바, 그 중 인터페이스제어에는 컴퓨터시스템에 사용되는 특별한 형식의 통신용 인터페이스를 매개로 호스트컴퓨터와의 통신이 포함되고, 이 경우 예컨대 SCSI인터페이스가 사용되면 프로세서는 SCSI버스를 감시(monitor)하여 호스트컴퓨터시스템으로부터의 통신을 탐색하게 된다. 또 장치의 동작에는 회전매체의 회전속도, 시스템, 독출/기록헤드의 위치와 같은 기억장치 자체의 운영이 수반된다.

기억장치의 가격을 낮게 유지함과 더불어 크기의 이점을 도모하고, 즉시 입수할 수 있도록 하기 위해 상업적으로 입수할 수 있는 프로세싱유니트는 전형적으로 기억장치시스템용 온보오드제어수단으로서 사용되는 바, 이들 상업적으로 입수할 수 있는 프로세싱유니트는 기억장치에 대한 최적화가 어렵기 때문에 그 프로세싱유니트의 성능은 종종 장치의 효율성을 향상시키는데 장애(bottleneck)로 되고 있다. 그러한 기억장치의 효율은 기억장치를 위한 커스텀제어유니트를 제조함으로써 향상시킬 수는 있지만, 이는 장치의 추가적인 가격상승을 초래하게 된다는 문제점이 있다.

이에 본 발명은 상기의 문제점들을 해소하기 위해 안출된 것으로, 열팽창 변화의 영향을 감소시키는 동시에 높은 트랙밀도가 확보될 수 있으며, 열에 민감한 부품들이 외부의 열변화로 부터 차단될 수 있고, 또한 열에 민감한 부품들이 내부의 발열 부품들의 영향으로 부터 차단될 수 있는 한편, 차동 열팽창 영향을 감소 또는 안정화 시키기 위하여 상기의 열에 민감한 부품들이 열에 대해 대칭을 이루는 방식으로 배치된 것을 특징으로 하는 공용 서어보 디스크 드라이브장치를 제공하는데 그 목적이 있다.

또한 본 발명은 상기한 종래기술상의 제반 문제점들을 해소하기 위해 이루어진 것으로, 제어프로그램의 교체와 갱신이 용이한 제어프로그램을 공급하는 방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 수행 및 갱신의 용이성에 의해 정교하고 복잡한 프로그래밍이 가능한 제어프로그램을 공급하는 방법을 제공함에 있다.

본 발명의 또 다른 목적은 디스크드라이브자체를 개방하지 않고서도 용이하게 갱신될 수 있는 제어프로그램을 공급하는 방법을 제공함에 있다.

본 발명의 또 다른 목적은 에뮬레이션 및 테스팅의 가능성을 유지하면서도 표면실장법과 같은 최적의 실장방법의 사용이 가능한 콘트롤보오드를 제공함에 있다.

본 발명의 또 다른 목적은 동작효율이 향상되면서 상업적으로 입수할 수 있는 제어유니트를 사용하는 기억장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 서어보디스크, 데이타디스크, 축 및 지지대 등 열에 민감한 부품들의 차동열팽창에 의해 발생되는 추적에러를 최소화 하기 위하여 두가지 접근방법을 사용하고 있다.

그 첫째 방법은 열에 민감한 부품들을 외부의 온도변화로 부터 차단하는 것인데, 본 발명의 경우에는 이러한 외부온도구배(temperature gradients)에 대한 일종의 열 완충장치로서 박스속의 박스(box within a box)구조가 채택되어 있다. 즉 내부의 헤드 및 디스크어셈블리 구성요소인 디스크, 드라이브 축, 작동아암(Actuator Arm)및 작동 모우타등은 외부로 부터의 열전도를 차단하는 단열재를 통하여 하우징에 연결되어 있어서, 이러한 외부구조와 단열재가 외부의 열원으로 부터 내부의 헤드및 디스크 어셈블리 구조를 보호하는 열 완충기 역할을 하도록 되어 있는 한편, 발열부품들은 박스속의 박스 구조내의 열에 민감한 부품들과 분리설치되어 있는데, 예를들면 많은 열원이 있는 인쇄회로판이나 콘트롤판등은 하우징의 바닥부에 별도로 분리 배치됨으로써 헤드 및 디스크 어셈블리에 미치는 영향을 줄이도록 되어 있다.

두번째 방법으로서, 본 발명은 온도가 변하는 동안에 추적(tracking) 성능을 저하시킬 수 있는 열에 민감한 부품들을 위하여 열역학적으로 대칭구조인 환경을 제공하고 있으며, 이를 위하여 본 발명에서는 열팽창계수가 서로 비슷한 부품들이 사용되어지는 한편, 상기 부품들은 헤드 및 디스크 어셈블리의 수평중심면에 대칭이 되도록 배치되어 있는바, 이는 비록 열팽창 계수가 같은 부품들이 사용되더라도 그 공간내부에 열 구배가 있으며 서로 다른 팽창과 수축이 생겨서 작동불능이 일어날 수 있으므로, 본 발명에서는 상기 부품들이 헤드 및 디스크 어셈블리의 물리적 수평 이등분면에 정대칭이 되도록 구성되어 있다.

또한 본 발명은 상기 회전매체 기억장치에 기본적인 기동 프로그램(basic power up control program)을 기억시키기 위한 ROM과, 기억장치의 제어 및 그 기억장치와 호스트컴퓨터 사이의 통신을 위한 하나 이상의 프로세싱수단 및 RAM과 같은 독출/기록메모리수단을 구비한 콘트롤보오드를 포함하여 구성된다.

상기한 구성에서 기억장치가 전원공급에 따라 기동되면 ROM내의 베이직코드(basic code)가 제어시스템을 초기화시키고, 회전기억매체를 활성화시키며, 기억매체에 기억된 제어코드를 억세스하게 된다. 이 경우 상기 제어코드는 SCSI접속과 같은 적절한 인터페이스를 통해 온보드 RAM으로 전송되고, 이어 기억장치의 제어프로그램이 RAM기초제어프로그램으로부터 실행되며, 이에 따라 온보오드 EPROM에 실현된 펌웨어(firmware)에 기초하는 제어프로그램의 필요성이 배제되므로 제어프로그램의 변경 및 갱신은 디스크에 기록함과 더불어 실행을 위해 그 새로운 프로그램을 RAM내에 전송함으로써 간단하게 이루어질 수 있게 되는 한편, 제어프로그램을 변경시키기 위해 드라이브에 대한 전원공급을 차단할 필요가 없게 된다.

그리고, 본 발명의 제어시스템에는 기억장치의 동작을 분산제어하기 위해 이중의 프로세서구조를 포함하여 구성되는 바, 마스터프로세서는 통신인터페이스를 통해 호스트컴퓨터 시스템과의 통신을 제어하고 감시하게 된다. 또 본 발명의 1 실시예에서는 인터페이스가 SCSI버스로 구성되어 있다. 한편 제2슬레이브프로세서는 회전속도, 독출/기억헤드위치 및 탐색동작과 같은 장치의 동작을 제어하게 된다. 여기서 본 발명의 이중프로세서체계는 시판되는 프로세싱유니트를 사용하게 되고, 프로세서사이의 통신은 개별적인 분산기능의 고속처리와 프로세서사이의 고속통신이 가능한 새로운 통신 프로토콜(通信 protocol)을 사용하는 마이크로와이어(microwire)로 수행된다.

또한 본 발명에 따른 기억장치의 물리적인 크기를 감소시키기 위해 콘트롤보오드구조에 대해 표면실장기법이 채용되는바, 이 표면실장기법은 콘트롤보오드프로세서의 테스트를 위한 프로우브의 사용이 금지되기 때문에 본 발명에서는 프로세서에 연결되면서 호스트컴퓨터와의 테스트환경을 개선하기 위해 사용되는 시리얼포트(serial port)를 제공하게 된다. 또 에뮬레이션코드는 기억장치의 시리얼포트로 다운로드(down load)되어 RAM메모리내에 기억되게 되고, 이에 따라 프로그램과 세트브레이크포인트 및 RAM메모리의 실행중지시 마이크로프로세서의 디스어셈블명령을 통한 단일스텝에 대한 가능성이 제공되게 된다.

상기 마이크로프로세서는 RAM의 실행을 중시시키게 되므로 상기한 브레이크포인트 및 디스어셈블명령등을 제공하기 위한 외부적인 하드웨어가 필요없게 된다. 따라서, 시리얼포트 및 새로운 테스트프로토콜의 사용에 의해 단일의 호스트컴퓨터를 이용하여 테스트 및 에뮬레이션하기 위한 다수의 기억장치의 데이지체이닝(daisy chainning)이 가능하게 된다.

이하, 본 발명에 따른 회전매체기억장치용 제어시스템에 대해 설명하기로 하는 바, 이하의 설명에서 프로그램의 길이라던지 RAM의 용량과 같은 수치적인 특정한 세부내역은 본 발명의 보다 상세한 설명을 위해 상세하게 설명되지만, 본 발명은 이러한 특정한 세부내역에 관계없이 실현할 수 있고, 또 잘 알려진 특성은 본 발명에 대한 설명의 간단화를 위해 상세한 설명을 생략하기로 한다.

본 발명은 기억장치의 동작과, 기억장치와 호스트컴퓨터의 통신, 제어프로그램밍의 준비및, 제어기능의 분산등을 제어하기 위한 방법과 장치에 관한 것으로, 본 발명에 관해서는 이하 윈체스터형 하드디스크드라이브기억장치와 연관지어 설명된다. 그리고, 상기 디스크드라이브는 하나이상의 회전기억디스크와, 디스크표면의 기억트랙에 정보를 기록하거나 독출하기 위한 독출/기록헤드, 상기 디스크드라이브의 동작을 제어하기 위한 구조를 포함하는 콘트롤보오드 및 상기 디스크드라이브와 호스트컴퓨터사이의 통신을 위한 인터페이스로 구성된다.

비록 본 발명이 하드디스크드라이브시스템과 연관지어 설명되더라도 호스트컴퓨터시스템에 대한 통신과 기억장치의 용량의 제어를 필요로 하는 어떠한 형태의 대용량 기억장치에도 동일하게 적용할 수 있는 바, 에컨대 본 발명은 회전매체형 기억장치나 자기매체기억장치에 한정되지 않고, 광학식이나 테이프식 또는 기타의 기억장치에도 마찬가지로 적용할 수 있다.

이하 본 발명을 첨부된 예시도면에 의거하여 상세히 설명한다.

제1도와 제2도에는 디스크 드라이브 어셈블리가 도시되어 있는데, 자기 디스크(18)와 작동아암 어셈블리(14)가 있고, 다수의 디스크(18)가 주축(20)에 수평방향으로 평행되게 층을 이루며 배치되어 있으며, 상기 주축(20)은 축(22)를 중심으로 회전할 수 있는 한편, 제7도에 도시된 것처럼 주축 모우타(11)가 주축 어셈블리 내부에 조립되어져 있고, 전술한 자기디스크(18)의 직경은 약 1/2인치이고, 알루미늄으로 만들어진후 자기 코팅이 되어 있는 한편, 그 위, 아래 양면에 동심방향으로 데이타 트랙이 형성되어 있어서 데이타 저장에 이용된다.

그리고 제6도에 도시된 바와같이, 작동 아암 어셈블리(14)는 축(30)을 중심으로 회전할 수 있도록 장착된 다수의 아암(16)들로 구성되며, 음성코일 모우타 어셈블리(31)는 아암세트(33)의 반대쪽에 부착되어 상기 아암세트(33)를 축(30)을 중심으로 회전시키는 역할을 하는 한편, 음성코일 모우타는 중심대(32), 상기 중심대(32) 주위에 감겨있는 코일(34), 상측 자석프레임(36) 및 하측 자석프레임(38)으로 구성되어 있고, 축(30)을 중심으로 음성코일 모우타의 반대쪽에 설치되어 있는 아암(16)의 끝부분에는 굴곡체(48)가 있는데, 그 끝에는 자기헤드(50)가 각각 부착되어 있고, 장착패드(54)를 통하여 아암(16)과 연결되며, 특히 그 연결에 있어서는 보올(ball) 방식이 채택되어 있어서 볼(46)이 보스(44)에 꽉 끼이게 될 때 간섭 끼움(interference fit)이 이루어지도록 되어 있다.

한편 제1도와 제2도에는 헤드 및 디스크 어셈블리의 구조가 잘 도시되어 있는바, 상기 헤드및 디스크 어셈블리는 두껑(64) 및 밑판(66)이 있는 하우징(32)내부에 설치되어 있고, 상기 하우징(62)은 외부의 열원으로부터 헤드및 디스크 어셈블리를 보호하도록 되어 있으며, 특히 두껑(64)은 열충격에 의한 구배 영향(qradient effects)을 감소시키기 위하여 전체 표면적을 통하여 열을 발산하는 기능을 하고, 하우징(62)내부는 습기를 없애고 산화를 방지하기 위하여 건조 질소가 충진되어 있다.

또한 헤드 및 디스크 어셈블리는 박스속의 박스라고 불리우는 그 자체의 독특한 지지구조를 갖고 있는데, 이는 상측 장착판(56)과 하측 장착판(58)으로 이루어져 있으며, 헤드 및 디스크 어셈블리는 상기의 상측 장착판(56)과 하측 장착판(58) 사이에 조립되어 있고, 또한 전술한 작동모우터(31) 및 작동 아암어셈블리(14)도 지지대(60)및 음성코일 자석 프레임(36 및 38)과 함께 상측 장착판(56)과 하측 장착판(58) 사이에 억지 끼움 방식으로 견고하게 고정되어 있는 한편, 상기 장착판(56 및 58)은 하우징(62)의 내측 코너부에 위치한 단열재(76)를 통하여 상기 하우징(62)과 연결되어 있다.

상기 단열재(76)는 외부에서 헤드 및 디스크 어셈블리로 열이 전달되는 것을 차단하는 역할을 하며, 본 발명에 있어서는 그 재료가 고무이지만 열 전도성이 낮은 다른 재료를 사용하여도 무방하다. 한편 제5도에서는 상기 헤드 및 디스크 어셈블리가 장착판(56 및 58) 사이에 장착되고, 또한 장착된 전체 어셈블리가 하우징(62)내에 장착되는 구조가 잘 도시되어 있는바, 두껑(64)은 그림에서 처럼 사각의 박스 모양으로 되어 있고, 지지대(60)는 상측 장착판(56) 및 하측 장착판(58) 사이의 모서리에 위치해 있으며, 상기 지지대(60)의 높이와 장착판(56 및 58) 두께의 합이 장착판이 붙은 헤드 및 드라이브 어셈블리의 총 높이가 되고, 따라서 두껑(64)의 높이치수는 이 보다 조금 크게 되어 있어서 전체 어셈블리를 그속에 완전히 조립해 넣을 수 있도록 되어 있다.

또한 제3도, 제4도 제5도에는 단열재(76)의 장착구조가 도시되어 있는바, 상기 단열재는 고무와 같은 탄성 단열체이고, 판재의 모서리부를 끼울 수 있도록 둥글게 휘어진 형상의 홈(80)이 형성되어 있으며, 이홈에 장착판(56 및 58)의 모서리부가 삽입된 후, 두껑(64) 밑 밑판(66)으로 이루어진 구역의 모서리 내부에 밀착 삽입됨으로써, 조립후 약간 압축된 상태로 기밀이 유지되어 열, 충격 및 진동을 차단하는 기능을 한다.

그리고, 제8도와 제9도에는 사용의 제2실시예가 도시되어 있는데, 두껑(64)의 내부 모서리에 밑판(66)을 두껑(64)에 장착하기 위한 스크류 구멍등을 설치할 수 있는 보스(81)가 형성되어 있으며, 본 단열재는 내부 반지름(87)과 외부 반지름(89)을 가진 등글게 휘어진 형상으로 되어 보스(81)를 받치고 있고, 아래쪽에는 모서리(82)의 테두리(91)를 따라 돌출부(83)가 형성되어 있는바, 그 단면은 대략적인 L자 형상으로 되어 있는 한편, 이 경우도 역시 단열재(76A)는 뚜껑(64)과 장착판(56 및 58)사이에서 압축 끼워 맞춤으로 조립된다.

한편 제2도에 도시된 바와같이, 드라이브의 작동을 위한 전자부품들이 배치되어 있는 인쇄된 회로기판(68)은 밑판(66)의 아래쪽에 설치되어, 상기 발열부품들에 의한 열 구배로 부터 헤드 및 디스크 어셈블리를 보호하도록 되어 있으므로 상기 밑판(66)은 인쇄된 회로기판(68)에서 발생하는 열충격에 대한 장애물의 역할을 함과 아울러, 상기 인쇄된 회로기판(68)에 의한 열 구배는 밑판(66)과 두껑(64)를 통하여 균일하게 발산되는 구조로 되어 헤드 및 디스크 어셈블리내부의 온도분포는 균일하게 된다.

그리고 제5도에 도시된 콘넥타(70)는 굴절회로선(72)을 통하여 주축 모우타(11)에 연결되어 있고, 또다른 굴절회로선(78)은 작동 모우터 어셈블리(31)에 전기적 신호를 주기 위한 것이다.

또한 열변동에 영향받기 쉬운 주 드라이브부품들, 즉 헤드 및 디스크 어셈블리는 도시된 중심편면(10)에 대해 상,하 정대칭으로 양분된 구조로 되어 있어서 내부로 열이 전달되는 경우에는 중심평면(10)의 상,하로 충분히 균형된 분포를 이루도록 되어 있다.

한편 제7도에는 주축 어셈블리가 도시되어 있는 바, 디스크(18)는 상기 중심평면(10)에 대해 상,하로 형상, 위치 및 수량이 동일하게 배치되어 있고, 주축 모우터의 발열을 발산시키는 통로구실을 하는 주축 어셈블리의 다른 부품들 역시 그 치수, 재질, 위치등이 중심평면(10)에 대해 상,하 대칭으로 되어 균일한 열 전달이 가능한 구조이므로, 디스크 드라이브 전체가 중심평면(10)의 상,하로 균일한 온도분포와 열 관성(thermal inertia)을 갖도록 되어 있다.

또한 제5도에 도시된 것처럼 작동 모우타와 작동 아암 어셈블리(14)도 중심평면(10)에 대해 대칭이며, 축과 판재들은 동일한 열팽창계수를 갖는 재질로 구성되어 있는데, 본 발명의 경우에는 강철이 사용되어지고, 기타의 부품들도 상기의 기본 설계 개념을 벗어나지 않게 되어 있다.

한편 주축 모우터의 에너지 발산은 고정자의 전기코일을 통하여 이루어지는 한편, 작동 모우타의 경우는 음성코일을 통하여 이루어지는데, 이러한 에너지 발산은 온도구배를 발생시켜 드라이브의 성능에 영향을 주고, 추적오차의 원인이 되므로 주축모우타 및 작동모우타의 권선상태 역시 중심평면(10)에 대해 대칭되도록 함으로써, 열이 균일하게 중심평면(10)의 상,하로 축 및 기타 관련 부품들을 통하여 방출되도록 되어 있다.

그리고 본 발명에 사용되는 모우타는 알루미늄 내부주축식 모우타 어셈블리로서 디스크 드라이브용 주축모우타 어셈블리와 그 제조법이란 명칭으로, 특허출원 제 07/020,130호로 역시 출원된 바 있으며, 그 권리 역시 본 발명의 양수인에게 양도되어 있다.

또한 제7도는 주축 모우타 어셈블리의 구조가 잘 도시되어 있는데, 디스크의 층은 알루미늄으로 된 디스크(18) 및 공간부재(19)로 구성되고, 주축(20)에 장착되는데, 제일 하단부의 디스크는 플랜지(23) 위에 얹혀 있으며, 상기 주축(20)은 주축허브(25)와 베어링슬리이브(27)로 구성되고, 그 재질은 알루미늄이다.

이와같이 부품들을 열적으로 상응하는 재질, 즉 알루미늄으로 구성함으로써 열역학적 뒤틀림이나 어긋남등을 충분히 제거할 수 있으며, 상기의 주축 모우타 어셈블리에는 철 자속 슬리이브(29)도 포함되어 있는바, 재질은 저탄소강이고 모우터 자석(45)에 대한 유로의 구실을 하고 있으며, 상기 주축 모우타 어셈블리는 베어링(37)을 통하여 고정자 축(35)에 연결되어 있다.

이상에서 설명한 바와같이 본 발명에서는, 디스크 드라이브의 작동시에 주축 모우타(11), 디스크의 회전, 인쇄회로판(68) 및 작동모우타 등에서 발생되는 열이 중심평면(10)의 상,하에 균일하게 같은 비율로 전달되도록 구성되어 있고, 외부의 열 충격은 하우징(62)을 통하여 방출되는 한편, 내부의 발열도 헤드 및 디스크 어셈블리 구성부품들 사이에서 균일하게 분배되도록 되어 있으며, 또한 단열재(76)가 열충격으로 부터 헤드 및 디스크 어셈블리를 보호하게 되어 있고, 내부 부품들에 의한 발열은 주로 주축(20)을 통하여 중심평면(10)의 상,하로 고르게 전달되어 상,하 장착판(66 및 68)을 통하여 방출되어 진다.

그리고 헤드 및 디스크 어셈블리의 온도분포가 균일하게 이루어지게 되어 열 팽창에 의해 발생되는 서어보 디스크 및 데이타 디스크 사이의 차동위치량은 매우 작은 공차범위, 즉 ±50마이크로 인치 이내에서 유지되는바, 공용서어보 장치의 구성을 이용하면서도 높은 트랙밀도가 가능하게 되며, 본 발명의 경우 대략 인치당 1600∼2000트랙정도가 확보되어, 본 발명의 디스크 드라이브장치는 열변화에 대하여 현저히 독립적인 효과를 거둔다고 할 수 있다.

제10도는 종래 디스크드라이브제어시스템의 블록다이다그램을 나타낸 도면으로, 콘트롤보오드(112)는 제어선(117,118)을 통해 디스크드라이브(110)에 결합되고, 이 디스크드라이브(110)에 대한 제어는 버스(118)를 통해 디스크에 결합된 프로세서(116)에 의해 수행된다. 상기 프로세서(116)에 대한 프로그램은 선(121)을 매개해서 상기 프로세서(116)에 결합된 EPROM(115)에 저장된다. 또한 상기 프로세서(116)는 선(119)를 통해 소형컴퓨터시스템인터페이스(SCSI)버스(114)에 결합되고, 이 SCSI버스(114)는 선(122)을 통해 RAM버퍼(113)에 연결되며, 이 RAM버퍼(113)는 입·출력선(17)을 통해 디스크드라이브(110)에 결합된다.

그리고, 디스크(111)에는 사용자영역(132)과 예약된 특별영역(SA;123)이 포함되는 바, 종래의 디스크드라이브에서 상기 특별영역(123)은 전형적으로 진단(diagnostics)이라던지 보정벤치마크(calibration benchmarks)용으로 예약되어 지거나, 독출/기록헤드용 대기영역으로 된다.

제10도에 도시된 종래의 디스크드라이브는 EPROM(115)에 기억된 제어프로그램으로 로크(lock)되는 바, 만일 디스크드라이브에 대한 제어프로그래밍의 갱신이나 변경이 필요한 경우에는 상기 EPROM(115) 전체를 교체해야만 되므로 드라이브의 전원차단과 개방이 필요하게 되고, 당연히 디스크드라이브는 흔히 실제적으로 장시간으로 될 수 있는 상기 전원차단시간동안 사용할 수 없게 된다.

본 발명의 바람직한 실시예에는 온보오드 프로세서에 제어프로그램을 기록하기 위해 소프트 로딩(soft loading) 기법이 이용되고, 디스크 드라이브의 환경에서 제어프로그램은 하드디스크표면의 제한된 영역에 기억되어 사용자에 의해 억세스 할 수 없도록 되어 있다. 또한 제어프로그램의 커널(kernel)은 콘트롤보오드상의 소형 ROM에 기억되어 장치의 기동을 통제하게 되는데, 디스크 드라이브에 전원이 공급되면 상기 제어프로그램커널은 엑츄에이터(actuator)를 구동시켜 독출/기록헤드를 디스크표면상의 제어프로그램위치에 위치시키게 되고, 이어 제어프로그램은 콘트롤보오드상의 RAM내에 다운로드되는 바, 이 경우 상기 제어프로그램 커널은 제어프로그램의 다운로딩을 확증하는데 사용된다. 이후 프로세서의 동작은 RAM에 기억된 제어프로그램에 의해 수행된다. 이러한 소프트로딩기법의 사용에 따라 EPROM에 기억된 펌웨어의 사용에 관한 종래의 결점이 제거되어, 예를 들면 제어프로그램의 갱신의 용이함에 의해 디버깅이 종래 펌웨어제어프로그램보다 저가이면서 용이하게 실행될 수 있고, 이에 따라 길고 복잡한 프로그램도 적용될 수 있어 디스크기능이 향상된다. 더욱이 다른 구매자를 위한 제어용 프로그램을 주문에 따라 용이하게 작성할 수 있어 저볼륨(低 volume)의 커스텀 디스크드라이브의 제조자는 고가의 EPROM개발에 의해 금지될 수도 있는 특수한 제어프로그램을 사용할 수 있게 된다.

더욱이, 제어프로그램의 동작을 향상시키기 위해 디스크드라이브의 전원을 차단할 필요가 없게 되는 데, 이러한 제어프로그램의 향상은 디스크드라이브에 복사한 다음 온보오드 RAM에 부팅(booting)시킬 수 있으므로 시간이 단축됨과 더불어 디스크의 동작 및 효율이 향상된다.

그리고, 본 발명의 콘트롤보오드에는 SCSI인터페이스 이외에도 드라이브의 프로세싱유니트에 결합된 시리얼포트가 사용되는데, 이 시리얼포트는 새로운 제어프로그램, 에뮬레이션 코드 및 테스팅절차의 다운로딩이 가능하도록 해주게 되고, 상기 에뮬레이션 및 테스팅프로그램은 RAM내의 제어프로그램을 대체할 수 있어, 세트브레이크포인트, 분산명령 및 프로그램을 통한 단일스텝에 대해 프로그램을 사용할 수 있게 되고, 이에 따라 온보오드 에뮬레이터의 필요성과 온보오드 프로세싱유니트에 대한 프로우브의 접속이 배제되므로 프로세싱유니트에 외부의 물리적인 접속이 필요하지 않게 되어 표면실장기법을 이용할 수 있게 된다.

또, 테스트명령 및 응답이 다수의 디스크 드라이브사이에서 상호 식별될 수 있도록 체인상의 슬럿(slot)에 할당된 각 디스크드라이브에 의한 테스트를 목적으로 특수한 프로토콜이 다수의 디스크드라이브를 상호 데이지체인화되도록 할 수 있고, 이에 따라 단일의 호스트컴퓨터만이 다수(254개 까지)의 드라이브에 대해 필요하게 되므로 디스크드라이브제조자의 작업효율을 크게 향상시킬 수 있다.

한편, 본 발명의 1실시예에서는 SCSI인터페이스제어를 위한 마스터프로세서와 디스크의 동작제어를 위한 슬레이브프로세서를 분할함에 의한 분산제어가 이용되고, 상기 슬레이브 프로세서는 회전속도, 헤드의 위치 및 탐색동작을 감시하는 반면, 마스터 프로세서는 SCSI버스를 감시함과 더불어 디스크 드라이브와 호스트컴퓨터와의 통신을 제어하게 된다. 또한 이러한 구조에서 가능하게 되는 가속의 이점을 취하기 위해 마이크로와이어에 의한 프로세서사이의 통신을 위한 새로운 프로토콜이 본 발명의 1실시예에서 수행된다.

본 발명의 1실시예에 따른 마스터 및 슬레이브프로세서는 24MHz로 동작하는 내셔널세미콘덕터(National Semiconductor)의 HPC 46083 마이크로콘트롤러가 사용되고, 마스터프로세서가 슬레이브프로세서와 통신하는 경우, 마스터프로세서는 슬레이브프로세서에 준비신호를 출력하게 되며, 이에 따라 슬레이브프로세서는 초기화된 다음 준비신호를 마스터프로세서에 되돌려 보내게 된다. 이어 마스터프로세서는 명령바이트(byte)를 슬레이브프로세서로 전송하게 되는 한편, 슬레이브 프로세서는 스테이터스신호(status signal)로 응답하게 된다. 마스터 및 슬레이브프로세서의 분산제어기능에 의해 탐색기능은 종래의 디스크장치에 비해 더욱 신속하게 수행될 수 있고, 또한 슬레이브프로세서는 계속적으로 헤드의 위치와 속도를 감시하게 되므로 탐색명령이 마스터프로세서로부터 수신되는 경우 탐색동작이 즉시 수행될 수 있다. 이와 동시에 마스터프로세서는 호스트컴퓨터와 통신하면서 후속의 탐색을 위한 정보를 수신하거나 호스트컴퓨터에 스테이터스 또는 다른 정보를 제공하게 된다.

종래의 콘트롤보오드에는 단일의 프로세서만이 사용되기 때문에 종래 디스크드라이브동작상에서 비효율성을 피할 수 없는 데, 예컨대 단일의 프로세서가 SCSI버스에 의해 호스트 컴퓨터와 접속되는 경우 서어보제어(servo control)는 금지되고, 또한 탐색명령이 수신되는 경우 프로세서는 탐색동작을 개시하기에 앞서 우선 서어보상태를 취해야 한다.

한편, 제2도에는 본 발명의 1실시예에 따른 기억장치의 블록다이어그램이 도시되어 있는 바, 본 발명의 콘트롤보오드(112)에는 2개의 프로세서가 포함되어 구성되어, 마스터프로세서(124) 및 슬레이브프로세서(125)가 모두 디스크드라이브기능의 다양한 상태를 제어하는 데 사용된다. 즉, 마스터프로세서(124)는 SCSI버스와 RAM버퍼 인터페이스를 통해 디스크드라이브에 결합됨과 더불어 선(129)을 통해 SCSI버스(114)에 연결되고, 이 SCSI버스(114)는 선(122)를 매개로 RAM버퍼(113)에 연결된 다음 입·출력선(117)에 연결되며, 이 마스터프로세서(124)는 SCSI를 제어함과 더불어 호스트컴퓨터시스템과 디스크드라이브사이의 통신을 제어하게 된다.

상기 슬레이브프로세서(125)는 선(118)을 통해 디스크드라이브(110)에 결합되고, 상기 콘트롤보오드(112)에는 선(130)을 통해 마스터프로세서(124)와 결합된 시리얼포트(127)가 포함된다.

또 ROM부트(ROM boot;128)가 선(133)을 통해 슬레이브프로세서(125)에 결합되고, 상기 마스터프로세서(124)는 선(129)에 의해 RAM(126)에 결합된다. 상기 슬레이브프로세서(125)는 회전속도, 헤드위치 및 실행 또는 탐색명령과 같은 디스크드라이브의 상태 및 동작을 감시하게 되고, 상기 시리얼포트(127)는 선(130)을 통해 마스터프로세서(124)에 결합된다.

이러한 구성에서 전원이 공급되는 경우 ROM부트(128)는 베이직코드를 공급해서 SCSI인터페이스를 초기화함과 더불어, 디스크를 회전시키고, RAM내에 제어프로그램을 독출해서 RAM에 기초하는 제어프로그램이 실행되도록 하는 데, 이 ROM부트(128)는 어드레스범위 FFFF-E000인 아래의 코드로 구성된다.

1. 간단한 진단

2. 마이크로와이어 인터페이스(서어보와의 통신)

3. 기본적인 결함의 처리(SA save area의 포맷)

4. 부분적인 에뮬레이션코드(UART의 초기화와 에뮬레이션코드의 로드리셋트)

5. SCSI버스위상 지원

6. 리세트와 NMI인터럽트의 지원

7. 아래의 SCSI명령 지원

a. 감지요구(REQUEST SENSE)

b. 결함리스트독출(READ DEFECTS LIST)

c. 다운로드(DOWN LOAD)

d. 업로드(UP LOAD)

e. 실행개시(START EXECUTION)

f. 시설(INSTALL)

g. 포맷(FORMAT)

h. SBL독출(READ SBL)

i. 진단(DIAGNOSTICS)

상기 특별영역(123)으로 부터 로드된 프로그램코드는 제3도에 도시된 바와 같이 RAM(126)의 다음 영역에 맵핑(mapping)된다.

1. 어드레스 6000-61FF, 소프트 부트 라벨영역(512 바이트)

2. 어드레스 6200-6220, 인터럽트 벡터 테이블(32바이트)

3. 어드레스 6300-6400 JSRP, 에뮬레이션코드용 벡터테이블(256바이트)

4. 어드레스 7000-BFFF, 실 펌웨어(real firmware;20K바이트)

5. 어드레스 C0000-DFFF, 에뮬레이션코드(8K 바이트)

상기 소프트라벨영역은 소프트부트펌웨어에 관한 교정, 문서번호 및 기타 특수한 정보를 포함하게 되고, 상기 인터럽트 벡터테이블영역은 리셋트이외의 다른 모든 인터럽트용이며, JSRP 벡터테이블은 에뮬레이션코드가 요구되는 경우에 사용되는 에뮬레이션코드 인터럽트용이다.

또, 실 펌웨어는 모든 SCSI명령, 에러처리 및 정상적인 디스크동작을 지원하게 되고, 모니터영역은 주문작성과 제어프로그램의 진단능력 및 콘트롤러의 디버깅을 위한 영역이다. 그리고 디스크드라이브에 전원에 공급되는 경우 ROM부트(128)의 ROM기초코드는 다음과 같이 된다.

1. 프로세서 초기화

2. SCSI인터페이스상태 초기화

3. 마이크로와이어 인터페이스초기화

4. 진단명령을 마이크로와이어 I/F로 전송

5. 인터페이스 RAM영역 테스트

6. 고속의 ROM점검

7. 디스크 회전

8. 소프트부트영역독출→유효성 점검

만일 유효(valid)이면,

9. 코드를 32K RAM에 독출

10. 코드의 양호한 전송을 확증하기 위한 RAM점검

11. 32K RAM내의 코드로 점프

12. 명령대기

만일 유효하지 않은 경우(NOT VALID)

9a 세트조건 및 스테이터스바이트 점검

10a SBNV가 되도록 부가적인 감지바이트를 (hex)로 설정

11a 8K ROM의 제한된 명령셋트로 점프

디스크상의 소프트부트영역(23)은 먼저 라벨에 의해 로드되는 데, 이 라벨은 유효성을 나타내면서 버젼(virsion)과 문서 및 생산 ID코드에 관한 번호를 포함하게 되고, 이 라벨에는 코드가 수반되는 데, 상기 라벨과 코드는 소프트부트영역내의 3개의 독립적인 영역에 기록된다. 또 소프트부트라벨 포맷은 16바이트의 기호(signature), 버젼번호(16바이트), 문서번호(16바이트), 생산ID번호(16바이트) 및 적절한 통지 또는 소유통지문용 ASCI기호열(string)에 대한 122∼326바이트를 포함하여 구성된다.

그리고, 8K ROM에 배치된 NMI인터럽트는 프로세서의 UART포트를 초기화함과 더불어 에뮬레이션코드의 잔여분을 다운로드하게 되는데, 이는 PC상의 시리얼포트(127)를 매개하여 32K RAM의 모니터영역내에서 프로세서의 UART포트로 로드된 다음 에뮬레이션코드기능을 개시시키게 된다.

그리고, 본 발명의 1실시예는 프로세서와 SCSI인터페이스칩 및 마이크로와이어인터페이스의 초기화로 이루어진 전원기동의 진단을 포함하게 되고, 메모리테스트는 기본적으로 SCSI 메모리와 32K RAM에 0과 1을 독출/기록하게 되며, 마이크로와이어를 테스트하는 경우에는 진단명령이 서어보에 전송되는 한편, 반향(echo)이 되돌아오게 된다. 여기서, 상기 명령은 다음과 같다.

본 발명의 1실시예에서는 전원이 ON되거나 리셋트된 후 코드가 유효인 경우 소프트부트영역으로부터 로드될 때까지 콘트롤러가 명령만을 수신하게 되고, 이에 대해 만일 소프트부트영역이 유효하지 않은 경우 SCSI스테이터스바이트는 점검조건을 나타내게 된다. 또 OP코드할당은 단지 본 실시예의 일례로 주어진 것으로, 이 OP코드할당은 본 발명의 범위를 일탈함없이 변경시킬 수 있다. 그리고, 상기 호스트컴퓨터시스템이 감지요구명령을 발생하는 경우 복귀되는 확장감지데이터는 SBNV(soft boot not valid)를 나타내는 부가적인 감지바이트의 헥스 2B를 가지게 된다. 또, 시설명령은 라벨에 의해 개시되는 RAM영역으로붜 원시데이터(raw data)를 취하게 되어 디스크의 소프트부트저장영역에 모든 32k 바이트가 로드되고, 이러한 로드가 이루어지면 디스크는 헤드를 스위칭해서 동일한 프로세스를 재차 개시하게 되는 데, 이 프로세스는 32K RAM의 소프트부트영역이 디스크상에 3개가 복사될때까지 계속된다. 또 다운로드명령은 본 발명의 1실시에에서 인텔헥스포맷(Intel hex format)을 사용하게 되고, 상기 명령은 정보바이트를 제거해서 32K RAM에 데이터를 로드시키게 된다. 점검합계(checksum)가 산출된 다음 양호한 데이터인가를 확증하기 위해 인텔헥스포맷에 의해 주어진 점검합계바이트를 점검하게 된다. 또 상기 점검합계는 라인마커(line marker)의 요청을 제외한 모든 바이트를 가산한 다음 그 합에 대한 2의 보수를 취함으로써 산출된다.

그리고 업로드명령에는 원시데이터를 32K RAM에 취하여 인텔헥스포맷을 위한 제어필드가 삽입되고, 업로드된 영역은 어드레스범위 6000-6220의 소프트부트라벨과 인터럽트벡터테이블 및 어드레스범위 7000-BFFF의 펌웨어로 된다.

또, 포맷 SA명령은 결함맵(flaw map), 소프트부트라벨 및 펌웨어를 가지는 디스크상의 영역만을 포맷하게 되는 데, 이 경우에는 상기 특별영역(123)내의 결함영역에 대한 기본적인 결함처리를 지원하기 위해 P리스트를 사용하게 된다. 그리고 결함리스트독출명령은 제조공장에서 디스크상에 미리 기록된 인덱스로부터의 바이트(bytes from index) 포맷의 p리스트를 호스트컴퓨터에 전송하게 되고, G리스트 또는 다른 결함리스트포맷을 독출하기 위한 시도는 점검조건스테이터스를 설정하는 에러를 유발하게 되는 데, 이는 5의 감지키이와 부가적인 감지코드를 24(hex)로 설정하게 된다.

인터럽트벡터는 ROM부트(128)내의 위치에 고정되는 바, 그 벡터는 32K RAM영역(126)의 위치를 지시하게 된다.

그리고, RAM은 미지상태로 상정되므로 벡터는 사용하려는 경우 초기화해야만 된다. ROM부트코드는 에뮬레이션코드를 요청하기 위해 NMI인터럽벡터를 8K ROM의 포인트에 설정하게 되고, 상기 이뮬레이션코드는 포함하는 그 벡터를 초기화해서 인터럽트의 처리를 위해 그 자신의 루틴(rutine)을 지시하기 위해 NMI를 포함하는 자체의 벡터를 초기화하게 되며, 또 32K RAM기초펌웨어는 정상적인 디스크동작이 가능하도록 벡터를 로드해야만 한다.

[마이크로와이어 인터페이스]

본 발명의 바람직한 실시에에서는 내셔널세미콘덕터의 HPC 46083 마이크로콘트롤러를 사용하지만, 그 이외의 적절한 마이크로콘트롤러도 본 발명에 사용될 수 있다.

그리고, 상기 마스터 및 슬레이브프로세서의 접속관계가 제4도에 도시되어 있는 바, 이 제4도에서 전압(Vcc)은 저항(R1)을 매개해서 노드(node; 132)에서 마스터프로세서(124)와 슬레이브프로세서(125)에 결합되고, 또한 상기 노드(132)는 캐패시터(C1)를 통해 접지에 결합되는 한편 상기 노드(132)는 리셋트입력에서 마스터프로세서(124)와 슬레이브프로세서(125)에 결합된다. 상기 마스터프로세서(124)는 슬레이브프로세서(125)에 명령을 전송하는 한편, 슬레이브프로세서(125)는 마스터프로세서(124)에 스테이터스를 제공하게 된다. 또 마스터프로세서(124)는 선(137)을 하이레벨의 SCMD(SCSI명령)선으로 설정함으로써 명령이 전송되어 마스터프로세서(124)의 핀(PO)에 공급됨과 더불어 슬레이브프로세서(125)의 핀(D7)에 입력되도록 슬레이브프로세서(125)에 신호를 전송하게 된다.

상기 슬레이브프로세서(125)가 명령을 수신하기 위해 준비되는 경우에는 준비신호(SRDY)가 선(134)을 통해 출력되는 바, 상기 슬레이브프로세서(125)는 핀(P0)을 통해 신호를 출력하게 되는 한편 마스터프로세서(24)는 핀(D7)을 통해 그 신호를 수신하게 된다. 이 경우 만일 에러가 발생되면 슬레이브프로세서(125)는 선(SERR;133)을 통해 신호를 출력하게 되는 데, 이 선(133)은 슬레이브프로세서(125)의 핀(P1)에 결합됨과 더불어 마스터프로세서(124)의 핀(D6)에 결합된다. 또 클럭신호(SCLK)가 핀(B6)에서 선(136)을 통해 마스터프로세서(124)와 슬레이브프로세서(125)에 공급된다. 상기 슬레이브프로세서(125)는 명령을 수신한 다음 만일 스테이터스신호가 필요하게 되면 선(138)을 통해 스테이터스신호(SSTAT)를 마스터프로세서(124)에 출력하게 되고, 그 신호는 슬레이브프로세서(125)의 핀(B5)에서 제공되어 마스터프로세서(124)의 핀(SI)으로 입력된다.

또 데이터신호(SDATA)가 선(135)을 통해 슬레이브프로세서(125)의 핀(SI)으로부터 마스터프로세서(124)의 핀(B5)으로 공급된다. 프로세서간의 통신은 마스터프로세서(124)가 슬라이브프로세서(125)에 대해 정보나 실린더(cylinder)에 관한 탐색, 드라이브회전과 중지를 요구하는 경우에 실행되며, 통신링크는 각 프로세서상의 마이크로와이어인터페이스에 의해 실행되는 바, 상기 마스터프로세서는 마스터 마이크로와이어인 반면 서어보프로세서는 슬레이브이다. 본 실시예에서 모든 명령의 길이는 16비트이며 모든 복귀스테이터스도 16비트로 되어 있다.

이 경우 스테이터스는 스테이터스 명령을 전송하는 마스터프로세서상에만 복귀된다. 이 경우 스테이터스/명령어의 최상위 유효비트가 항상 우선적으로 전송되는 반면 최하위 유효비트(0위치비트)가 최종적으로 전송된다.

여기서, 마이클와이어는 8비트시리얼시프트레지스터를 구비하게 되고, 모든 명령과 스테이터스는 16비트이다.

슬레이브프로세서는 명령을 수신할 준비가 된 경우에 SRDY를 활성적인 하이레벨로 해주게 되고, 이 SRDY는 제1명령바이트가 수신된 다음에는 로우레벨로 되며, 이어 마스터프로세서(124)는 제1명령바이트를 전송하게 되고, 상기 SRDY가 하이레벨로 된 경우에 동작이 완료된다(탐색이 완료되거나 스테이터스 독출). 스테이터스동작중에 마스터프로세서(124)는 MSB(바이트) 또는 스테이터스의 제1바이트를 독출하게 되고, 슬레이브프로세서(125)는 SRDY를 로우레벨로 해주며, 제2바이트가 마스터프로세서(124)에 의해 독출되고, 이 SRDY는 최종비트가 독출된 다음 하이레벨로 복귀된다.

상기 마스터프로세서(24)가 SCMD를 하이레벨로 설정하는 경우 마스터프로세서는 하이레벨로 설정된 비동기 SERR을 감시하게 되는데, SERR하이레벨은 스테이터스가 고장상황을 판별하기 위해 수행되어야 한다는 것을 마스터프로세서에게 지시하게 된다. 또 SCMD는 로우레벨로 저하되어 마스터프로세서는 스테이터스를 수신하기 위해 명령을 전송하게 되고, 상기 SERR은 스테이터스의 최종 바이트가 서어보프로세서로부터 전송된 후 SERR은 로우레벨로 복귀되는데, 이 SERR은 마스터프로세서가 판독해야 하는 고장상황에 대해 하이레벨로 된다.

마이크로와이어 클럭주파수는 다음과 같이 프로그램된다.

SK=24MHz/19=1.26MHz

또는 160K bytes/sec

프로세서오버헤드가 약 100us이라고 가정하면, 하나의 명령어는 다음과 같이 전송된다.

2^*(1/160kbs)+100us=112usec

[HPC용 마이크로와이어 인터페이스]

마이크로와이어 I/F는 마스터프로세서와 슬레이브프로세서 사이에서의 통신을 위해 이용되는 바, 마스터(SCSI)와 슬레이브(SERVO)를 갖추고 있다.

전원이 공급되건 아니건 리셋트조건에서 슬레이브는 마스터가 먼저 초기화되도록 대기하게 되는 데, 이는 하이레벨로 되는 SCMD선을 통해 슬레이브에 전달되고, 이어 슬레이브가 초기화되게 된다. 그리고 초기화단계에서 벗어나기전 슬레이브의 최종적인 작용은 SIO레지스터에 대한 기록에 의해 uWIREDONE 플래그를 소거하는 것이다. 또 전송동작을 위해: 슬레이브는 SCMD가 로우레벨이 되도록 대기하면서 마스터가 명령을 전송하려고 하는 것을 표시.

마스터는 SRDY가 하이레벨이 되도록 대기하여 마스터가 준비된 경우에는 슬레이브에 의해 셋트.

마스터는 제1바이트를 전송하고, …, uWIREDONE 플래그가 셋트되도록 대기.

슬레이브는 uWIREDONE 플래그가 셋트되도록 대기한 다음 SIO로부터 제1바이트를 독출.

슬레이브는 STO레지스터에 기록함에 의해 uWIREDONE 플래그를 리셋트.

슬레이브는 제2 바이트를 위해 SRDY를 로우레벨로 셋트.

마스터는 SRDY가 로우레벨이 되도록 대기.

마스터는 제2바이트를 전송하고, …, uWIREDONE 플래그가 셋트되도록 대기.

슬레이브는 uWIREDONE 플래그가 셋트되도록 대기한 다음 SIO로 부터 제2바이트를 독출.

슬레이브는 이어 STO 레지스터에 기록함에 의해 uWIREDONE 플래그를 리셋트.

이때, 마스터와 슬레이브는 명령이 전송되었는가를 판별하게 되는 바, 이 명령에 따라 슬레이브는 잔여의 명령으로부터 정보를 취해서 이 정보에 대해 작동 또는 복귀 스테이터스로 응답하게 된다. 여하튼:마스터는 SRDY를 대기.

슬레이브가 작동중이거나 스테이터스 준비로 된 경우, 슬레이브는 SRDY를 하이레벨로 셋트.

만일 스테이터스가 없는 경우……

마스터는 SERR가 하이레벨인가를 점검 …… 이는 에러가 있음을 의미.

만일 에러가 없는 경우, 마스터는 SCMD를 하이레벨로 세트.

이어, 제14도에는 명령시퀀스가 도시되어 있는 바, 마스터프로세서는 슬레이브명령을 전송할 준비가 되어 있음을 슬레이브프로세서에 표시해 주기 위해 하강엣지(150)에서 SCMD선을 도시된 바와 같이 로우레벨로 강하시키게 되고, 신호 SRDY는 슬레이브프로세서가 명령을 수신할 준비가 되었음을 표시해주기 위해 상승엣지(40)에서 도시된 바와 같이 하이레벨로 설정된다. 본 실시예에서는 명령의 제18비트가 도시된 바와 같이 클럭신호 SCLK에 의해 전송되고, 이어 슬레이브프로세서는 슬레이브가 명령신호(SCLK)의 제2 바이트를 수신할 준비가 되어 있음을 표시해 주기 위해 하강엣지(147)에서 SRDY를 로우레벨로 셋트시키게 된다. 또 명령신호 SCMD는 마스터가 명령전송을 완료했음을 표시해주기 위해 상승엣지(139)에서 하이레벨로 되고, 만일 어떠한 에러도 검출되지 않는다면 에러신호 SERR는 로우레벨로 유지된다.

제15도에 따르면 스테이터스 복귀를 동반한 명령이 도시되어 있는 바, 상기한 바와 마찬가지로 마스터프로세서는 명령을 전송할 준비가 되어 있음을 슬레이브프로세서에 알려주기 위해 하강엣지(150)에서 도시된 바와 같이 SCMD선을 로우레벨로 강하시키게 되고, 신호 SRDY는 명령이 전송된다는 것을 마스터에 표시해 주기 위해 상승엣지(140)에서 슬레이브프로세서에 의해 하이레벨로 셋트되며, 전송된 명령, 즉 SCLK의 명령(160)은 스테이터스요구명령을 표시하게 된다. 또 SRDY신호는 하강엣지(141)에서 로우레벨로 강하되는 반면, SCMND는 상승엣지(151)에서 하이레벨로 셋트되고, 스테이터스명령의 종단, 즉 SCLK의 명령 00이 전송됨과 더불어 SRDY신호는 인입되는 스테이터스정보를 플래그하기 위해 하이레벨로 셋트된다.

스테이터스, 즉 SCLK의 명령 XX는 2개 부분으로 마스터프로세서에 제공되는데, 제1 바이트는 SRDY가 하이레벨일때 전송되고, SRDY가 하강엣지(143)에서 로우레벨로 된 다음 제2스테이터스바이트가 전송되며, 이어 SRDY는 스테이터스의 종단을 표시해 주기 위해 상승엣지(144)에서 하이레벨로 상승된다.

제16도는 본 발명에 따른 프로토콜내의 에러처리를 도시하고 있는 바, SCMD는 명령의 송신준비시 엣지(150)에서 로우레벨로 셋트되지만, 명령전송기간중에 에러가 발생되고, SERR은 상승엣지(152)에서 슬레이브에 의해 하이레벨로 셋트된다. 이때, 슬레이브와 마스터는 마스터가 에러에 관련된 스테이터스를 요구하는 제6도를 참조하여 설명한 처리를 반복하게 되며, 에러스테이터스는 SRDY선의 하이와 로우위상의 2바이트로 전송된다.

[테스팅환경]

본 발명에서 설명하는 번-인(burn-in)환경에서는 고도의 자동화와 데이터수집능력을 갖춘 저렴한 가격의 테스트환경을 달성하기 위해 온보오드 마이크로프로세서와 디스크드라이브의 시리얼인터페이스를 사용하게 된다.

디스크드라이브제어프로그램 또는 본 발명의 실시예에서 단순 LAN(local area network)환경을 지원하게 되는데, 이 지원은 LAN 지원을 포함한 펌웨어의 특수한 번-인버전(burn-in versin)의 형태와 마스터컴퓨터에 의해 LAN을 통해 참조되는 다소의 고정진단루틴의 형태로 될 수 있다.

[명령패킷포맷(command packet format)]

이 명령포맷은 단일의 호스트 AT가 테스트상태하에서 하나 또는 모든 드라이브에 어드레스할 수 있도록 하게 됨과 더불어 테스트상태하에서 드라이브가 호스트 AT(어드레스 OOh)에 응답을 다시 전송할 수 있도록 하게 된다.

256명령의 이용가능성에 따르면, 다수가 매크로(macro)를 제어/변환하기 위한 다운로드변수테이블을 포함한 특수한 테스팅시퀀스와 매크로 명령을 위해 지정될 수 있다.

패킷은 단일의 명령동작(폴(poll), 리셋트, 전원공급개시 등)과 보다 복잡한 명령기호열(만약 명령체이닝(chaining)이 포함되면 명령의 길이는 거의 무한)을 위해 4바이트(어드레스, 카운트, 명령 및 점검번호)정도로 작게 전송될 수 있다.

점검합계는 8비트로 감소되고, 검출되지 않는 불량점검합계가 존재할 확률은 희박하게 되며, 4개 장치의 기호열이 한번에 테스트 될 수 있다.

본 발명의 테스팅환경에 대한 구성이 제17도에 도시되어 있는 바, 단일의 호스트컴퓨터(50)가 다수의 드라이브(P1-P(N))의 제어테스팅에 이용된다. 이 경우 다수의 드라이브는 각 드라이브의 시리얼포트를 통해 데이지체인구성으로 직렬적으로 호스트컴퓨터에 연결되고, 상기 호스트컴퓨터(150)의 시리얼출력은 선(151)을 통해 트라이브(P1)의 시리얼입력에 연결되는 한편 그 드라이브(P1)의 시리얼출력은 선(152)을 통해 드라이브(P2)의 시리얼입력에 연결되며, 그 드라이브(P2)의 시리얼출력은 선(153)을 통해 후속 드라이브의 입력에 연결된다. 또 드라이브 P(N-1)의 출력은 선(54)을 통해 드라이브P(N)의 시리얼입력에 연결되는 한편 그 드라이브 P(N)의 출력은 선(155)을 통해 상기 호스트컴퓨터(150)의 입력에 연결된다.

1) 호스트 AT(HAT)는 STP(serial test port)에 의해서 NOP를 전송하는 한편 명령어회신을 대기하게 되는데, 이는 시리얼선이 폐쇄회로라는 것과 전원이 모든 연결된 드라이브에 유용하다는 것을 확증하게 된다.

2) HAT는 STP에 의해 리셋트를 전송하게 되는 데, 이는 테스트 드라이브에서 어떠한 유발하지 않게 된다.

3) HAT는 선을 통해 선택된 모든 신호를 전송하고 진행에 앞서 오퍼레이터의 조정을 기다리게 되는 데, 이는 모든 드라이브가 STP에 의한 명령을 인지하여 후속의 테스팅에 대한 준비가 되어 있다는 것을 입증하는 것으로, 이 테스트에 실패한 드라이브는 디버깅을 위해서 SDS-1000 테스트스테이션으로 복귀해야 된다.

4) 오퍼레이터가 테스팅을 재개한 후, HAT는 제1 드라이브에 어드레스 01h로 LAD(Logical Drive Assignment)를 전송하게 된다. 제1 드라이브는 패킷을 취하고, 논리드라이브 어드레스(01h)를 저장하며, 어드레스필드를 02h로 증가시키고, 후속 드라이브에 패킷을 전송하게 된다. 각 드라이브는 LAD 명령어를 수신해서 논리어드레스를 저장하고 증대시키며, 패킷을 재전송하게 된다.

또 HAT는 명령어패킷(CP)를 수신해서 테스트상태하(DUT)인 드라이브수에 대한 CP어드레스(감소)를 유지하게 된다.

5) 각 DUT 상태에 대한 HAT POLLS는 각 DUT가 논리어드레스에 응답하는 것을 확증하게 된다.

DUT는 헬스값(health value; RAM, 레지스터등을 점검하기 위해 기본 ROM진단으로부터 획득됨)에 의해 어드레스 00h(HAT)에 응답하게 된다.

6) HAT는 각 DUT를 차례로 나열하고 전원공급을 위해 적당한 간격을 제공함에 이어 후속의 논리 DUT에 전원을 공급한 후, 이전 DUT의 상태를 POLL한다.

7) 모든 DUT에 전원공급된 후 테스트의 독출과 기록에 앞서 DUT를 워밍업(warm-up) 시키기 위해 예비탐색테스트(preliminary seek test)와 최대 억세스를 수행하게 된다.

8) HAT는 탐색테스트동안 DUT로부터 드라이브정보를 요구하게 되고, DUT는 시리얼번호, 불량트랙테이블, 전류상태를 호스트에 제공하게 된다.

9) HAT POLLS 스테이터스는 이 시점후에 최대한의 DUT테스트/스테이터스를 위해 매 2분마다 모든 드라이브를 점검하게 되는데, 만일 DUT의 에러율이 최대임계값을 초과하면 DUT는 고장드라이브로 플래그된다.

10) HAT는 모든 드라이브에 다운로드테스트명령을 전송하게 되고, 각 DUT는 디스크로부터 RAM으로 진단프로그램을 독출하여 HAT로부터의 후속명령을 기다리게 된다.

11) HAT는 테스팅을 시작하기 위해 초기테스트명령(start test command:또는 매크로테스트)을 전송하게 된다.

12) 각 드라이브는 RAM내에 BTT(Bad Track Table)을 유지하게 되며 필요에 따라 BTT를 갱신하게 된다.

13) HAT는 모든 DUT에 대한 드라이브스테이터스를 요구하고, 컴파일하며 프린트하게 되는데, 이 데이터는 BTT, 테스트변수, 검출된 소프트/하드에러의 수 및 패스(pass) 또는 고장명령문을 포함하게 된다. 이 모든 데이터는 DUT의 예약된 데이터영역에서 이용가능하게 된다.

14) HAT는 DUT에서 실행된 모든 테스트의 결합이력기록(a combined history log)을 보존하게 된다.

[예비명령세트]

다운로드테스트

포맷

논리드라이브할당(LAD)

매크로[50]

NOP(no operation)

폴(POLL)

독출

래드피지컬(Rad Phsical)

리칼(Recal)

리셋트

탐색

초기테스트

스테이터스

기록

기록피지컬

테스트중지

결과전송

따라서, 상기한 제어시스템과 장치는 제어프로그래밍의 소프트로딩과 단일의 호스트컴퓨터로 다수의 디스크드라이브를 테스팅, 드라이브동작의 분산제어 및 2개의 온보오드프로세서 사이의 효율적인 통신을 가능하게 하는 디스크드라이브저장시스템에 대해 설명하였다.

Claims (25)

1. 밑판(66)에 연결되는 두껑(64)을 가진 하우징(62), 주축 모우타 어세믈리에 장착된 다수의 디스크(18)와 상기 디스크(18)에 인접해 있으며 축을 중심으로 회전할 수 있도록 설치된 작동 아암어셈블리(14) 및 상기 작동 아암 어셈블리에 장착된 다수의 읽기 및 쓰기 헤드(54)와 상기 작동 아암 어셈블리에 연결된 작동 모우터(31)로 구성된 헤드 및 디스크 어셈블리, 상기 헤드 및 디스크 어셈블리가 장착되고 또한 다수의 단열재가 연결되는 상,하 장착판(56 및 58)으로 이루어진 헤드 및 실린더 지지구조, 단열(76)가 두껑(64)및 상·하 장착판(56 및 58) 사이에 각각 위치하여 두껑(64)을 떠 받치는 식으로 되어 있으며 그 전체가 상기 두껑(64)내부에 배치된 구조의 헤드 및 실린더 지지구조를 갖춘 디스크 드라이브 장치.
2. 제1항에 있어서, 상기 단열재(76)가 열에 대한 비 전도성을 가진 탄성체로 된것을 특징으로 하는 디스크 드라이브 장치.
3. 제2항에 있어서, 상기 단열재(76)가 고무로 된 것을 특징으로하는 디스크 드라이브 장치.
4. 제1항에 있어서, 상기 디스크 드라이브 장치의 작동을 위한 전기회로들이 부착되어있는 한편, 밑판(66)의 아래에 설치되어 있어서 발생되는 열 구배가 상기 밑판(66)에 의해 방출되도록 된 특징의 인쇄된 회로기판(68)을 갖춘 디스크 드라이브 장치.
5. 제1항에 있어서, 상기 헤드 및 디스크 어셈블리가 주축모우타 어셈블리를 축에 대한 직각 방향으로 이등분한 중심평면(10)에 대해 대칭으로 배치된 것을 특징으로 하는 디스크 드라이브 장치.
6. 제1항에 있어서, 상기 하우징(62)이 그 내부의 습기제거와 산화방지를 위하여 질소가 충진되고 밀봉된 것을 특징으로 하는 디스크 드라이브 장치.
7. 제1항의 상기 디스크 드라이브 장치가 공용 서어보 장치인 것을 특징으로 하는 디스크 드라이브 장치.
8. 제1항에 있어서, 상기 주축모우타 어셈블리가 내부 주축식 모우타(in-spindle motor)어셈블리인 것을 특징으로 하는 디스크 드라이브 장치.
9. 회전매체기억시스템의 제어수단에 제어프로그램을 제공하는 방법에 있어서, 상기 회전매체의 일부분상에 상기 제어프로그램을 기억시키는 단계와, 상기 회전기억매체로부터 상기 제어프로그램을 독출하기 위해 상기 제어수단에 의해 기동프로그램(startup program)을 실행하는 단계, 상기 제어수단에 결합된 메모리수단에 상기 제어프로그램을 기억시키는 단계, 상기 기억시스템의 동작을 향상시키기 위해 상기 제어수단에 의해 상기 제어프로그램을 실행하는 단계로 구성된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
10. 제9항에 있어서, 상기 제어프로그램이 상기 기억매체로부터 독출되는 경우 상기 제어프로그램을 확증하는 단계가 더 포함된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
11. 제9항에 있어서, 상기 제어프로그램의 독출단계는 상기 제어수단을 초기화하는 단계와, 상기 제어수단과 호스트컴퓨터사이의 인터페이스를 초기화하는 단계, 상기 메모리수단을 테스트하는 단계, 상기 기억매체의 회전을 초기화하는 단계, 상기 제어프로그램을 독출해서 상기 제어프로그램의 유효성을 확인하는 단계, 상기 제어프로그램을 상기 메모리수단에 전송하는 단계로 구성된 것을 특징으로 하는 호전매체기억시스템의 제어프로그램공급방법.
12. 제9항에 있어서, 상기 제어수단은 마이크로프로세서로 구성된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
13. 제9항에 있어서, 상기 메모리수단은 랜덤억세스메모리(RAM)로 구성된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
14. 제9항에 있어서, 상기 기억시스템은 자기디스크드라이브로 구성된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
15. 제9항에 있어서, 상기 기동프로그램은 독출전용메모리(ROM)에 기억된 것을 특징으로 하는 회전매체기억시스템의 제어프로그램공급방법.
16. 기억시스템의 동작을 제어하기 위한 제어수단과, 이 제어수단에 결합되어 상기 기억시스템을 기동시키기 위한 초기화프로그램을 기억하는 제1기억수단, 상기 제어수단에 결합되어 상기 초기화프로그램이 실행되는 경우, 상기 시스템의 기동후 상기 기억시스템의 동작을 제어하기 위한 제어프로그램을 독출하여 상기 제어프로그램을 제2메모리수단에 기억시키는 독출/기억수단 및 호스트컴퓨터에 결합됨과 더불어 이 호스트컴퓨터와 상기 제어수단사이의 통신을 위해 상기 제어수단에 결합된 인터페이스수단으로 구성된 것을 특징으로 하는 회전매체기억시스템.
17. 제16항에 있어서, 상기 회전매체는 자기디스크로 구성되고, 상기 제어프로그램은 상기 디스크의 데이터영역과는 독립된 디스크의 부분에 기억되는 것을 특징으로 하는 회전매체기억시스템.
18. 제16항에 있어서, 상기 제1메모리수단은 독출전용메모리(ROM)로 구성된 것을 특징으로 하는 회전매체기억시스템.
19. 제16항에 있어서, 상기 제2메모리수단은 랜덤억세스메모리(RAM)로 구성된 것을 특징으로 하는 회전매체기억시스템.
20. 제16항에 있어서, 상기 제어수단은 제1 및 제2 프로세싱수단으로 구성되고, 상기 제1 프로세싱수단은 상기 인터페이스를 제어하는 반면, 상기 제2 프로세싱수단은 상기 회전매체에 대한 억세스를 제어하도록 된 것을 특징으로 하는 회전매체기억시스템.
21. 제20항에 있어서, 상기 시리얼입력수단은 상기 제1 프로세싱수단에 결합된 시리얼포트로 구성된 것을 특징으로 하는 회전매체기억시스템.
22. 기억시스템의 동작을 제어하기 위한 제1 및 제2제어수단을 갖춘 회전매체기억시스템에서 상기 제1 및 제2제어수단사이의 통신방법에 있어서, 상기 제1제어수단으로부터 제1상태의 제1신호를 상기 제2제어수단에 공급하는 단계와, 상기 제2제어수단을 초기화함과 더불어 제2제어수단으로부터 제1상태의 제2신호를 상기 제1제어수단으로 전송하는 단계, 상기 제2신호가 상기 제1상태인 경우 상기 제1제어수단으로부터 제1바이트의 명령신호를 상기 제2제어수단에 공급하는 단계 및, 상기 제2신호가 제2상태인 경우 제1제어수단으로부터 상기 제2바이트의 명령신호를 상기 제2제어수단에 공급하는 단계로 구성된 것을 특징으로 하는 회전매체기억시스템의 통신방법.
23. 제22항에 있어서, 상기 제1제어수단은 제1프로세서로 구성되고, 상기 제2제어수단은 제2프로세서로 구성된 것을 특징으로 하는 회전매체기억시스템의 통신방법.
24. 입력시리얼포트와 출력시리얼포트를 갖춘 단일의 호스트컴퓨터를 사용하여 다수의 디스크드라이브를 테스트하기 위한 방법에 있어서, 다수의 디스크드라이브의 각각에 시리얼입력포트와 시리얼출력포트를 준비하는 단계와, 상기 다수의 디스크드라이브중 제1 디스크드라이브의 시리얼 입력포트에 상기 호스트컴퓨터의 출력시리얼포트를 결합하는 단계, 상기 다수의 디스크드라이브중 제2 디스크드라이브의 시리얼입력포트에 상기 제1 디스크드라이브의 시리얼출력포트를 연결하는 단계, 상기 다수의 디스크드라이브중 각 후속 드라이브의 상기 시리얼입력포트에 각 연속적인 드라이브의 출력포트를 연결하는 단계, 상기 호스트컴퓨터의 입력시리얼포트에 제n 디스크드라이브의 출력시리얼포트를 연결하는 단계, 상기 호스트컴퓨터로부터 각 디스크드라이브의 제1메모리수단에 테스트프로그램을 공급하는 단계 및, 상기 다수의 디스크드라이브중 각 디스크드라이브의 프로세싱수단에 의해 테스트프로그램을 실행하는 단계로 구성된 것을 특징으로 하는 디스크드라이브의 테스트방법.
25. 제24항에 있어서, 상기 테스트프로그램은 완성회로를 확증하기 위해 상기 호스트컴퓨터로부터 제1 테스트명령을 전송하는 단계와, 상기 회로의 각 드라이브를 식별하기 위해 상기 각 디스크 드라이브에 드라이브할당명령을 전송하는 단계, 스테이터스에 대해 상기 각 드라이브를 폴링(polling)하는 단계, 상기 각 드라이브에 초기테스트시퀀스명령을 전송하는 단계 및, 상기 테스트시퀀스의 실행후 스테이터스에 대해 각 디스크드라이브를 폴링하는 단계로 구성된 것을 특징으로 하는 디스크드라이브의 테스트방법.

Images