KR100188101B1 - 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법 - Google Patents

바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법 Download PDF

Info

Publication number
KR100188101B1
KR100188101B1 KR1019950042282A KR19950042282A KR100188101B1 KR 100188101 B1 KR100188101 B1 KR 100188101B1 KR 1019950042282 A KR1019950042282 A KR 1019950042282A KR 19950042282 A KR19950042282 A KR 19950042282A KR 100188101 B1 KR100188101 B1 KR 100188101B1
Authority
KR
South Korea
Prior art keywords
test
unit
scan
escape
signal
Prior art date
Application number
KR1019950042282A
Other languages
English (en)
Other versions
KR970030558A (ko
Inventor
구용근
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950042282A priority Critical patent/KR100188101B1/ko
Publication of KR970030558A publication Critical patent/KR970030558A/ko
Application granted granted Critical
Publication of KR100188101B1 publication Critical patent/KR100188101B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

이 발명은 디지탈 이미지 프로세서 칩과 같은 대규모 집적회로에 적용되는 바운더리 스캔[Boundary scan] 개념을 이용한 대규모 집적회로 테스트 방법에 관한 것으로서, 명령 스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제1단계와; 상기 제1단계에서 명령 스캔동작 구간이 완료되고 데이타스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제2단계와; 상기 제2단계의 데이타 스캔동작 구간의 일시정지 기간동안, 소정의 테스트 벡터 값이 각 유니트에 입력되게 하여 그 결과가 얻어지도록 하며, 얻어진 결과는 다음 타이밍에서 외부로 출력되도록 하여 각 유니트의 기능테스트가 수행되도록 하는 제3단계로 구성되어, 칩내 테스트를 고려한 유니트 디자인시 상기 스캔 테스트 방법에 의해 실제 스캔 테스트시 사용되는 스캔구조를 가진 회로의 설계를 최적화함으로써 유니트가 차지하는 면적을 줄일 수 있다.

Description

바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법
제1도는 이 발명의 실시예에 따른 테스트 방법이 적용되는 집적회로의 일례를 도시한 것이고,
제2도는 이 발명의 실시예에 따른 테스트 방법 중 유니트 스캔 테스트의 상태 다이어그램을 도시한 것이고,
제3도는 이 발명의 실시예에 따른 테스트 방법 중 테스트모드 선택기 신호에 따른 탭조정기 상태의 상태전이를 도시한 파형도이고,
제4도는 이 발명의 실시예에 따른 테스트 방법을 설명하는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1~1G : 입력신호 3~3G : 출력신호
5 : 제어신호 7 : 입출력 버스
9 : 칩 입력단 9a : 칩 출력단
10~10G : 유니트 13 : 테스트 제어유닛
15 : 칩
이 발명은 디지탈 이미지 프로세서 칩과 같은 대규모 집적회로에 적용되는 스캔 테스트 방법에 관한 것으로서, 더욱 상세하게 말하자면 칩내 각 유니트의 입력, 출력 및 양방향 신호만을 추가된 스캔회로에 의해 테스트함으로써 테스트 회로의 부가로 인한 칩면적의 증가를 방지할 수 있는 바운더리 스캔(Boundary scan) 개념을 이용한 대규모 집적회로 테스트 방법에 관한 것이다.
최근, 집적회로 칩의 제조경향은 집적회로 제조기술의 급속한 발전과 더불어 점점 칩면적 크기가 대형화, 회로구성의 복잡화 및 처리시간의 고속화 추세에 있다.
이로 인하여, 칩 테스트(Chip test)의 중요성이 부각되는 한편, 칩설계에 미리 테스트를 고려한 회로설계방법이 유행하고 있다.
일반적으로, 대규모 집적회로(VLSI : Very large Scale Integrated circuit)칩이 여러 개의 유니트들로 구성되어 있을 경우, 각 유니트의 스캔 테스트 방법은 전 스캔 테스트(Full scan test)방법이 주로 사용되고 있다.
그런데, 이 방법은 각 유니트의 래치(Latch)들은, 예를 들어 플립플롭(Flip-flop), 모두 스캔회로를 가진 래치들로 구성되어져야 하므로, 유니트의 면적이 증가하는 문제점을 안고 있다.
또한, 각 유니트에서 기능 테스트(Function test)에 사용된 테스트 벡터(test vector)들은 스캔 테스트시에 테스트 벡터로 사용하기가 불가능하다.
한편, 집적회로 칩의 스캔 테스트 방법에 관한 것으로서, 케니쓰(Kenneth P. Parker)에 의해 The Boundary-scan handbook(page 97~104)이, 해리 블리커(Harry Bleeker)등에 의해 Boundary scan test(page 65)가, 전기전자 기술자협회(IEEE : Institute of Electrical and Electronic Engineers)의 규약 1149.1(Boundary scan architecture, 5장 1절)이 개시된 바 있다.
상기 전기전자 기술자협회(IEEE)의 규약 1149.1에 따르면, 탭조정기 상태표(Test Access Porter ControllerState Diagram)가 정의되어 있으며, 테스트모드 선택기(TMS: Test Mode Selector) 신호를 이용하여 명령 스캔회로 구간(Instruction Scan Logic Operation Period), 데이타 스캔회로 구간(Data Scan Logic Operation period) 및 유니트 기능실행 구간(Unit Function Operation Period)에 따른 테스트 동작이 개시되어 있다.
이 발명의 목적은 상기한 바와 같은 종래의 기술적 문제점을 해결하기 위한 것으로서, 소정 수의 유니트로 구성된 대규모 집적회로 칩에서 각 유니트의 기능테스트를 용이하게 할 수 있는 대규모 집적회로의 스캔 테스트 방법을 제공하는데 있다.
이 발명의 또다른 목적은 스캔 테스트 동안에 유니트 기능 테스트를 가능하게 하는 대규모 집적회로의 스캔 테스트 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서, 이 발명에 따른 스캔 테스트 기능을 구비한 집적회로의 구성은, 다수의 소자를 구비하며, 각 소자의 입력단과 출력단은 서로 접속되어 모든 소자를 거쳐서 신호가 전송되도록 연결되며, 외부로 제어신호와 테스트 벡터 값의 입출력이 가능하도록 연결된 적어도 하나 이상의 유니트와; 외부로부터 테스트 벡터 값을 입출력할 수 있도록 연결되며, 상기 각 유니트에 신호의 전송이 가능하도록 연결되어, 스캔 테스트를 위한 소정의 제어신호를 생성하여 상기 각 유니트에 출력하여 그 결과를 입력받으며, 각 유니트를 위한 테스트 벡터 값을 외부로부터 입력받아 각 유니트로 출력한 후 그 결과를 각 유니트로부터 입력받아 외부로 제공하는 테스트 제어유닛을 포함하여 이루어진다.
또한, 상기한 목적을 달성하기 위한 수단으로서, 이 발명에 따른 스캔 테스트 방법의 구성은, 명령 스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제1단계와; 상기 제1단계에서 명령 스캔동작 구간이 완료되고 데이타 스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제2단계와; 상기 제2단계의 데이타 스캔동작 구간의 일시정지 기간동안, 소정의 테스트벡터 값이 각 유니트에 입력되게 하여 그 결과가 얻어지도록 하며, 얻어진 결과는 다음 타이밍에서 외부로 출력되도록 하여 각 유니트의 기능실행 동작이 수행되도록 하는 제3단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.
제1도는 이 발명의 실시예에 따른 테스트 방법이 적용되는 집적회로의 일례를 도시한 것이고,
제2도는 이 발명의 실시예에 따른 테스트 방법 중 유니트 스캔 테스트의 상태 다이어그램을 도시한 것이고,
제3도는 이 발명의 실시예에 따른 테스트 방법 중 테스트모드 선택기 신호에 따른 탭조정기 상태의 상태전이를 도시한 파형도이고,
제4도는 이 발명의 실시예에 따른 테스트 방법을 설명하는 파형도이다.
먼저, 제1도를 참조하여 이 발명의 실시예에 따른 테스트 방법이 적용되는 집적회로를 설명한다.
제1도에 도시된 바와 같이, 이 발명의 실시예에 따른 테스트 방법이 적용되는 집적회로(15)는, 다수의 유니트(10~10G)와, 상기 각 유니트(10~10G)와 입출력버스(7)를 통해 제어신호(5)를 입출력할 수 있도록 연결되며, 칩 입력단(9) 및 칩 출력단(9a)을 구비하여 외부와 데이타의 입출력이 가능하도록 연결된 테스트 제어유닛(13)으로 구성된다.
상기한 집적회로(15)의 구성에서, 각 유니트(10~10G)는 다수의 소자(A~Z)를 구비하며, 각 소자의 출력단은 다른 소자의 입력단과 연결되며, 특히 테스트 제어유닛(13)에서 제공된 신호가 유니트 내의 모든 소자를 거치도록 연결된다.
즉, 일반적인 스캔경로(scan path)와 달리 유니트의 입력, 출력 및 양방향 신호들에만 스캔연결고리(Scan chain ring)가 형성되어 있다.
유니트(10)의 스캔경로를 살펴보면, 입력신호단(1)에서 스캔연결이 시작되어 출력신호단(3)에서 스캔연결고리가 완성된다.
전원이 인가되어 회로의 동작이 시작되면, 스캔 테스트를 하기 위하여 테스트 제어유닛(13)에서 생성된 제어신호(5)는 각 유니트(10~10G)에 배분된다. 또한, 각 유니트(10~10G)를 위한 테스트 벡터 값은 칩 입력단(9)을 통해 테스트 제어유닛(13)을 거쳐 각 유니트(10~0G)에 입력된다.
각 유니트(10~10G)에서는 상기 테스트 벡터 값에 대응하여 소정의 결과값이 출력되며, 이 결과값은 테스트 제어유닛(13)을 거쳐 칩 출력단(9a)을 통해 외부에 제공된다.
이에 따라, 테스트 벡터 값에 대응하여 외부로 제공된 결과값을 검사함으로써 칩의 각 유니트(10~10G)에 대한 기능의 이상유무를 알 수 있다.
본 발명은 제2도에 도시된 테스트 제어유닛(13)내의 탭조정기 상태표에서, 테스트 모드 신호를 이용하여 유니트 스캔 테스트를 하는 것으로 전체적인 개념을 설명하면 다음과 같다.
먼저, 유니트 스캔 테스트의 경로를 살펴보면, 칩에서 파워가 켜지면, 테스트 로직 리세트 상태로 들어간다. 다음, 테스트 모드신호를 이용하여 명령 스캔동작을 한후, 테스트 데이터를 받아들이는 데이터 스캔동작을 한다.
다음, 제4도에 도시된 데이터 스캔 동작 동안에 유니트 기능테스트를 할 수 있는 유니트 기능 동작을 살펴보면, 데이터 스캔 동작 동안 테스트 벡터값이 테스터 데이터 입력(TDI)를 통하여 직렬적으로 유니트의 스캔 연결고리로 전송된다. 이 동작이 끝난후, 유니트 기능 동작이 일어나면서 유니트 내의 회로가 한 클럭 동안 회로동작이 일어난다.
이 결과값이 다음의 데이터 스캔동작 구간 동안에 테스트 데이터 출력(TDO)를 통하여 칩 외부로 전송된다.
다음으로, 제2도 및 제3도를 참조하여 테스트 제어유닛(13) 내의 탭조정기 상태표(TAP Controller State Machine Diaggram)에서 테스트모드 선택기 신호를 이용하여 유니트 스캔 테스트를 하는 방법 상세히 설명한다.
제3도의 (a)는 시스템 클럭(TCLK)의 파형도이고, 제3도의 (b)는 테스트 모드 선택기(TMS : Test Mode Selector)신호의 파형도이고, 제3도의 (c)는 탭조정기 상태이며, 제3도의 (d)는 유니트 테스트 동작을 도시한 것이다.
제2도에서, 포착(24, 24a)은 레지스터에 연결된 데이터를 병렬로 담은 동작을 의미하고, 일시정지(27, 27a)는 명령 코드 데이터와 테스트 데이터를 로드시키는 동작을 의미하며, 쉬프트 및 탈출(25, 25a, 26, 26a)는 명령에서 데이터 로드의 각 단계의 기준이 되는 단계이다.
먼저, 테스트 제어유닛(13)내에서 발생되는 시작신호(TRSTB)가 '0'으로 세팅되어 테스트 동작이 시작되면, 테스트 로직 리세트(21)로 들어간다. 이 상태(21)에서 테스트 제어 유닛 내(13)의 테스트모드 선택기(TMS) 신호가 제3도(b)에 도시된 바와 같이, '0'가 되면 테스트/아이들 실행(22)동작이 수행된다.
테스트/아이들 실행(22) 구간에서 테스트모드 선택기 신호가 '1'로 되면, 데이타 스캔 선택(23)이 수행되며, 계속 테스트모드 선택기 신호가 '1'이면 명령스캔 선택(23a)이 수행된다.
제2도에서와 같이, 명령 스캔이 선택되면, 테스트 제어유닛(13)은 대규모 집적회로 칩내의 여러개의 유닛중 하나를 선택한다(24a).
다음, 쉬프트 단계(25a)에서, 테스트 데이터 입력(TDI)으로 들어온 데이터값에 의하여 유니트를 선택하는 명령이 결정된다. 이때 명령 코드값에 의해 선택된 유니트(10)는 탭 제어기를 포함한 테스트 제어유닛(13)에서 결정된다.
다음, 이 명령은 탈출1(26a)에서, 업데이트(2a)과정을 통해 출력된다.
다음, 테스트 제어유닛(13)은 데이터를 포착(24)한다.
그러면, 직렬로 데이터가 선택된 유닛의 핀수만큼 로딩되고(25), 제2도의 데이터 스캔 모드의 쉬프트(25)J에서 테스트 데이터를 받아들인다.
이후, 탈출1(26) 다음 일시정지(27)상태에서 유니트(10)의 동작기능이 실행된다.
다음, 기능 동작후(37) 쉬프트(25)에서는 두가지의 동작이 있는데, 테스트 데이터를 받아 들이는 동시에 테스트 데이터 출력(TDO)으로 기능이 실행된 출력값이 출력되는 것이다.
이와 같이, 테스트모드 선택기 신호의 상태에 따라, 차례로 포착(24a), 쉬프트(25a), 탈출1(26) 및 업데이트(29a) 동작이 수행되며, 그 이후로는 데이타 스캔 동작(23)이 수행된다.
제3도의 (c)에 도시된 바와 같이, 제3도(a)의 매 시스템 클럭마다 테스트모드 선택기 신호의 사어태가 스캐닝되며, 이 상태에 따라 탭조정기 상태의 전이가 일어난다.
따라서, 테스트모드 선택기 신호의 타이밍을 적절히 조정함으로써 의도하는 테스트 동작을 수행할 수 있다.
제3도의 (d)에 도시된 유니트 테스트 동작을 참조하면, 명령 스캔동작(33), 데이타 스캔 동작(35), 유니트 기능 실행동작(37)이 차례로 수행됨을 알 수 있다.
특히, 유니트 기능 실행동작(37)은 데이타 스캔 동작(35) 구간 사이에 수행되며, 유니트 기능 실행동작(37)이 수행되는 동안 제3도 (d)의 탭조정기 상태는 일시정지(27)로 된다.
한편, 상기 데이타 스캔 동작(35) 동안에는 테이스 데이타가 외부로부터 입력되며, 유니트 기능 실행동작(37)은 제3도 (a)에 도시된 시스템 클럭의 한 사이클 동안 수행된다.
제2도 및 제3도로부터 테스트모드 선택기 신호의 펄스폭을 적절히 조절함으로써 의도하는 스캔 테스트 동작을 수행할 수 있음을 알 수 있다.
다음으로, 제4도를 참조하여 이 발명의 실시예에 따른 테스트 방법을 보다 상세하게 설명한다.
제4도의 파형도는 제1도의 각 유니트(10A~10G)중 임의의 하나의 유니트가 선택된 경우에 대한 내용이다.
제4도의 (a)는 테스트 제어 유닛(13) 내의 시스템 클럭(TCLK)의 파형도이고, 제4도의 (a)는 테스트모드 선택기(TMS) 신호의 파형도이며, 제4도의 (c)는 기능 테스트 후에 출력되는 테스트 데이타 출력(TDO : Test Data Output)의 파형도이고, 제4도의 (d)는 유니트를 테스트 하기 위한 테스트 데이타 입력(TDI : Test Data Input)의 파형도이고, 제4도의 (e)는 임의의 유니트의 테스트모드 선택기(unit tms)신호의 파형도이고, 제4도의 (f)는 임의의 유니트를 테스트 하기위해 명령어 및 데이트를 로드하는 레지스터를 초기화하는 스트로브(unit trstb)신호의 파형도이고, 제4도의 (g)는 임의의 유니트의 테스트 출력(tstob)의 파형도이고, 제4도의 (i)는 여러개의 유니트 중 임의의 하나를 선택하기 위한 명령(Instruction)신호의 파형도이다.
제1도의 칩 입출력단(9, 9a)과 같은 탭(TAP : Test Access Porter)으로 전송된 테스트 관련 신호들 중, 제4도의 (b)와 같은 테스트모드 선택기 신호(42)는 유니트 스캔 테스트시에 3가지 동작을 수행하도록 한다.
그것은, 제4도의 (b)에 도시된 바와 같은 명령 스캔동작(43), 데이타 스캔 동작(44) 및 데이타 스캔 동작 중간에 수행되는 유니트 기능실행 동작(45)이다.
유니트 기능실행 동작(45)을 제외한 나머지 동작은 제2도 및 제3도에 도시된 바와 같으므로 중복 설명을 피한다.
유니트 기능실행 동작(45)을 살펴보면, 데이타 스캔 동작(44) 동안 테스트벡터값이 제4도의 (d)에 도시된 테스트 데이타 입력(TDI : Test Data Input)으로서 유니트의 스캔연결고리로 전송된다.
이 동작이 끝난 후, 제4도의 (b)와 같이 유니트 기능실행 동작(45)이 수행되면서 해당 유니트내의 회로가 한 사이클의 시스템 클럭동안 고유의 회로동작을 수행한다.
이때, 테스트모드 선택기(unit tms) 신호의 파형은 제4도의 (e)에서와 같이, 로우로 되어 테이트 데이터가 들어오지 않게 되고, 제4도의 (g) 테스트 출력(tstob)은 유니트 기능을 실행하기 위한 플래그 신호 역할을 한다.
상기 유니트에서의 회로동작의 결과값은 다음의 데이타 스캔동작(44) 동안에 제4도의 (c)에 도시된 테스트 데이타 출력(TDO)으로서 외부에 전송된다. 제4도의 (c)에서 a는 임의의 유니트의 첫번째 기능실행 동작(45)의 결과 값이며, b는 임의의 유니트의 n번째 기능실행 동작(45)의 결과 값이다.
제4도의 (e)를 참조하면, 이러한 유니트 기능실행 동작(45)이 회로내에 존재하는 임의의 유니트에 대해 수행됨을 알 수 있다. 여기서, 임의의 유니트의 선택은 제4도의 (i)에 도시된 빗금친 영역과 같은 명령(Instruction) 신호에 의해 수행된다.
이상에서 설명된 이 발명의 실시예에 따른 스캔 테스트 방법은 여러 유니트로 구성된 대규모 집적회로 칩에 유용하게 적용될 수 있다.
왜냐하면, 각 유니트에 대한 기능검증을 지원할 뿐만 아니라 각 유니트의 입력, 출력 및 양방향신호에만 스캔회로를 추가하므로, 각 유니트의 면적 크기를 최소화할 수 있기 때문이다.
또한, 칩내 테스트를 고려한 유니트 디자인시 이 발명에 따른 스캔 테스트방법에 의해 실제 스캔 테스트시에 사용되는 스캔구조를 가진 회로의 설계를 최적화함으로써 유니트가 차지하는 면적을 줄일 수 있다.

Claims (4)

  1. 명령 스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제1단계와; 상기 제1단계에서 명령 스캔동작 구간이 완료되고 데이타 스캔동작 구간이 선택된 경우, 매 시스템 클럭마다의 테스트 모드 선택기 신호의 상태에 따라 포착, 쉬프트, 탈출1, 일시정지, 탈출2 및 업데이트 동작을 수행하는 제2단계와; 상기 제2단계의 데이타 스캔동작 구간의 일시정지 기간동안, 소정의 테스트벡터 값이 각 유니트에 입력되게 하여 그 결과가 얻어지도록 하며, 얻어진 결과는 다음 타이밍에서 외부로 출력되도록 하여 각 유니트의 기능실행 동작이 수행되도록 하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법.
  2. 제1항에 있어서, 상기한 테스트모드 선택기 신호는 매 시스템 클럭마다 그 상태가 검출되며, 상기 테스트모드 선택기 신호의 상태에 따라 탭조정기 상태의 전이가 수행됨을 특징으로 하는 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법.
  3. 제1항에 있어서, 상기한 제3단계에서는 상기 유니트 기능실행 동작이 시스템 클럭의 소정 클럭동안 수행되며, 해당 유니트로부터 발생되는 유니트 기능실행의 결과 값은 다음 데이타 스캔동작 동안 외부로 제공되도록 동작함을 특징으로 하는 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법.
  4. 다수의 소자를 구비하며, 각 소자의 입력단과 출력단은 서로 접속되어 모든 소자를 거쳐서 신호가 전송되도록 연결되며, 외부로 제어신호와 테스트 벡터값의 입출력이 가능하도록 연결된 적어도 하나 이상의 유니트와; 외부로 부터 테스트 벡터 값을 입출력할 수 있도록 연결되며, 상기 각 유니트에 신호의 전송이 가능하도록 연결되어, 스캔 테스트를 위한 소정의 제어신호를 생성하여 상기 각 유니트에 출력하여 그 결과를 입력받으며, 각 유니트를 위한 테스트 벡터 값을 외부로부터 입력받암 각 유니트로 출력한 후 그 결과를 각 유니트로부터 입력받아 외부로 제공하는 테스트 제어유닛을 포함하여 이루어지는 것을 특징으로 하는 스캔 테스트 기능을 구비한 집적회로.
KR1019950042282A 1995-11-20 1995-11-20 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법 KR100188101B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042282A KR100188101B1 (ko) 1995-11-20 1995-11-20 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042282A KR100188101B1 (ko) 1995-11-20 1995-11-20 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법

Publications (2)

Publication Number Publication Date
KR970030558A KR970030558A (ko) 1997-06-26
KR100188101B1 true KR100188101B1 (ko) 1999-06-01

Family

ID=19434729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042282A KR100188101B1 (ko) 1995-11-20 1995-11-20 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법

Country Status (1)

Country Link
KR (1) KR100188101B1 (ko)

Also Published As

Publication number Publication date
KR970030558A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4860290A (en) Logic circuit having individually testable logic modules
US5109190A (en) Semiconductor apparatus including semiconductor integrated circuit and operating method thereof
US5173904A (en) Logic circuits systems, and methods having individually testable logic modules
US4812678A (en) Easily testable semiconductor LSI device
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US4669061A (en) Scannable flip-flop
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US7013415B1 (en) IC with internal interface switch for testability
KR100790428B1 (ko) 비동기 리셋회로 시험
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
US5673274A (en) Test method for semiconductor device
EP0849678B1 (en) A system and method for testing electronic devices
US7380183B2 (en) Semiconductor circuit apparatus and scan test method for semiconductor circuit
JP2742740B2 (ja) バイパススキャンパスおよびそれを用いた集積回路装置
US5894548A (en) Semiconductor device having test circuit
US4829237A (en) Circuit device having a self-testing function and a testing method thereof
US5515517A (en) Data processing device with test circuit
US6079039A (en) Test circuit and test method for testing semiconductor chip
KR100188101B1 (ko) 바운더리 스캔 개념을 이용한 대규모 집적회로 테스트 방법
JP2002373086A (ja) 半導体集積回路
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
JPH0763821A (ja) テスト回路
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
KR100217536B1 (ko) 이벤트 한정 검사 방법 및 회로
JP2005505781A (ja) 複雑な集積回路の自動的なスキャン・ベースのテスト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee