KR100186338B1 - 교환법칙이 성립하는 연산기의 입력단수 저감방법 - Google Patents

Abstract

본 발명은 교환법칙이 성립하는 연산기의 입력 배선수를 최소화하는 기술에 관한 것으로, 종래의 연산기에 있어서는 교환법칙의 적용가능성 여부가 고려되지 않은채 막연하게 설계가 이루어져 입력단의 수가 많게 되고, 설령, 데이타 쌍을 교환해서 멀티플렉서의 입력단 수를 줄인다 할지라도 단지 몇개의 입력단 수를 줄이는 것에 불과해 연산기의 고집적화를 구현하는데 어려움이 있었다.

따라서, 본 발명은 이를 해결하기 위하여, 데이타들의 출력경로에 대한 충돌 그래프를 작성한 후, 그래프 채색알로리듬을 적용하여 각 노드에 채색함에 있어서, 에지로 연결된 두 노드는 서로 다른 색이 칠해지도록 최소 종류의 색으로 채색하고, 동일한 색으로 각기 채색된 두개의 노드 중 하나의 노드를 연산기의 일측 입력단에 연결하고 다른 하나의 노드를 타측 입력단에 연결하는 방식으로 연산기의 배선을 설계하도록 하였다.

Description

교환법칙이 성립하는 연산기의 입력단수 저감방법

제1도는 서로 다른 제어구간에서 다양한 근원지로 부터의 데이타들의 덧셈이 필요한 경우의 예를 보인 표.

제2도는 일반적인 설계방법에 의한 연산기의 배선 설계도.

제3도는 본 발명에 적용되는 충돌 그래프.

제4도는 본 발명에 의한 연산기의 배선 설계도.

제5도는 본 발명 교환법칙이 성립하는 연산기의 입력단수 저감방법에 대한 신호 흐름도.

* 도면의 주요부분에 대한 부호의 설명

11 : 덧셈기 12 : 3×1 멀티플렉서

본 발명은 교환법칙이 성립하는 연산기의 입력 배선수를 최소화하는 기술에 관한 것으로, 특히 공유도가 매우 높은 연산기에 있어서 그래프 채색(Graph Coloring) 알고리듬을 이용하여 양 입력단에 존재하는 멀티플렉서의 입력단자 수를 최소화하는데 적당하도록 한 교환법칙이 성립하는 연산기의 입력단수 저감방법에 관한 것이다.

현대사회에 있어서, 반도체는 정보통신 및 각종 산업분야에서 널리 사용되고 있으며, 반도체 제조공정기술의 발전에 힘입어 집적도가 한층 증가되고 있는 실정에 있다. 그러나, 아직까지 반도체의 고집적화를 위해 해결해야 할 많은 과제들이 남아 있는데, 그 중에서 큰 비중을 차지하는 것 중에 하나가 배선수 즉, 각종 연산기등의 입력단의 수를 줄이는 것이다.

종래 연산기의 입력배선수 설계방법을 제1도 및 제2도를 참조하여 설명하면 다음과 같다.

제1도에서와 같이, 덧셈기가 각기 다른 제어구간(State)에서 서로 다른 데이타 근원지로 부터의 데이타를 처리해야 하는 경우, 종래의 하드웨어 구성방법에 있어서는 제2도와 같이 덧셈기(3)의 양입력단에 3×1 멀티플렉서(1),(2)를 사용하게 되므로 입력단의 수가 6이 되었다.

이와 같이 종래의 연산기에 있어서는 교환법칙의 적용가능성 여부가 고려되지 않은채 막연하게 설계가 이루어져 입력단의 수가 많게 되고, 설령, 데이타 쌍을 교환해서 멀티플렉서의 입력단 수를 줄인다 할지라도 단지 몇개의 입력단 수를 줄이는 것에 불과해 연산기의 고집적화를 구현하는데 어려움이 있었다.

따라서, 본 발명의 목적은 교환법칙이 가능한 연산기에 있어서, 연산기의 각 입력단에 데이타를 전달하는 경로들 중 서로 다른 제어구간에서 동일한 레지스터들로 부터 양 입력단에 모두 데이타가 전달되는 경로들은 교환법칙을 적용하여 연산기의 한 입력단으로 병합하는 연산기의 입력단수 저감방법을 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명 교환법칙이 성립하는 연산기의 입력단수 저감방법은 각 데이타를 노드로 하고, 동일한 제어구간에 연산되어야 하는 데이타를 에지로 연결하는 방식으로 데이타들의 출력경로에 대한 충돌그래프를 작성하는 제1단계와; 그래프 채색알고리듬을 적용하여 각 노드에 채색함에 있어서, 에지로 연결된 두 노드는 서로 다른 색이 칠해지도록 최소 종류의 색으로 채색하는 제2단계와; 동일한 색으로 각기 채색된 두개의 노드 중 하나의 노드를 연산기의 일측 입력단에 연결하고, 다른 하나의 노드를 타측 입력단에 연결하는 제3단계로 이루어지는 것으로, 이와 같이 이루어지는 본 발명의 작용 및 효과를 첨부한 제1도, 제3도 내지 제5도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 처리하고자 하는 데이타들의 출력경로를 충돌그래프(Conflict)로 구성하게 되는데, 이때, 각 데이타를 노드로 하고, 같은 제어구간에 존재하는 데이타들은 반드시 덧셈기(12)의 서로 다른 입력단에 존재하여야 하므로 그 의미를 나타내기 위하여 충돌에지로 연결한다.

상기와 같이 그래프 구성이 완료되면 그 그래프에 그래프 채색알고리듬을 적용하여 두가지 색으로만 노드에 채색하게 되는데, 이때, 두가지 색은 각각 좌, 우의 오퍼랜드(피연산자)를 의미한다. 제3도는 제1도의 표를 예로하여 작성한 충돌그래프로서 여기서, 빗금친 노드(d1)가 색1을 의미하고, 빈 노드(d2-d4)가 색2를 의미한다.

즉, 본 발명에 적용되는 채색 알고리듬은 에지로 연결된 두 노드는 서로 다른 색이 칠해지도록 최소 종류의 색으로 노드를 칠해나가는 알고리듬이다.

상기와 같이 채색과정이 종료되면, 색1로 표현된 데이타 단작를 덧셈기(12)의 일측입력으로 연결하고, 색2로 표현된 데이타 단자를 타측입력으로 연결하는 것으로 모든 과정이 종료된다.

제4도는 상기와 같은 과정을 통해 설계한 하드웨어의 구현예를 보인 것으로, 색1로 표현된 데이타(d1) 단자는 하나이므로 덧셈기(12)의 일측입력단으로 직접 연결하게 되나, 색2로 표현된 데이타(d2-d4) 단자는 3개이므로 이들은 3×1 멀티플렉서(11)를 통해 그 덧셈기(12)의 타측 입력단으로 연결하게 된다.

참고로, 상기에서 두가지 이외의 색깔이 할당되는 경우에는 해당 데이타 단자를 덧셈기(12)의 두 입력단에 공통으로 연결하게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명은 공유도가 매우 높은 연산기에 있어서 전산학에서 사용되는 그래프 채색 알고리듬을 이용하여 연산기의 양 입력단에 존재하는 멀티플렉서의 입력단자 수를 최소화 함으로써 연산기의 고집적화에 기여할 수 있는 효과가 있다.

Claims (2)

1. 각 데이타를 노드로 하고, 동일한 제어구간에 연산되어야 하는 데이타를 에지로 연결하는 방식으로 데이타들의 출력경로에 대한 충돌그래프를 작성하는 제1단계와; 그래프 채색알고리듬을 적용하여 각 노드에 채색함에 있어서, 에지로 연결된 두 노드는 서로 다른 색이 칠해지도록 최소 종류의 색으로 채색하는 제2단계와; 동일한 색으로 각기 채색된 두개의 노드 중 하나의 노드를 연산기의 일측 입력단에 연결하고, 다른 하나의 노드를 타측 입력단에 연결하는 제3단계로 이루어지는 것을 특징으로 하는 교환법칙이 성립하는 연산기의 입력단수 저감방법.
2. 제1항에 있어서, 제3단계는 두가지 이외의 색이 할당되는 경우 해당 데이타 단자를 연산기의 두 입력단에 공통으로 연결함을 특징으로 하는 교환법칙이 성립하는 연산기의 입력단수 저감방법.