KR100186226B1

KR100186226B1 - White line expressivity improving circuit of image forming apparatus

Info

Publication number: KR100186226B1
Application number: KR1019950045686A
Authority: KR
Inventors: 성무경
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-11-30
Filing date: 1995-11-30
Publication date: 1999-05-15
Also published as: KR970031807A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야:1. The technical field to which the invention described in the claims belongs:

본 발명은 화상형성장치인 레이저 빔 프린터에 관한 것으로, 특히 화상출력시 블랙화상내에서 최소 단위의 흰선 표현력을 개선시키기 위한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laser beam printer as an image forming apparatus, and more particularly to a circuit for improving white line expressing power in a minimum unit in a black image during image output.

2. 발명이 해결하려고 하는 기술적 과제:2. The technical problem the invention is trying to solve:

블랙화상내에서 수직 최소단위의 흰선 표현력을 개선시키기 위한 화상형성장치의 흰선 표현력 개선회로를 제공함에 있다.A white line expressing power improving circuit of an image forming apparatus for improving white line expressing power in a vertical minimum unit in a black image is provided.

3. 발명의 해결방법의 요지:3. Summary of the Solution of the Invention:

블랙화상내에서 수직 최소단위의 흰선 표현력을 개선시키기 위한 화상형성장치의 흰선 표현력 개선회로에 있어서, 호스트컴퓨터와 같은 외부장치로부터 수신된 코드데이타를 상기 화상형성장치의 프린트엔진부가 처리할 수 있는 비디오 데이타로 변환하여 출력하는 제어수단과, 상기 제어수단으로부터 출력되는 비디오데이타를 비디오 클럭에 동기시켜 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터로부터 입력되는 비디오데이타를 비디오 클럭의 반주기 만큼 확장시켜 출력하는 게이트 회로로 구성됨을 특징으로 하는 흰선 표현력 개선회로.A white line expressing power improving circuit of an image forming apparatus for improving white line expressing power in a vertical minimum unit in a black image, wherein the print engine of the image forming apparatus can process code data received from an external device such as a host computer. A control means for converting and outputting the data, a shift register for outputting video data outputted from the control means in synchronization with a video clock, and a gate circuit for extending and outputting the video data inputted from the shift register by a half period of the video clock. White line expression improvement circuit, characterized in that consisting of.

4. 발명의 중요한 용도:4. Important uses of the invention:

레이저 빔 프린터, 팩시밀리등의 전자사진 현상방식을 이용하는 화상형성장치에 사용될 수 있다.It can be used in an image forming apparatus using an electrophotographic developing method such as a laser beam printer, a facsimile or the like.

Description

White line expression improvement circuit of an image forming apparatus.

제1도는 종래 레이저 빔 프린터에서 비디오 컨트롤러의 블럭구성도.1 is a block diagram of a video controller in a conventional laser beam printer.

제2도는 제1도의 구성에 의한 동작타이밍도.2 is an operation timing diagram according to the configuration of FIG.

제3도는 본 발명의 일실시예에 따른 흰선 표현력 개선회로(40)가 연결되어 있는 비디오 컨트롤러의 블럭구성도.3 is a block diagram of a video controller to which a white line expression improving circuit 40 is connected according to an embodiment of the present invention.

제4도는 제3도의 구성에 의한 동작타이밍도.4 is an operation timing diagram according to the configuration of FIG.

레이저 빔 프린터는 통상 호스트컴퓨터와 같은 외부장치로부터 수신되는 코드데이타에 따른 화상을 기록용지상에 인쇄하는 화상형성장치이다. 즉 레이저 빔 프린터는 상기 코드데이타를 프린트 엔진부에서 인쇄할 수 있는 비디오데이타로 변환시켜 전송시키는 비디오 컨트롤러와 프린트 엔진부, 사용자 인터페이스로 구성된다. 또한 프린트 엔진부는 크게 센서회로, 기구구동부, 전자사진 현상부로 구성되어 상기 비디오 컨트롤러로부터 전송된 비디오데이타에 따른 화상을 기록용지상에 인쇄한다. 한편 상기 비디오 컨트롤러로부터 프린트 엔진부로 전송되는 비디오데이타는 해상도에 맞게 구성된 비디오 클럭(Video Clock)에 동기되어 전송된다. 통상 기본화소의 데이타에 해당되는 화소의 크기는 해상도에 해당되는 DPI(Dot Per Inch)의 기본크기보다 조금씩 크게 인쇄된다. 그 이유는 기본 화소크기가 DPI의 기본크기와 동일하다면 수직선 인쇄시 수직선으로 보이지 않고 점과 점사이의 빈 공간이 생겨 거칠게 인쇄되기 때문이다. 이하 제1도를 참조하여 종래 비디오 컨트롤러로부터 프린트 엔진부로 전송되는 비디오데이타의 출력과정을 설명하기로 한다.BACKGROUND OF THE INVENTION A laser beam printer is an image forming apparatus that normally prints an image according to code data received from an external device such as a host computer on a recording sheet. That is, the laser beam printer is composed of a video controller, a print engine unit, and a user interface for converting and transmitting the code data into video data that can be printed by the print engine unit. Also, the print engine unit is largely composed of a sensor circuit, a mechanism driving unit, and an electrophotographic developing unit to print an image according to video data transmitted from the video controller on a recording sheet. Meanwhile, the video data transmitted from the video controller to the print engine unit is transmitted in synchronization with a video clock configured for resolution. In general, the size of the pixel corresponding to the data of the basic pixel is slightly larger than the basic size of the DPI (Dot Per Inch) corresponding to the resolution. The reason is that if the basic pixel size is the same as the basic size of the DPI, the vertical pixels do not appear as vertical lines, but because the empty space between the dots is created, the printing is rough. Hereinafter, a process of outputting video data transmitted from a conventional video controller to a print engine unit will be described with reference to FIG. 1.

제1도는 종래 레이저 빔 프린터에서 비디오 컨트롤러의 블럭구성도를 보인 것이다. 제1도에서 CPU(Central Processing Unit)(10)는 제어프로그램을 구비한 롬(ROM)(12)과 제어동작시 발생되는 데이타들을 일시적으로 저장시키기 위한 램(RAM)(14)과 연결되어 있다. 상기 CPU(10)는 제어프로그램에 따라 호스트컴퓨터와 같은 외부장치로부터 수신된 코드데이타(CD)를 비디오데이타(Video Data:이하 VD라함)로 변환하여 램(14)에 일시 저장시킨다. 램(14)과 비디오데이타 래치부(18)사이에 연결되어 있는 DMAC(Direct Memory Access Controller)(16)는 램(14)에 저장되어 있는 비디오데이타를 DMA방식으로 비디오데이타 래치부(18)로 전송한다. 비디오데이타 래치부(18)는 전송된 상기 비디오데이타를 일시적으로 래치시킨후 쉬프트 레지스터(22)로 전송한다. 비디오 클럭 발생부(20)에 연결되어 있는 쉬프트 레지스터(22)는 비디오데이타 래치부(18)를 통해 전송된 비디오데이타를 비디오 클럭에 동기시켜 비디오데이타로 출력한다.1 is a block diagram of a video controller in a conventional laser beam printer. In FIG. 1, a central processing unit (CPU) 10 is connected to a ROM 12 having a control program and a RAM 14 for temporarily storing data generated during a control operation. . The CPU 10 converts the code data CD received from an external device such as a host computer into video data (hereinafter referred to as VD) according to a control program and temporarily stores the data in the RAM 14. The direct memory access controller (DMAC) 16 connected between the RAM 14 and the video data latch unit 18 transfers the video data stored in the RAM 14 to the video data latch unit 18 in a DMA manner. send. The video data latch unit 18 temporarily latches the transmitted video data and then transfers it to the shift register 22. The shift register 22 connected to the video clock generator 20 synchronizes the video data transmitted through the video data latch unit 18 with the video clock to synchronize the video data. Will output

제2도는 제1도의 구성에 따른 동작타이밍도를 나타낸 것이다. 제2도에서 VCLK신호는 비디오 클럭을 의미하며,신호는 쉬프트 레지스터(22)로부터 출력된 비디오데이타를 의미한다. 한편 제2도에서 T1,T3구간은 비디오데이타가 있는 구간인 반면, T2구간은 비디오 데이타가 없는 구간이라고 가정했을때 상기신호의 T1,T3구간은 블랙화상을 형성하며 T2구간은 흰점으로 표시된다. 만약 상기신호가 수직으로 이어진다면, 상기 T2구간에 의해 인쇄되는 화상은 흰줄로서 표현될 것이다. 그러나 종래 레이저 빔 프린터의 기본화소의 크기는 근본적으로 해당 DPI보다 조금 크게 인쇄되는 특성을 가지고 있다. 따라서 종래 레이저 빔 프린터에서는 블랙 화상내에서 수직 최소단위의 흰선을 인쇄할 경우 상기 흰선이 블랙화상에 가려서 표시되지 않거나 쉽게 식별되지 않는 문제점이 있었다. 상술한 바와 같은 문제점은 해상도가 높을수록 더욱 심하게 나타난다.2 shows an operation timing diagram according to the configuration of FIG. In FIG. 2, the VCLK signal means a video clock. The signal means video data output from the shift register 22. Meanwhile, in FIG. 2, the T1 and T3 sections are sections having video data, while the T2 section is assumed to be sections without video data. The T1 and T3 sections of the signal form a black image, and the T2 sections are marked with white dots. If above If the signal runs vertically, the image printed by the T2 section will be represented as white lines. However, the size of the basic pixel of the conventional laser beam printer has a characteristic of printing slightly larger than the corresponding DPI. Therefore, in the conventional laser beam printer, when printing a white line of the vertical minimum unit in a black image, there is a problem that the white line is not displayed or easily identified due to the black image. The problem described above is more severe when the resolution is higher.

따라서 본 발명의 목적은 블랙화상내에서 수직 최소단위의 흰선 표현력을 개선시키기 위한 화상형성장치의 흰선 표현력 개선회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a white line expressing power improving circuit of an image forming apparatus for improving white line expressing power of a vertical minimum unit in a black image.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 동작예를 상세히 설명한다. 또한 본 발명의 보다 전반적인 이해를 제공하기 위해 동일한 구성요소들은 동일한 참조부호를 사용하였으며, 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 또한 본 발명의 일실시예에서는신호가 로우레벨일 경우 블랙화상을 인쇄하고 하이레벨일 경우 흰점이 인쇄되는 것으로 가정한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is also apparent to those skilled in the art that the same components have been given the same reference numerals in order to provide a more comprehensive understanding of the invention, and that the invention may be practiced without these specific details. In addition, in one embodiment of the present invention It is assumed that a black image is printed when the signal is low level, and a white dot is printed when the signal is high level. And detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

제3도는 본 발명의 일실시예에 따른 흰선 표현력 개선회로(40)가 연결되어 있는 비디오 컨트롤러의 블럭구성도를 나타낸 것으로서 제1도에 도시된 종래 비디오 컨트롤러의 구성에 D플립플롭(26)과 앤드게이트(28,30), 오아게이트(24)를 결합하여 구성한다. D플립플롭(26)의 입력단자 D와 클럭단자 CLK는 각각 쉬프트 레지스터(22)와 비디오 클럭 발생부(20)의 출력단과 연결되고 출력단자 Q는 앤드게이트(28)와 연결되어 진다. 상기 D플립플롭(26)은 입력되는 비디오데이타를 비디오 클럭에 동기시켜 앤드게이트(28)로 출력한다. 앤드게이트 30은 CPU(10)로부터 출력되는 출력선택신호(Output Select Signal : 이하 OSS라함)와 비디오 클럭발생부(20)로부터 출력되는 비디오 클럭 VCLK를 게이팅한다. 앤드게이트 28의 입력단은 상기 D플립플롭(26)의 출력단 Q와 앤드게이트 30의 출력단과 각각 연결되고 입력되는 두 신호를 게이팅함으로서신호를 발생시킨다. 오아게이트 24의 입력단은 상기 쉬프트 레지스터(22)의 출력단과 앤드게이트 28의 출력단과 각각 연결되고 입력되는 두 신호를 게이팅함으로서 발생된신호를 프린트 엔진부로 전송한다.3 is a block diagram of a video controller to which the white line expressing power improving circuit 40 is connected according to an embodiment of the present invention, and the D flip-flop 26 is shown in the configuration of the conventional video controller shown in FIG. The AND gates 28 and 30 and the OA gate 24 are combined to form the same. The input terminal D and the clock terminal CLK of the D flip-flop 26 are connected to the output terminal of the shift register 22 and the video clock generator 20, respectively, and the output terminal Q is connected to the AND gate 28. The D flip-flop 26 outputs the input video data to the AND gate 28 in synchronization with the video clock. The AND gate 30 gates an output select signal (hereinafter referred to as OSS) output from the CPU 10 and a video clock VCLK output from the video clock generator 20. The input terminal of the AND gate 28 is connected to the output terminal Q of the D flip-flop 26 and the output terminal of the AND gate 30, respectively, and gates two signals to be input. Generate a signal. The input terminal of the ORA gate 24 is generated by gating two signals connected and input to the output terminal of the shift register 22 and the output terminal of the AND gate 28, respectively. Send the signal to the print engine.

제4도는 본 발명에 따른 비디오 컨트롤러의 각 구성요소들의 동작타이밍도를 나타낸 것이다. 제4도에서 VCLK는 비디오 클럭 발생부(20)로부터 출력되는 비디오 클럭을 나타내며,는 앤드게이트 28에서 게이팅되어 발생된 신호를 나타내고,는 오아게이트 24의 출력신호로서 본 발명에 따른 최종 비디오데이타신호이며, OSS는 CPU(10)로부터 출력되는 하이(H)레벨의 출력선택신호를 나타낸다. 이하 제3도 및 제4도를 참조하여 블랙화상내에서 최소단위의 흰선 표현력을 개선시키기 위한 회로의 동작을 설명하기로 한다.4 shows an operation timing diagram of components of a video controller according to the present invention. In FIG. 4, VCLK denotes a video clock output from the video clock generator 20. Denotes the signal generated by gating at endgate 28, Denotes the final video data signal according to the present invention as an output signal of the oragate 24, and OSS indicates an output selection signal of a high (H) level output from the CPU 10. Hereinafter, the operation of the circuit for improving the white line expression power of the smallest unit in the black image will be described with reference to FIGS. 3 and 4.

먼저 레이저 빔 프린터에서 비디오 컨트롤러의 CPU(10)는 호스트컴퓨터와 같은 외부장치로부터 코드데이타(CD)를 수신한 경우, 수신된 코드데이타를 제어프로그램에 따라 비디오데이타로 변환하여 램(14)에 일시저장한다. 이후 DMAC(16)는 램에 저장되어 있는 비디오데이타를 DMA전송방식으로 비디오데이타 래치부(18) 및 쉬프트 레지스터(22)를 통해 전송시킨다. 이때 상기 쉬프트 레지스터(22)의 출력(Shift Register Output : 이하 SRO)신호를 SRO라 하면, D플립플롭(26)의 출력신호는 제4도에 도시된 Q신호로서 나타난다. 한편 앤드게이트 30은 상기 CPU(10)로부터 입력되는 하이레벨의 출력선택신호 OSS와 VCLK를 게이팅함으로서 상기 VCLK와 동일한 레벨의 신호를 앤드게이트 28로 출력한다. 이때 상기 출력선택신호 OSS의 논리레벨이 로우상태이면 비디오 컨트롤러로부터 출력되는 비디오데이타가 종래 기술과 동일하게 프린트엔진부로 전송된다. 한편 상기 Q신호와 비디오 클럭 VCLK 두신호를 입력으로 하는 앤드게이트 28은 상기 두신호를 게이팅함으로서 제4도에 도시된레벨의 신호를 오아게이트(24)로 출력한다. 따라서 상기 쉬프트 레지스터(22)의 출력신호 SRO와신호를 입력으로 하는 오아게이트(24)는 제4도에 도시된 비디오데이타신호를 프린트엔진부로 전송하게 된다. 상기 비디오데이타신호의 빗금친 부분은 본 발명에 따른 흰선 표현력 개선회로(40)를 이용함으로서 확장된 구간이다. 즉 상기 비디오데이타신호의 하이레벨구간은 상기 쉬프트 레지스터(22)의 출력 SRO의 하이레벨구간보다 반 클럭 확장된 레벨값을 갖는다. 따라서 상기 비디오데이타신호에 의해 형성되는 블랙화상내의 흰선 표현력은 종래 레이저 빔 프린터의 흰선 표현력보다 개선된 효과를 가져올 수 있다. 이는 비디오데이타신호의 출력시간과 화소의 크기가 비례하기 때문이다.First, when a laser beam printer receives code data (CD) from an external device such as a host computer, the CPU 10 of the video controller converts the received code data into video data according to a control program to temporarily store it in the RAM 14. Save it. Thereafter, the DMAC 16 transmits the video data stored in the RAM through the video data latch unit 18 and the shift register 22 by the DMA transfer method. At this time, if the shift register output (SRO) signal of the shift register 22 is SRO, the output signal of the D flip-flop 26 is shown as the Q signal shown in FIG. On the other hand, the AND gate 30 outputs a signal having the same level as the VCLK to the AND gate 28 by gating the high level output selection signals OSS and VCLK input from the CPU 10. At this time, if the logic level of the output selection signal OSS is low, the video data output from the video controller. Is transmitted to the print engine unit as in the prior art. On the other hand, the AND gate 28 which inputs the Q signal and the video clock VCLK two signals is gated as shown in FIG. The level signal is output to the oragate 24. Therefore, the output signal SRO of the shift register 22 and The oragate 24 which receives a signal is a video data signal shown in FIG. Will be sent to the print engine. The video data signal The hatched portion of the extended section by using the white line expression improvement circuit 40 according to the present invention. That is, the video data signal The high level section has a level value that is extended half a clock than the high level section of the output SRO of the shift register 22. Therefore, the video data signal White line expression in the black image formed by the can bring an effect improved than the white line expression of the conventional laser beam printer. This is a video data signal This is because the output time of is proportional to the size of the pixel.

상술한 바와 같이 본 발명은 비디오데이타신호의 출력시간이 화소의 크기와 비례한다는 성질을 이용함으로서 블랙화상내에서 수직 최소단위의 흰선 표현력을 강화시킬 수 있는 잇점이 있다.As described above, the present invention provides a video data signal. By using the property that the output time of is proportional to the size of the pixel, there is an advantage that the white line expression power of the vertical minimum unit in the black image can be enhanced.

Claims

A white line expressing power improving circuit of an image forming apparatus for improving white line expressing power in a vertical minimum unit in a black image, wherein the print engine of the image forming apparatus can process code data received from an external device such as a host computer. A control means for converting and outputting the data, a shift register for outputting the video data outputted from the control means in synchronization with a video clock, and a gate circuit for extending and outputting the video data inputted from the shift register by a half period of the video clock. White line expression power improvement circuit of the image forming apparatus, characterized in that consisting of.

The gate circuit of claim 1, wherein the gate circuit comprises: a flip-flop for inputting a signal output from a shift register and outputting the signal in synchronization with the video clock; and a gate outputting the output selection signal and the video clock outputted from the control means. A specific period of the video data by gating a first and gate, a second and gate for gating and outputting the output signals of the flip-flop and the first and gate, and an output signal of the shift register and an output signal of the second and gate. The white line expressing power improving circuit of the image forming apparatus, characterized in that consisting of an oragate extending by a half period of the video clock.

3. The white line expressing power improving circuit of claim 2, wherein the specific period of the video data output from the shift register is represented by a white point when printing the image according to the video data.

4. The white line expressing power improving circuit of claim 3, wherein the image forming apparatus is a laser beam printer.