KR0185847B1

KR0185847B1 - 영상부호기의 양자화 스텝 조절장치

Info

Publication number: KR0185847B1
Application number: KR1019950032549A
Authority: KR
Inventors: 윤성욱
Original assignee: 배순훈; 대우전자주식회사
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1999-05-01
Also published as: KR970019669A

Abstract

본 발명은 영상부호기의 양자화 스텝 조절장치에 관한 것으로, 소블럭 추출기(31-1,31-2,31-3); 소블럭 추출기들에 의해 형성된 소블럭들의 수직 픽셀과 수평 픽셀들의 합을 구하는 수직/수평 계산부(33-1∼33-4); 수직 계산부(35-1,35-2); 수평 계산부(37-1,37-2); 수직/수평 계산부(33-1∼3304), 수직 계산부(3501,35-2), 및 수평 계산부(37-1,37-2)의 출력을 입력받아 평균을 구한 후 양자화 스텝 선택신호를 발생하는 양자화 스텝 선택신호 발생부(38); 및 소정의 양자화 스텝 사이즈를 테이블로 저장하고 있다가 상기 양자화 스텝 선택신호에 따라 특정의 양자화스텝 사이즈를 출력하는 양자화 스텝 테이블 롬(39)으로 구성되어 프레임 메모리(11); DCT 블록 추출기(25); 이산여현 변화기(13); 상기 이산여현 변환기(13)의 출력을 소정의 양자화 스텝 사이즈로 양자화하게 한다.

Description

영상부호기의 양자화 스텝 조절장치

제1도는 본 발명을 설명하기 위하여 도시한 영상부호기의 블록도.

제2도는 본 발명에 따른 양자화 스텝 조절장치를 도시한 블록도.

제3도의 (a) 내지 (c)는 본 발명에 따른 4×4블럭 추출을 도시한 개념도.

제4도는 제2도에 도시된 수직/수평 계산부의 세부 블록도.

제5도는 제2도에 도시된 수직 계산부의 세부 블록도.

제6도는 제2도에 도시된 수평 계산부의 세부 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

11 : 프레임 메모리 12 : 감산기

13 : 이산여현 변환기 14 : 양자화기

15 : 가변장 부호기 16 : 역양자화기

17 : 역이산여현 변환기 18 : 가산기

19 : 프레임 메모리 20 : 움직임 추정기

21 : 움직임 보상기 22 : 버퍼

30 : 양자화 스텝 조절장치 31-1∼31-3 : 소블럭 추출기

33-1∼33-4 : 수직/수평 계산부 35-1,25-2 : 수직계산부

37-1,37-2 : 수평계산부

본 발명은 영상 부호기의 양자화기에 관한 것으로, 특히 입력영상의 특성에 따라 적당하게 양자화 스텝 사이즈(혹은, 양자화 스키일이라고도 한다)를 결정하는 영상 부호기의 양자화 스텝 조절장치에 관한 것이다.

일반적으로, 데이터를 전송하는 전송채널의 대역폭은 고정되어 있는 반면, 영상데이터들은 최종적으로 가변장 부호화되므로 발생되는 데이터의 양은 시간에 따라서 달라진다. 따라사 주어진 전송율에 맞추어서 발생되는 데이터량을 조절하기 위해 버퍼제어(혹은 레이트 콘트롤이라 한다)가 필요하다. 이러한 레이트 콘트롤은 주로 버퍼의 충만도(Buffer Fullnes:dj)에 따라 양자화기의 스텝 사이즈를 가변하여 데이터의 발생량을 조절하는 것이다. 즉, 발생한 비트 수가 기준치 이상이면 버퍼에 채워지는 데이터량이 증가하므로 양자화 스텝 사이즈를 증가시켜 다음에 발생할 비트수를 감소시키고, 기준치 이하로 데이터가 발생하며 그 반대로 양자화 스텝사이즈를 감소시켜 발생 비트루슬 증가시켜 전체적으로 버퍼의 상태가 일정치를 유지할 수 있도록 조절한다. 이때 양자화 스텝 사이즈에 따라서 양자화 에러가 발생하게되고, 이는 곧 화질에 직접적인 영향을 미치게 되므로 레이트 콘트롤 기법은 영상의 화질을 좌우하는 매우 중요한 요인 중의 하나라고 할 수 있다.

또한, 양자화 스텝 사이즈는 버퍼의 충만도뿐만 아니라 입력화상의 활성도(Activity:ai)에 따라서도 적절히 조절될 필요가 있는데, 이와같이 버퍼의 충만도에 따라 레이트를 제어하는 것을 feed-back방식이라 하고, 입력화상의 활성도에 따라 레이트를 제저하는 것을 feed-foward방식이라 한다.

이와 같이 양자화 스텝 사이즈를 결정하는 방법은 영상신호압축방식에 따라 다소 차이가 있는데, MPEG에서와 같이 타켓 비트를 설정해놓고, 실제 발생한 데이터로서 가상적인 버퍼(VBV)의 충만도를 계산하고,이에 따라 양자화 스텝사이즈를 결정하고 계속하여 타켓 비트를 업데이트시켜 나가는 방법이 있고, 매 슬라이스 또는 매크로 블록마다 실제 버퍼의 상태에 따라 결정되는 스텝 사이즈를 궤환하여 다음 슬라이스 또는 매크로블럭을 부호화 해 가는 방법등이 있다.

즉, MPEG에서는 기본적을 화면을 I(intra), B(bidirectional interpolative), P(predictive)모드로 나누어 각각 서로 다른 목표비트를 설정하고, 각 모드에 대해서 슬라이스 또는 매크로블럭당 목표비트를 계산한 후 실제로 한 슬라이스 또는 매크로블럭에서 발생된 비트왕의 차이에 해당하는 만큼으로 각 모드에 대하여 가상적인 버퍼로 업데이트하고, 이 가상버퍼의 상태에 따라 다음에 부호화할 슬라이스 또는 매크로블럭의 양자화 스텝 사이즈를 결정하여 부호화한다. 이렇게 한 프레임의 부호화가 끝나고 난 뒤 프레임당 발생한 비트량과 남아 있는 화면의 모드를 감안하여 다음 프레임의 타켓 비트를 계산하고 계속적으로 부호화해 간다.

한편, 일반적인 영상부호기에 있어서 버퍼 제어부는 입력 화면(pictrue)의 목표비트와 현재의 매크로 블록까지의 발생비트량을 입력으로 받아 다음 식1과 같이 버퍼의 충만도(buffer fullness)를 계산한 후 양자화 스텝 사이즈를 결정한다.

여기서, dj는 현재 화면의 j번째 매크로 블록에서의 버퍼충만도(buffer fullness)이고, d₀는 이전 화면에 의해 정해진 현재 화면의 시작단계에서의 초기 충만도이고, B_j-1은 j-1 매크로 블록까지 발생한 비트량, T는 현재 화면에 할당된 목표비트이고, MB는 현재화면의 매크로 블록의 수이다.

상기 식1에서와 같이 현재 화면의 j번째 매크로 블록의 충만도는 j-1번째 매크로블럭까지 발생한 비트량에서 j-1번째까지의 목표비트량을 뺀 값이 현재 화면의 초기 충만도를 더하여 구해진다. 따라서 현재 매크로블럭까지의 목표비트량과 실제 발생비트량이 일치하면 현재의 충만도는 d₀가 되고, 실제 발생량이 목표비트량을 초과하면 현재의 버퍼충만도는 d₀보다 커지고, 반대로 실제 발생량이 목표비트량보다 작으면 현재의 버퍼충만도는 d₀보다 작아진다.

이어서, 현재 버퍼의 충만도로부터 다음 매크로블럭의 양자화 스텝을 다음 식2에 따라 계산한다.

여기서, 'r'은 reaction prameter로서 r=2*bit_rate/picture_rate이고, dj는 j번째 매크로블록에서의 버퍼 충만도이다.

이렇게 정해진 Qj로부터 화면의 활성도가 고려되어 다음과 같은 양자화 스텝이 정해진다.

q_scale = Qj·N-actj ---- 식3

그런데, 위에서 설명한 바와 같이, 종래에는 버퍼의 충만도와 픽쳐 혹은 매크로블럭 단위의 활성도를 고려하여 양자화 스텝을 결정하였기 때문에, 양자화 스텝 사이즈를 결정하는 하드웨어가 복잡해지고 입력 영상의 특성을 제돌 반영하지 못하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 이해하기 위하여 안출된 것으로, 입력영상을 소블럭으로 구성한 후 블록을 구성하는 픽셀들의 합의 평균으로 양자화 스텝 사이즈를 결정함으로써 하드웨어 구성을 간단히 하고, 양자화 효율을 개선시킨 양자화 스텝 조절장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 양자화 스텝 조절장치는, 프레임 메모리에 저장된 영상 데이터를 DCT블럭단위로 읽어와 이산여현 변환 후 소정의 양자화 스텝으로 양자화하는 영상부호기에 있어서, 상기 DCT블럭을 읽어와 소정 수의 소블럭을 형성하는 복수개의 소블럭추출기; 상기 소블럭 추출기에 의해 형성된 소블럭의 수치 픽셀과 수평 픽셀들의 합을 구하는 수직/수평 계산부; 상기 소블럭 추출기에 의해 형성된 소블럭에서 수직 픽셀들의 합을 구하는 수직 계산부; 상기 소블럭 추출기에 의해 형성된 소블럭에서 수평 픽셀들의 합을 구하는 수평 계산부; 상기 수직/수평 계산부, 수직 계산부, 및 수평 계산부의 입력받아 평균을 구한 후 양자화 스텝 선택신호를 발생하는 양자화 스텝 선택신호 발생부; 및 소정의 양자화 스텝 사이즈를 테이블로 저장하고 있다가 상기 양자화 스텝 선택신호에 따라 특정의 양자화 스텝 사이즈를 출력하는 양자화 스텝 테이블 롬으로 구성된 것을 특징으로 한다.

즉, 본 발명은 DCT 입력영상 블록(예컨데, 8×8 블록)을 입력받아 다양한 방식으로 소블럭들(예컨데, 4×4 블록)을 형성한 후, 이 소블럭들을 형성하는 픽셀들의 수직, 수평합을 각각 구하고 이로부터 평균을 산출하여, 미리 양자화 스텝 사이즈를 테이블 방식으로 저장하고 있는 롬을 엑세스하기 위한 어드레스(즉, 양자화스텝 선택신호)를 생성하도록 한 것이다. 이 어드레스에 따라 특정한 양자화 스텝 사이즈가 선택되고, 선택된 이 양자화 스텝 사이즈에 의해 입력영상이 양자화된다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 자세히 설명하기로 한다.

먼저, 본 발명을 이해하기 쉽게, 영상신호의 양자화 기술이 채택된 영상부호기의 예를 들어 설명한다.

일반적인 영상 압축 부호화계통은 제1도에 도시된 바와 같이, 영상신호를 프레임단위로 저장하는 제1프레임 메모리(11)와; 입력영상의 타입(I,P,B 타입등)에 따라 입력영상을 그대로 출력하거나 움직임 추정된 영상과 감산하여 출력하는 감산기(12); 상기 감산기(12)의 출력영상을 블록단위로 이산여현변환하여 해당 계수값을 출력하는 이산여현 변환기(13); 상기 이산여현변환기(13)의 출력을 소정의 양자화 스텝(q_scale)에 따라 양자화하는 양자화기(14); 상기 양자화된 영상데이터를 지그재그 스캔하여 런-랭쓰 변환하고, 이어서 허프만 테이블을 사용하여 가변길이로 부호화하는 가변장 부호기(15); 상기 양자화된 데이터를 역양자화하는 역양자화기(16); 상기 역양자화된 데이터를 역이산여현 변환하는 역이산여현 변환기(17); 가산기(17); 제2프레임 메모리(19); 입력되는 영상과 제2프레임 메모리(19)에 저장된 영상을 비교하여 움직임벡터(MV)를 산출하는 움직임 주정부(20); 상기 움직임벡터(MV)에 따라 상기 프레임 메모리(19)에 저장된 영상데이터를 보상하는 움직임보상부(21); 상기 입력영상의 활성도(activity)를 산출하는 활성도 계산부(23); 상기 가변장 부호화된 데이터를 저장하는 버퍼(22); 상기 버퍼(22)로부터 버퍼충만도(d_j)와 상기 활덩고 계산부(23)로부터 활성도(a_j)를 입력하여 양자화 스케일(q_scale)을 결정하는 버퍼 제어부(24)로 구성되어 있다.

상기와 같이 구성된 영상압축 부호화계통은 MPEG2등으로 이미 널리 알려져 있으며 HDTV에서도 이를 사용한다. 따라서 각 구성블럭에 대한 자세한 설명은 생략하고, 본 발명과 같이 양자화 스텝 사이즈를 결정하는 버퍼 제어부(24)에 대해서만 설명하기로 한다.

가변장 부호화기를 거친 데이터와 기타 제어신호들은 미도시된 멀티플렉서에서 적절한 형태로 조합되어 수신단으로 전송된다. 그러나 가변장 부호화기에서 발생되는 데이터량은 부호화기에 입력되는 영상의 특성에 따라 화면간 및 화면내의 매크로 블록별로 불규칙하게 발생한다. 이와 같이 불규칙하게 발생되는 데이터를 고화질을 유지하며 일정한 전송속도를 갖는 전송로를 통해서 전홍하기 위해서는 전송율 조절(RATE CONTROL)이 필요하다. 이를 위하여 일반적으로, 매크로 블록단위로 버퍼 충만도와 부호화될 신호의 활성도(activity)를 기준으로 전송율을 조절하는 feed-back과 feed-forward 방식을 결합한 방식을 사용한다.

이때, 양자화에 사용되는 변수들은, 부호화 전에 미리 산정된 그 프레임에서 사용될 수 있는 비트수(목표비트량)와 가상버퍼의 충만도 및 영상의 활성도에 따라 결정된다. 이때, 이러한 목표비트는 프레임단위로 할당되며 프레임 활성도(global complexity measure)를 정의하여 이전 프레임의 양자화 파라메터의 평균값과 이전 프레임에 할당된 비트수를 사용하여 구하고, 버퍼의 충만도는 매크로 블록단위로 계산된다.

즉, 각 프레임 형태에 따라 그 매크로블럭에 해당된 비트수와 목표 비트수 그리고 초기버퍼값을 이용하여 현재의 버퍼충만도가 계산된다. 이와 같이 계산된 버퍼충만도를 이용하여 기준양자화 스케일이 계산된다.

한편, 본 발명에 따른 양자화 스텝 조절장치는 제2도에 도시된 바와 같이, 프레임 메모리(11); 상기 프레임 메모리(11)에 저장된 영상 데이터를 DCT블럭(8×8)단위로 읽어오는 DCT블럭 추출기(25); 상기 DCT 블록 추출기(25)에 의해 추출된 블록을 이산여현 변환하는 이산여현 변환기(13); 상기 이산여현 변환기(13)의 출력을 소정의 양자화 스텝 사이즈로 양자화하는 양자화기(14)가 구비된 영상 부호기에 있어서, 상기 DCT블럭을 읽어와 소정 수의 소블럭을 형성하는 복수개의 소블럭 추출기(31-1,31-2,31-3); 상기 소블럭 추출기(31-1,31-2,31-3)들에 의해 형성된 소블럭들의 수직 픽셀과 수평 픽셀들의 합을 구하는 수직/수평 계산부(33-1∼33-4); 상기 소블럭 추출기(31-1,31-2,31-3)들에 의해 형성된 소블럭에서 수직 픽셀들의 합을 구하는 수직 계산부(35-1,35-2); 상기 소블럭 추출기에 의해 형성된 소블럭에서 수평 픽셀드르이 합을 구하는 수평 계산부(37-1,37-2); 상기 수직/수평 계산부(33-1∼33-4), 수직 계산부)35-1,35-2), 및 수평 계산부(37-1,37-2)의 출력을 입력받아 평균을 구한 후 양자화 스텝 선택신호를 발생하는 양자화 스텝 선택신호 발생부(38); 및 소정의 양자화 스텝사이즈를 테이블로 저장하고 있다가 상기 양자화 스텝 선택신호에 따라 특정의 양자화 스텝 사이즈를 출력하는 양자화 스텝 테이블 롬(39)으로 구성되어 있다.

본 발명의 실시예에서 DCT블럭은 8×8 블록이고, 소블럭은 8×8 DCT 블록에서 4×4 소블럭을 형성한 것이다.

따라서 8×8 DCT블럭에서 4×4 소블럭을 형성하는 상기 소블럭 추출기(31-1,31-2,31-3)는 제2도에 도시된 바와 같이, 8×8 DCT블럭에서 균등 분할하여 4개의 4×4 소블럭을 형성하는 제1소블럭 추출기(31-1); 8×8 DCT블럭 중 수직 중앙에서 2개의 4×4 소블럭을 형성하는 제2소블럭 추출기(31-2); 8×8 DCT블럭 중 수평 중앙에서 2개의 4×4 소블럭을 형성하는 제3소블럭 추출기(31-3)로 구성된다.

이와 같이 소블럭 추출기에서 소블럭을 구성하는 예는 제3도의 (a) 내지 (c)에 도시되어 있다.

제3도의 (a)는 제1소블럭 추출기(31-1)에 의해 8×8 DCT블럭에서 균등 분할하여 4개의 4×4 소블럭(B1∼B4)을 형성하는 것을 도시한 것이고, 제3도의 (b)는 제2소블럭 추출기(31-2)에 의해 8×8 DCT블럭 중 수직 중앙에서 2개의 4×4 소블럭(B5∼B6)을 형성하는 것을 도시한 것이고, 제3도의 (c)는 제3소블럭 추출기(31-3)에 의해 8×8 DCT블럭 중 수평 중앙에서 2개의 4×4 소블럭(B7,B8)을 형성하는 것을 도시한 것이다.

그리고, 수직/수평 계산부는 상기 제1소블럭 추출기(31-1)가 추출한 4개의 소블럭에서 각각 픽셀들의 수직 수평 합을 구하기 위하여 동일한 구성을 갖는 4개의 수직/수평 계산부(33-1∼33-4)로 구성된다. 따라서, 제1소블럭을 처리하는 제1 수직/수평 계산부(33-1)의 구성을 예로 들어 설명하면, 상기 제1 수직/수평 계산부(33-1)는 제4도에 도시된 바와 같이, 추출된 제1 4×4 소블럭(B1)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭 저장부(41)에 저장된 픽셀들의 수직 합을 구하는 수직 계산기(42); 상기 소블럭 저장부(41)에 저장된 픽셀들의 수평 합을 구하는 수평 계산기(43); 상기 수직 계산기(42)와 수평 계산기(43)의 출력을 합하는 가산기(44)로 구성되어 있다.

그리고, 상기 수직 계산부는 상기 제2 소블럭 추출기(31-2)가 추출한 2개의 소블럭(B5,B6)에서 각각 픽셀들의 수직 합을 구하기 위하여 동일한 구성을 갖는 2개의 수직계산부(35-1,35-2)로 구성되고, 이 중 하나의 수직 계산부(35-1)를 예로 들어보면, 제5도에 도시된 바와 같이 추출된 제5 4×4 소블럭(b5)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭에 저장된 픽셀들의 수직 합을 구하는 수직 계산기(42)로 이루어진다.

또한 상기 수평 계산부는 상기 제3 소블럭 추출기(31-3)가 8×8 DCT 블록 중 중앙에서 추출한 2개의 소블럭(B7,B8)에서 각각 픽셀들의 수평합을 구하기 위하여 동일한 구성을 갖는 2개의 수평 계산부(37-1,37-2)로 구성되고, 이 중 하나의 수평 계산기(37-1)를 예로 들어 설명하면, 제6도에 도시된 바와 같이 추출된 제7 4×4 소블럭(B7)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭에 저장된 픽셀들의 수평 합을 구하는 수평 계산기(43)로 이루어진다.

이어서 상기와 같이 구성되는 본 발명의 효과를 설명한다.

본 발명에 따른 DCT블럭 추출기(25)가 프레임 메모리(11)로부터 8×8 DCT블럭을 추출하면, 제1 소블럭 추출기(31-1)가 제3도의 (a)와 같이 4개의 4×4 소블럭을 형성하고, 이와 같이 형성된 제1 소블럭(B1)은 제4도에 도시된 수직/수평 계산부(33-1)에서 수직 및 수평 합이 계산된다.

즉, 제1 수직/수평 계산부의 수직계산기(42)는 제1 소블럭의 a₁₁,a₂₁,a₃₁,a₄₁픽셀의 수직합과, a₁₂,a₂₂,a₃₂,a₄₂픽셀의 수직합, a₁₃,a₂₃,a₃₃,a₄₃픽셀의 수직합, 및 a₁₄,a₂₄,a₃₄,a₄₄픽셀의 수직합을 구한다. 또한, 제1 수직/수평 계산부의 수평계산기(43)는 제1 소블럭의 a₁₁,a₁₂,a₁₃,a₁₄픽셀의 수평합과, a₂₁,a₂₂,a₂₃,a₂₄픽셀의 수평합, a₃₁,a₃₂,a₃₃,a₃₄픽셀의 수평합, 및 a₄₁,a₄₂,a₄₃,a₄₄픽셀의 수평합을 구한다.

그리고, 제2 소블럭 추출기(31-2)가 제3도의 (b)와 같이 8×8 DCT 블록의 수직 중앙에서 2개의 4×4 소블럭을 형성하고, 이와 같이 형성된 제5소블럭(B5)은 제5도에 도시된 수직 계산부(35-1)에서 수직 합이 계산된다.

즉, 제5도의 수직 계산부(35-1)는 제5 소블럭(B5)의 a₁₃,a₂₃,a₃₃,a₄₃픽셀의 수직합과, a₁₄,a₂₄,a₃₄,a₄₄픽셀의 수직 합, a₁₅,a₂₅,a₃₅,a₄₅픽셀의 수직합, 및 a₁₆,a₂₆,a₃₆,a₄₆픽셀의 수직 합을 구한다.

또한, 제3 소블럭 추출기(31-3)가 제3도의 (c)와 같이 8×8 DCT블럭의 수평 중앙에서 2개의 4×4 소블럭을 형성하고, 이와 같이 형성된 제7 소블럭(B7)은 제6도에 도시된 수평 계산부(37-1)에서 수평 합이 계산된다. 즉, 제6도의 수평계산기(43)는 제7 소블럭(B7)의 a₃₁,a₃₂,a₃₃,a₃₄픽셀의 수평합과, a₄₁,a₄₂,a₄₃,a₄₄픽셀의 수평합, a₅₁,a₅₂,a₅₃,a₅₄픽셀이 수평합, 및 a₆₁,a₆₂,a₆₃,a₆₄픽셀의 수평합을 구한다.

양자화 스텝 선택신호 발생부(38)는 상기와 같이 수직/수평계산부의 출력들(S1∼S4)과, 수직계산부의 출력들(S5,S6) 및 수평계산부의 출력들(S7,S8)을 입력받아 평균을 계산한 후, 이로부터 양자화 스텝 테이블 엑세스하기 위한 선택신호(즉, 어드레스신호)를 발생한다. 양자화 스텝 테이블롬(39)은 미리 설정된 양자화 테이블을 저장하고 있다가 상기 선택신호에 해당하는 양자화 스텝 사이즈(q-scale)를 출력하여 양자화기(14)가 이 양자화 스텝 사이즈로 입력 영상신호를 양자화하도록 한다.

이상에서 살펴본 바와 같이 본 발명에 따라 DCT블럭으로부터 다양한 방식으로 소블럭을 형성한 후 이들의 합의 평균에 따라 양자화 스텝 사이즈를 조절하므로써, 입력 영상에 따라 적절한 크기로 양자화를 수행할 수 있어 양자화 효율을 개선시킬 수 있고, 간단한 하드웨어로 구현할 수 있는 효과가 있다.

Claims

프레임 메모리에 저장된 영상 데이터를 DCT블럭단위로 읽어와 이산여현 변환 후 소정의 양자화 스텝으로 양자화하는 영상부호기에 있어서, 상기 DCT블럭을 읽어와 소정 수의 소블럭을 형성하는 복수개의 소블럭 추출기(31-1,31-2,31-3); 상기 소블럭 추출기들에 의해 형성된 소블럭들의 수직 픽셀과 수평 픽셀들의 합을 구하는 수직/수평 계산부(31-1∼33-4); 상기 소블럭 추출기들에 의해 형성된 소블럭에서 수직 픽셀들의 합을 구하는 수직 계산부(35-1,35-2); 상기 소블럭 추출기에 의해 형성된 소블럭에서 수평 픽셀들의 합을 구하는 수평 계산부(37-1,37-2); 상기 수직/수평 계산부(33-1∼37-2); 상기 수직/수평 계산부(33-1∼33-4), 수직 계산부(35-1,35-2), 및 수평 계산부(37-1,37-2)의 출력을 입력받아 평균을 구한 후 양자화 스텝 선택시놓를 발생하는 양자화 스텝 선택신호 발생부(38); 및 소정의 양자화 스텝사이즈를 테이블로 저장하고 있다가 상기 양자화 스텝 선택신호에 따라 특정의 양자화 스텝 사이즈를 출력하는 양자화 스텝 테이블 롬(39)으로 구성되는 영상부호기의 양자화 스텝 조절장치.
제1항에 있어서, 상기 DCT블럭은 8×8 블록이고, 상기 소블럭은 8×8 DCT블럭에서 4×4 블록으로 형성되는 것을 특징으로 하는 영상부호기의 양자화 스텝 조절장치.
제1항에 있어서, 상기 소블럭 추출기는 8×8 DCT블럭에서 균등 분할하여 4개의 4×4 소블럭을 형성하는 제1 소블럭 추출기(31-1); 8×8 DCT블럭 중 수직 중앙에서 2개의 4×4 소블럭을 형성하는 제2 소블럭 추출기(31-2); 8×8 DCT 블록 중 수평 중앙에서 2개의 4×4 소블럭을 형성하는 제3 소블럭 추출기(31-3)로 구성되는 것을 특징으로 하는 영상부호기의 양자화 스텝 조절장치.
제1항에 있어서, 상기 수직/수평 계산부는 추출된 제1 소블럭(B1)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭 저장부에 저장된 픽셀들의 수직 합을 구하는 수직 계산기(42); 상기 소블럭 저장부(41)에 저장된 픽셀들의 수평 합을 구하는 수평 계산기(43); 상기 수직 계산기(42)와 수평 계산기(42)의 출력을 합하는 가산기(44)로 각각 구성되는 것을 특징으로 하는 영상부호기의 양자화 스텝 조절장치.
제1항에 있어서, 상기 수직 계산부는 추출된 제5 소블럭(B5)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭에 저장된 픽셀들의 수직 합을 구하는 수직 계산부(42)로 각각 이루어지는 것을 특징으로 하는 영상부호기의 양자화 스텝 조절장치.
제1항에 있어서, 상기 수평 계산부는 추출된 제7 소블럭(B7)을 저장하고 있는 소블럭 저장부(41); 상기 소블럭에 저장된 픽셀들의 수평 합을 구하는 수평 계산기(43)로 이루어지는 것을 특징으로 하는 영상부호기의 양자화 스텝 조절장치.