KR0183809B1 - Fm detector circuit - Google Patents
Fm detector circuit Download PDFInfo
- Publication number
- KR0183809B1 KR0183809B1 KR1019950069729A KR19950069729A KR0183809B1 KR 0183809 B1 KR0183809 B1 KR 0183809B1 KR 1019950069729 A KR1019950069729 A KR 1019950069729A KR 19950069729 A KR19950069729 A KR 19950069729A KR 0183809 B1 KR0183809 B1 KR 0183809B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- current
- voltage
- detection circuit
- sink
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0039—Exclusive OR logic circuits
Abstract
PLL방식의 FM 검파회로를 공개한다. 그 검파회로는 입력 신호와 소정 발진 주파수 신호를 배타 논리합 연산함에 의해 위상 검출하는 위상 검술수단; 상기 위상 검출수단의 출력신호를 로우패스 필터링하는 필터링 수단; 및 상기 필터링수단의 출력전압과 소정 기준 전압에 따라 상기 소정 발진 주파수 신호를 발생하는 전압제어수단을 구비한 것을 특징으로 한다. 본 발명에 의하면, 기존 방식에 비하여 큰 레벨의 출력신호를 얻을 수 있으므로 신호대 잡음비의 개선이 가능하며, 특정 레벨의 신호가 요구되는 경우에는 별도의 증폭기를 사용하지 않고 검출 출력을 바로 사용할 수 있다는 잇점이 있다.PLL FM detection circuit is disclosed. The detection circuit includes phase checking means for detecting a phase by performing an exclusive OR operation on an input signal and a predetermined oscillation frequency signal; Filtering means for low-pass filtering the output signal of the phase detection means; And voltage control means for generating the predetermined oscillation frequency signal according to the output voltage of the filtering means and a predetermined reference voltage. According to the present invention, an output signal having a larger level can be obtained compared to the conventional method, and thus the signal-to-noise ratio can be improved, and when a specific level signal is required, the detection output can be used directly without using an amplifier. There is this.
Description
제1도는 종래의 PLL방식의 FM 검파 회로를 설명하기 위한 도면.1 is a diagram for explaining a conventional PLL type FM detection circuit.
제2도는 제1도에 도시된 전압제어발진기의 커런트 싱크단을 설명하기 위한 회로도.FIG. 2 is a circuit diagram for explaining the current sink stage of the voltage controlled oscillator shown in FIG.
제3도는 본 발명에 따른 PLL 방식의 FM 검파회로를 설명하기 위한 도면.3 is a view for explaining a PLL FM detection circuit according to the present invention.
제4도는 제3도에 도시된 전압제어발진기의 커런트 싱크단을 설명하기 위한 회로도.FIG. 4 is a circuit diagram for explaining the current sink stage of the voltage controlled oscillator shown in FIG.
본 발명은 위상동기루프(Phase Looked Loop; PLL)방식의 FM(Frequency Modulation) 검파회로에 관한 것으로, 특히 전압제어발진기의 커런트 싱크(currunt sink)단을 두 개로 분리하여 병렬 연결함에 의해 전압제어발진기의 이득을 낮게 설정함으로써 기존 방식의 PLL방식의 FM 검파회로보다 높은 레벨의 출력신호를 얻을 수 있는 FM 검파회로에 관한 것이다. 일반적으로 PLL 방식의 FM 검파회로는 검파 출력신호의 진폭이 전압제어발진기(VCO: Voltage Controlled Oscillator) 이득과 FM신호의 변조도에 의하여 결정되며, 이때 VCO 이득은 일정 전압당 변화되는 발진 주파수를 나타낸다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase modulation loop (PLL) frequency modulation (FM) detection circuit, and in particular, a voltage controlled oscillator by separating and connecting two current sink stages of a voltage controlled oscillator in parallel. The present invention relates to an FM detection circuit that can obtain a higher level output signal than a conventional PLL type FM detection circuit by setting a low gain. In general, in the PLL-type FM detection circuit, the amplitude of the detection output signal is determined by the voltage controlled oscillator (VCO) gain and the modulation degree of the FM signal, where the VCO gain represents the oscillation frequency that is changed per constant voltage.
제1도는 종래의 PLL 방식의 FM 검파회로를 설명하기 위한 도면으로, 도면 부호 1은 위상 검출부를, 3은 VCO를, 5은 로우패스필터를 각각 나타내며, 제2도는 제1도의 VCO(3)의 커런트 싱크(current sink)단의 상세 회로도이다.FIG. 1 is a diagram for explaining a conventional PLL type FM detection circuit, in which reference numeral 1 denotes a phase detector, 3 denotes a VCO, 5 denotes a low pass filter, and FIG. 2 illustrates a VCO 3 of FIG. Detailed circuit diagram of the current sink stage.
제1도에 도시된 PLL 방식의 FM 검파회로는 바이어스 전압 Vref가 가해질 때, 커런트 싱크단에는 싱크 전류 Isink가 흐르게 되고, 이때 VCO(3)가 프리 런닝 주파수(free running frequency) Fr로 발진하게 되므로 VCO(3)의 이득 k0는In the PLL-type FM detection circuit shown in FIG. 1, when the bias voltage V ref is applied, the sink current I sink flows through the current sink stage, and the VCO 3 oscillates at the free running frequency Fr. The gain k 0 of VCO (3) is
VCO(3) 이득이 상기 식(1)에 따라 결정되고, 입력되는 FM변조신호의 변조도가 △f라고 하면 FM 검파회로의 출력신호 OUT의 전압은If the VCO (3) gain is determined according to Equation (1) above, and the modulation degree of the input FM modulation signal is Δf, the voltage of the output signal OUT of the FM detection circuit is
상기 식(2)에서 알수 있듯이 기존의 일반적인 PLL 방식의 FM 검파회로는 FM 변조신호의 반송파 주파수가 높고 변조도가 낮으면 VCO(3)의 프리런닝 주파수가 높아져서 VCO(3) 이득이 커지게 되고 반면에 FM 변조신호의 변조도는 낮으므로 검파 출력신호의 레벨이 무척 낮아지게 된다. 일반적으로 FM검파 회로의 검파 출력신호의 레벨이 낮으면 각종 노이즈의 영향을 많이 받게 되어 신호대 잡음비(S/N)의 열화를 가져오게 되고, 특정 레벨의 신호를 만들기 위하여 검출 출력신호를 증폭할 때에도 높은 이득을 가지는 증폭기를 필요로 하게 되는 등 여러 단점을 가지게 된다.As can be seen from Equation (2), the conventional PLL FM detection circuit has a high carrier frequency of the FM modulated signal and a low modulation degree, thus increasing the free running frequency of the VCO (3), thereby increasing the VCO (3) gain. Since the modulation degree of the FM modulated signal is low, the level of the detected output signal is very low. In general, when the level of the detection output signal of the FM detection circuit is low, various noises are affected, resulting in degradation of the signal-to-noise ratio (S / N), and even when amplifying the detection output signal to produce a signal of a specific level. There are several disadvantages, including the need for a high gain amplifier.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위하여 안출된 것으로, 병렬 커런트 싱크 구조의 전압제어 발진기를 사용함으로써 전압제어 발진기의 이득을 줄여 FM 변조신호의 반송파 주파수가 높고 변조도가 낮은 경우에도 높은 레벨의 검파 출력신호를 얻을 수 있는 PLL 방식의 FM검파회로를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above-mentioned problems, by using a voltage-controlled oscillator having a parallel current sink structure to reduce the gain of the voltage-controlled oscillator, even when the carrier frequency of the FM modulated signal is high and the modulation degree is low. An object of the present invention is to provide a PLL type FM detection circuit that can obtain a level detection output signal.
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 FM 검파회로는 입력 신호와 소정 발진 주파수 신호를 배타 논리합 연산함에 의해 위상 검출하는 위상 검출수단, 상기 위상 검출수단의 출력신호를 로우패스 필터링하는 필터링수단 및 소정 기준 전압에 상응하여 전류를 발생하는 제1 싱크 커런트단과 상기 제1싱크 커런트단과 병렬연결되며 상기 필터링수단의 출력전압에 상응하여 전류를 발생하는 제2 싱크 커런트단을 구비하고, 상기 제1 및 제2 싱크 커런트단에서 발생되는 전류에 상응하여 상기 소정 발진 주파수 신호를 발생하는 전압제어발진수단을 구비한 것을 특징으로 한다.The FM detection circuit according to the present invention for achieving the above object of the present invention is a phase detection means for phase detection by performing an exclusive OR operation on an input signal and a predetermined oscillation frequency signal, and low-pass filtering the output signal of the phase detection means. A first sink current stage generating current corresponding to a filtering means and a predetermined reference voltage and a second sink current stage connected in parallel with the first sink current stage and generating a current corresponding to an output voltage of the filtering means; And a voltage controlled oscillation means for generating the predetermined oscillation frequency signal corresponding to the current generated at the first and second sink current stages.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 따른 PLL 방식의 FM 검파회로를 설명하기 위한 블록도를 도시한 것으로, 도면 부호 7은 위상 검출부를, 9는 VCO를, 11은 로우패스필터를 각각 나타내며, 제4도는 제3도에 도시된 VCO(9)의 커런트 싱크단의 상세 회로도를 도시한 것이다.FIG. 3 is a block diagram for explaining a PLL-based FM detection circuit according to the present invention, in which reference numeral 7 denotes a phase detector, 9 denotes a VCO, 11 denotes a low pass filter, and FIG. A detailed circuit diagram of the current sink stage of the VCO 9 shown in FIG. 3 is shown.
위상 검출부(7)은 입력 신호(IN)와 VCO(9)의 출력신호를 배타논리합 연산함에 의해 위상 검출을 수행한다.The phase detection unit 7 performs phase detection by performing an exclusive logic sum operation on the input signal IN and the output signal of the VCO 9.
로우패스 필터(11)은 위상 검출부(7)의 출력신호의 고역 주파수 성분을 제거한다.The low pass filter 11 removes the high frequency components of the output signal of the phase detector 7.
VCO(9)는 로우패스 필터(11)은 출력 전압 VC1과 기준 전압 Vref1에 따라 결정되는 소정 발진 주파수를 위상 검출부(7)에 출력한다.The low pass filter 11 outputs the predetermined oscillation frequency to the phase detector 7 based on the output voltage VC1 and the reference voltage V ref1 .
기존에는 VCO의 커런트 싱크단이 하나였으나 제3도에 도시된 본 발명에 따른 병렬 커런트 싱크 구조의 VCO를 사용한 PLL 방식의 FM 검파회로는 VCO 이득을 낮추어 높은 레벨의 출력신호를 얻을 수 있도록 두개의 커런트 싱크를 사용한다. 따라서, 기존의 방식에서는 기준 전압을 하나만 사용했으나 본 발명에서는 두 개의 기준 전압 Vref1, Vref2를 사용한다.Conventionally, the current sink stage of the VCO is one, but the PLL-type FM detection circuit using the VCO of the parallel current sink structure according to the present invention shown in FIG. 3 has two VCO gains so as to obtain a high level output signal. Use current sink. Therefore, in the conventional method, only one reference voltage is used, but in the present invention, two reference voltages V ref1 and V ref2 are used.
상기 구성에 따른 동작을 제3도 및 제4도를 참조하여 살펴보면 다음과 같다.The operation according to the above configuration will be described with reference to FIGS. 3 and 4.
먼저, 기준 전압 Vref1은 미리 설정된 고정 전압이므로 트랜지스터 Q2에 흐르는 전류 Isink1도 고정되어 일정한 전류가 흐르게 되고, VC1은 PLL에 의하여 입력되는 신호를 추적하기 위하여 가변되는 전압이므로 트랜지스터 Q3에 흐르는 전류 Isink2도 가변되게 된다. 입력신호가 인가되지 않으면 PLL 은 프리런닝 상태에 있게 되고 VCO(9)는 프리런닝 주파수 Ff로 발진하게 되는데, 이때 트랜지스터 Q2과 Q3에 흐르는 전류 Isink1과 Isink2의 합을 Ifree라 할때, VCO(9)는 프리런닝 주파수 Ff로 발진하게 되므로, 프리런닝 주파수 Ff중에서 트랜지스터 Q2를 흐르는 전류 Isink1에 의하여 발진하게 되는 주파수 성분을 Ff1, 트랜지스터 Q3를 흐르는 전류 Isink2에 의하여 발진하게 되는 주파수 성분을 Ff2라고 하면 전류 Ifree와 프리런닝 주파수 Ff는 다음식(3)과 식(4)에 의해 표현된다.First, the reference voltage V ref1 is in advance so set a fixed voltage flows a current I sink1 also fixed in a constant current flowing through the transistor Q2, VC1 is because voltage to be variable to track the signal inputted by the PLL current flowing through the transistor Q3 I sink2 is also variable. If no input signal is applied, the PLL is in the free running state and the VCO (9) oscillates at the free running frequency F f . When the sum of the currents I sink1 and I sink2 flowing through the transistors Q2 and Q3 is I free . , VCO (9) is free running because the oscillation at a frequency F f, free running frequency F f oscillator by the frequency component to oscillate by a current I sink1 flowing through the transistor Q2 from the F f1, the current I sink2 flowing through the transistor Q3 If the frequency component is F f2 , the current I free and the free running frequency F f are expressed by the following equations (3) and (4).
Ifree= Ifree1+ Ifree2……… (3)I free = I free1 + I free2 ... … … (3)
Ff = Ff1 + Ff2 ………………(4)Ff = Ff1 + Ff2... … … … … … (4)
또한, 트랜지스터 Q2와 Q3의 VCO 이득 K1과 K2는 다음식(5)와 식(6)으로 표현된다.The VCO gains K1 and K2 of the transistors Q2 and Q3 are represented by the following equations (5) and (6).
PLL에 FM 변조된 신호가 입력되면 PLL은 반송파를 추적하여 록(lock) 상태를 들어가 FM 검파를 행하게 된다. PLL이 록 상태에서 FM 검파를 하면 싱크 커런트 Isink1도 FM 신호의 변조도 △f 에 따라 가변하게 되는데, 트랜지스터 Q2의 싱크 커런트는 고정도니 기준 전압 Vref1에 의하여 고정되어 있으므로 FM 검파시에도 프리런닝 상태와 동일한 Ifree1으로 고정되어 있게 되고, 트랜지스터 Q3의 싱크 커런트만이 △f에 따라 가변되게 되므로 트랜지스터 Q2에 의한 VCO(9)의 발진 주파수는 프리런닝 상태와 동일하게 Ff1으로 고정되어 있고, 트랜지스터 Q3에 의한 발진주파수만이 변화되게 된다. 따라서, FM 변조 신호를 검파함에 있어 변조신호의 주파수 변화를 추적하도록 VCO(9)의 발진 주파수를 변화시키는 역할을 트랜지스터 Q3가 담당하게 된다. 그러므로, 제3도의 FM검파회로의 출력전압 VOUT는 FM 변조신호의 변조도 △f와 트랜지스터 Q3의 VCO 이득 K2에 의해서 다음 식(7)과 같이 결정된다.When the FM modulated signal is input to the PLL, the PLL tracks the carrier and enters a locked state to perform FM detection. When the FM detection is performed while the PLL is locked, the sink current I sink1 and the modulation of the FM signal also vary according to Δf. The sink current of transistor Q2 is fixed by the fixed reference voltage V ref1 , so it is free running even when FM detection is performed. It is fixed at the same I free1 as the state, and only the sink current of the transistor Q3 is changed in accordance with Δf, so that the oscillation frequency of the VCO 9 by the transistor Q2 is fixed at F f1 in the same manner as the free running state, Only the oscillation frequency caused by transistor Q3 is changed. Therefore, in detecting the FM modulated signal, the transistor Q3 is responsible for changing the oscillation frequency of the VCO 9 to track the frequency change of the modulated signal. Therefore, the output voltage V OUT of the FM detection circuit of FIG. 3 is determined by the following equation (7) by the modulation degree Δf of the FM modulated signal and the VCO gain K2 of the transistor Q3.
상기 식(7)을 기존의 PLL방식의 FM 검출회로의 출력전압에 대한 식(2)와 비교하면 각각의 기준 전압 Vref와 Vref2을 같게 설정해주면 프리런닝시의 주파수 Ff와 Ff2만이 다르게 된다. 기존의 방식에서는 프리런닝 주파수를 FM 변조신호의 반송파 주파수와 동일하게 설정해야 하지만 본 발명에서는 트랜지스터 Q2 와 Q3의 발진 주파수 Ff1과 Ff2의 합이 프리런닝 주파수가 되므로 Ff2를 반송파 주파수보다 훨씬 작게 설정해 줄 수 있고, 검파 출력신호의 레벨을 기존 방식에 비하여 높일 수가 있다.Comparing Equation (7) with Equation (2) for the output voltage of the conventional PLL-type FM detection circuit. When the reference voltages V ref and V ref2 are set equal, only the frequencies F f and F f2 during free running Will be different. In the conventional scheme, the free running frequency should be set equal to the carrier frequency of the FM modulated signal. However, in the present invention, since the sum of the oscillation frequencies F f1 and F f2 of the transistors Q2 and Q3 becomes the free running frequency, F f2 is much higher than the carrier frequency. It can be set small, and the level of the detection output signal can be increased compared to the conventional method.
이상에서 살펴본 바와 같이 본 발명에 따른 FM 검파회로는 PLL의 VCO의 커런트 싱크단을 두 개로 분리하여 그 중 하나는 프리런닝 주파수 수준의 주파수로 고정적으로 발진하게 하고, 다른 하나는 실제의 검파를 위한 주파수로 가변적으로 발진하게하여 실제의 검파를 행하는 커런트 싱크단의 VCO 이득을 낮게 설정함으로써 기존 방식의 PLL 방식의 FM 검파회로보다 높은 레벨의 출력신호를 얻을 수 있게 된다. 또한, 본 발명에 따른 FM 검파회로는 기존 방식에 비하여 큰 레벨의 출력신호를 얻을 수 있으므로 신호대 잡음비의 개선이 가능하며, 특정 레벨의 신호가 요구되는 경우에도 별도의 증폭기를 사용하지 않고 검출 출력을 바로 사용할 수 있다는 잇점이 있다.As described above, the FM detection circuit according to the present invention divides the current sink stage of the VLL of the PLL into two, one of which causes the oscillation to be fixed at a frequency of the free running frequency level, and the other for the actual detection. By setting the VCO gain of the current sink stage that performs actual detection by oscillating at a variable frequency, it is possible to obtain an output signal having a higher level than the FM detection circuit of the conventional PLL method. In addition, the FM detection circuit according to the present invention can obtain a larger level of output signal compared to the conventional method, thereby improving the signal-to-noise ratio, and even when a specific level signal is required, the detection output is not used without a separate amplifier. The advantage is that it can be used immediately.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069729A KR0183809B1 (en) | 1995-12-30 | 1995-12-30 | Fm detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069729A KR0183809B1 (en) | 1995-12-30 | 1995-12-30 | Fm detector circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055248A KR970055248A (en) | 1997-07-31 |
| KR0183809B1 true KR0183809B1 (en) | 1999-04-15 |
Family
ID=19448556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069729A KR0183809B1 (en) | 1995-12-30 | 1995-12-30 | Fm detector circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183809B1 (en) |
-
1995
- 1995-12-30 KR KR1019950069729A patent/KR0183809B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055248A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433308A (en) | PLL Detection circuit | |
| EP0500014A2 (en) | Phase detector | |
| US5239455A (en) | Charge pump circuit | |
| JPH02244820A (en) | Pll circuit | |
| US4525686A (en) | Phase-locked loop circuit with variable bandwidth filter | |
| Thomason et al. | An inexpensive method to stabilize the frequency of a CO2 laser | |
| JP2008271599A (en) | Circuit configuration for compensation of leakage currents in voltage-controlled oscillator of pll circuit | |
| US5504463A (en) | Frequency modulating system including VCD made of transconductance amplifiers | |
| GB2336483A (en) | Phase lock loop | |
| US20050104667A1 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| KR0183809B1 (en) | Fm detector circuit | |
| US6188739B1 (en) | Modified third order phase-locked loop | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US3950620A (en) | Electric circuit containing an integral phase-locked loop | |
| JPH09148882A (en) | Pi/2 phase shifter | |
| US5836000A (en) | Phase locked loop having automatic free running frequency adjustment | |
| KR0175381B1 (en) | Output level adjusting device of phase detection loop type FM detection circuit | |
| JP2002016442A (en) | Fm signal oscillation circuit and modulation level correcting method | |
| US20010028695A1 (en) | Phase capacitor, and phase locked loop circuit having the same as well as method of phase comparison | |
| JP3326286B2 (en) | PLL frequency synthesizer circuit | |
| JPS5938761Y2 (en) | PLL circuit low-pass filter | |
| US5483559A (en) | Phase-locked loop device, oscillator, and signal processor | |
| KR880000364Y1 (en) | Fm circuit using bias current control | |
| JPH0756544Y2 (en) | Video synchronous detection circuit | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |