KR0182956B1 - Wait function implementation apparatus of microprocess using clock signal - Google Patents
Wait function implementation apparatus of microprocess using clock signal Download PDFInfo
- Publication number
- KR0182956B1 KR0182956B1 KR1019950029246A KR19950029246A KR0182956B1 KR 0182956 B1 KR0182956 B1 KR 0182956B1 KR 1019950029246 A KR1019950029246 A KR 1019950029246A KR 19950029246 A KR19950029246 A KR 19950029246A KR 0182956 B1 KR0182956 B1 KR 0182956B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- input
- microprocessor
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Microcomputers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야;1. the technical field to which the invention described in the claims belongs;
클럭 신호를 이용하여 마이크로프로세스의 지연기능을 구현하기 위한 장치에 관한 것이다.An apparatus for implementing a delay function of a microprocess using a clock signal.
2. 발명이 해결하려고 하는 기술적 과제;2. The technical problem to be solved by the invention;
준비신호가 없는 마이크로프로세스의 지연기능을 구현하기 위한 장치를 제공함에 있다.An object of the present invention is to provide a device for implementing a delay function of a microprocess without a ready signal.
3 . 발명의 해결방법의 요지;3. The gist of the inventive solution;
클럭신호를 이용하여 준비신호 입력소자가 구비되어 있지 아니한 마이크로프로세스의 지연기능을 구현하기 위한 장치에 있어서, 마이크로프로세서 클럭의 펄스 폭을 제어하는 제어입력신호와 오실레이터로부터 출력된 오실레이터 클럭을 수신하고, 상기 마이크로프로세스 입출력소자를 억세스할 때의 입출력 스트로우브신호의 로우구간을 감지하면 상기 수신된 제어입력신호의 펄스 폭 제어값에 따라 하이구간을 소정 확장한 타이밍 지연 마이크로프로세서 클럭을 출력하는 클럭제어블록과; 상기 입출력소자를 억세스하기 위한 상기 입출력 스트로우브신호를 상기 클럭제어블록으로 출력하고, 상기 클럭제어클럭으로부터 타이밍 지연을 갖는 마이크로프로세스 클럭을 수신하고 마이크로프로세서르 를 구비하는 것을 요지로 한다.An apparatus for implementing a delay process of a microprocessor that does not include a ready signal input element by using a clock signal, the apparatus comprising: receiving a control input signal for controlling a pulse width of a microprocessor clock and an oscillator clock output from an oscillator, A clock control block outputting a timing delay microprocessor clock in which a high section is extended according to a pulse width control value of the received control input signal when detecting a low section of the input / output strobe signal when the microprocessor input / output device is accessed. and; It is essential to output the input / output strobe signal for accessing the input / output device to the clock control block, to receive a microprocessor clock having a timing delay from the clock control clock, and to include a microprocessor.
4. 발명의 중요한 용도;4. Significant use of the invention;
준비신호가 없는 마이크로프로세스의 지연기능을 구현하기 위한 장치에 적합하게 이용된다.It is suitably used for the device for implementing the delay function of the microprocess without the ready signal.
Description
제1도는 본 발명에 따른 클럭신호를 이용하여 마이크로프로세스의 지연 기능을 구현하기 위한 장치를 보인 블럭도.1 is a block diagram showing an apparatus for implementing a delay function of a microprocess using a clock signal according to the present invention.
제2도는 제1도에 대한 클럭 타이밍도.2 is a clock timing diagram for FIG.
본 발명은 반도체 장치에 있어서, 준비신호(ready signal)가 없는 마이크로프로세스의 지연(wait)기능을 구현하기 위한 장치에 관한 것으로, 특히 클럭신호를 이용하여 마이크로프로세스의 지연기능을 구현하기 위한 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for implementing a wait function of a microprocess without a ready signal, and more particularly, to an apparatus for implementing a delay process of a microprocess using a clock signal. It is about.
일반적으로, 마이크로프로세스(CPU)는 준비신호 입력소자를 가지고 있어서, 그 준비신호를 제어하여 입출력소자(I/O DEVICE)가 지연동작을 할 수 있도록 제어한다. 즉, 준비신호 입력소자를 구비하고 있는 마이크로프로세서는 상기 입출력소자의 속도에 따라 지연신호를 원하는 만큼 만들어 주므로써 상기 입출력소자의 지연동작을 수행하도록 제어하게 된다. 그러나, 이러한 준비신호를 사용하지 않는 마이크로프로세스에서는 이와같은 방법으로는 입출력소자의 지연동작을 제어할 수 없다. 이 입출력소자가 마이크로프로세스로부터 지연신호를 수신할 수 없을 때에는 이 입출력소자의 속도는 전적으로 마이크로프로세스의 속도에 의존하여야만 한다. 즉, 마이크로프로세스가 10MHz로 동작하여야 한다면 입출력소자의 동작속도도 10MHz로 한정되어 질 수밖에 없었다. 이 때문에 준비신호가 없는 종래 마이크로프로세서는 입출력소자의 속도를 제어할 수 없어 사용에 한계가 발생하였다.In general, the microprocessor (CPU) has a ready signal input element, and controls the ready signal so that the input / output device (I / O device) can perform a delay operation. That is, the microprocessor having the ready signal input element makes the delay signal of the input / output element as desired according to the speed of the input / output element, thereby controlling the delay operation of the input / output element. However, in the microprocess which does not use such a ready signal, the delay operation of the input / output element cannot be controlled by this method. When this input / output device cannot receive a delay signal from the microprocessor, the speed of this input / output device must depend entirely on the speed of the microprocess. In other words, if the microprocessor should operate at 10MHz, the operating speed of the input / output device was limited to 10MHz. For this reason, the conventional microprocessor without a ready signal cannot control the speed of the input / output device, which causes a limitation in use.
따라서, 본 발명의 목적은 준비신호(ready signal)가 없는 마이크로프로세스의 지연(wait)기능을 구현하기 위한 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus for implementing a wait function of a microprocess without a ready signal.
본 발명의 다른 목적은 클럭신호를 이용하여 마이크로프로세스의 지연기능을 구현하기 위한 장치를 제공함에 있다.Another object of the present invention is to provide an apparatus for implementing a delay function of a microprocess using a clock signal.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 클럭신호를 이용하여 준비신호 입력소자가 구비되어 있지 아니한 마이크로프로세스의 지연기능을 구현하기 위한 장치에 있어서, 마이크로프로세서 클럭의 펄스 폭을 제어하는 제어입력신호와 오실레이터로부터 출력된 오실레이터 클럭을 수신하고, 상기 마이크로프로세스 입출력소자를 억세스할 때의 입출력 스트로우브신호의 로우구간을 감지하면 상기 수신된 제어입력신호의 펄스 폭 제어값에 따라 하이구간을 소정 확장한 타이밍 지연 마이크로프로세서 클럭을 출력하는 클럭제어블록과; 상기 입출력소자를 억세스하기 위한 상기 입출력 스트로우브 신호를 상기 클럭제어블록으로 출력하고, 상기 클럭제어클럭으로부터 타이밍 지연을 갖는 마이크로프로세스 클럭을 수신하고 마이크로프로세서를 구비함을 특징으로 한다.According to the technical idea of the present invention for achieving the object of the present invention as described above, in the apparatus for implementing the delay function of the microprocessor that is not provided with a ready signal input element using a clock signal, the microprocessor clock Receiving a control input signal for controlling the pulse width of the oscillator and the oscillator clock output from the oscillator, and detecting the low section of the input and output strobe signal when accessing the microprocess input and output devices, the pulse width control of the received control input signal A clock control block for outputting a timing delay microprocessor clock obtained by extending the high section according to a value; And outputting the input / output strobe signal for accessing the input / output device to the clock control block, receiving a microprocess clock having a timing delay from the clock control clock, and including a microprocessor.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 첨가하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 클럭신호를 이용하여 마이크로프로세스의 지연기능을 구현하기 위한 장치를 보인 블럭구성도이다.1 is a block diagram showing an apparatus for implementing a delay function of a microprocess using a clock signal according to the present invention.
제1도를 참조하면, 클럭제어블럭(6)은 오실레이터(2)로부터 출력된 오실레이터클럭(4)과 외부 제어입력신호(14)를 수신하고, 마이크로프로세스(CPU)가 도시하지 않은 입출력소자를 억세스할 때의 입출력 스트로우브 신호(10)의 로우구간을 감지하고 상기 수신된 신호를 제어하여 하이구간이 확장된 CPU클럭(8)을 출력한다.Referring to FIG. 1, the clock control block 6 receives the oscillator clock 4 and the external control input signal 14 output from the oscillator 2, and receives an input / output device (not shown) by the microprocessor (CPU). The low section of the input / output strobe signal 10 at the time of access is sensed and the received signal is controlled to output the CPU clock 8 having the extended high section.
상기 마이크로프로세스(12)는 상기 클럭제어블럭(6)으로부터 상기 CPU클럭(8)을 수신하고 상기 입출력소자를 억세스하기 위한 입출력 스트로우브신호(10)를 상기 클럭제어블럭(6)으로 출력한다.The microprocessor 12 receives the CPU clock 8 from the clock control block 6 and outputs an input / output strobe signal 10 for accessing the input / output device to the clock control block 6.
클럭의 한 주기는 제1 및 제2상태 구간인 로우구간과 하이구간으로 이루어진다. 상기 마이크로프로세스(12)가 상기 클럭의 로우구간동안 명령디코딩을 끝나고 하이구간이 시작되는 시점에서 상기 입출력 소자를 억세스하는 상기 입출력 스트로우브신호(10)를 로우로 발생한다면 이 신호에 의해서 상기 클럭제어블럭(6)내의 카운터를 통하여 클럭의 하이구간을 확장시켜줄 수가 있는 것이다.One period of the clock consists of a low section and a high section, which are the first and second state sections. If the microprocessor 12 generates the input / output strobe signal 10 that accesses the input / output device low at the time when the high-end starts, after the command decoding ends during the low section of the clock, the clock control is performed by the signal. The high section of the clock can be extended by the counter in the block (6).
이러한 상기 마이크로프로세서(12)의 지연기능 구현에 대한 몇가지 실시예를 제2도를 통해 설명한다.Some embodiments of such a delay implementation of the microprocessor 12 are described with reference to FIG.
제2도는 제1도의 각 클럭에 대한 타이밍을 도시한 것이다.FIG. 2 shows the timing for each clock in FIG.
제2도(2A)는 입출력 스트로우브신호(10)가 상기 마이크로프로세서(CPU)(12)로부터 출력되었을 때 외부로부터 상기 클럭제어블럭(6)으로 입력되는 제어입력신호(14), 디지털 신호가 øø일 때이며, 이때는 상기 클럭제어블럭(6)은 상기 오실레이터클럭(4)과 같은 주파수를 CPU클럭(8)으로 사용하는 경우이다. 즉, 상기 클럭제어블럭(6)은 상기 오실레이터(2)로부터 오실레이터클럭(4)과 외부로부터 CPU클럭(8)의 클럭 펄스 폭을 제어하는 제어입력신호(14)의 øø을 수신한 뒤, 상기 마이크로프로세서(12)로부터 출력된 상기 입출력 스트로우브신호(10) 로우구간을 감지하면 상기 제어입력신호(14)의 øø의 펄스 폭 제어(여기서, 상기 제어입력신호(14)의 øø이 의미하는 것은 상기 오실레이터클럭(4)과 같은 주파수를 상기 CPU클럭(8)으로 사용함을 의미한다.)에 따라 상기 CPU클럭(8)을 상기 오실레이터클럭(4)과 같은 주파수를 상기 마이크로프로세서(12)로 출력한다.FIG. 2A shows a control input signal 14 and a digital signal inputted to the clock control block 6 from the outside when the input / output strobe signal 10 is output from the microprocessor (CPU) 12. o is a case where the clock control block 6 uses the same frequency as the oscillator clock 4 as the CPU clock 8. That is, the clock control block 6 receives the? Of the oscillator clock 4 from the oscillator 2 and the control input signal 14 for controlling the clock pulse width of the CPU clock 8 from the outside, and then When the input section of the input / output strobe signal 10 detected from the microprocessor 12 is detected, pulse width control of ø ø of the control input signal 14 (here, ø ø of the control input signal 14 means that Means that the same frequency as the oscillator clock 4 is used as the CPU clock 8.) and outputs the same frequency as the oscillator clock 4 to the microprocessor 12 according to the CPU clock 8). do.
제2도(2B)는 CPU클럭(8)의 하이구간을 1사이클 확장시켜 하이구간만 1.5사이클이 되어 상기 오실레이터클럭(4)에 비해 입출력소자의 억세스 시에는 CPU클럭(8)이 2사이클의 타이밍 지연을 갖는다. 이때에 제어입력신호(14)는 ø1이다.2B extends the high section of the CPU clock 8 by one cycle, so that only the high section is 1.5 cycles, and when the input / output device is accessed compared to the oscillator clock 4, the CPU clock 8 is divided into two cycles. Has a timing delay. At this time, the control input signal 14 is? 1.
제2도(2C)는 제어입력신호(14)가 1ø일 때이며, 상기 CPU클럭(8)의 하이구간은 2사이클 확장시켜 하이구간만 2.5사이클이 되며 상기 CPU클럭(8)은 오실레이터클럭(4)에 비해 3사이클의 타이밍 지연을 갖는다.FIG. 2C is when the control input signal 14 is 1 °. The high section of the CPU clock 8 is extended by two cycles so that only the high section is 2.5 cycles and the CPU clock 8 is the oscillator clock 4. Has a three-cycle timing delay.
제2도(2D)는 제어입력신호(14)가 11일 때이며, 상기 CPU클럭의 하이구간을 3사이클로 확장시켜 상기 CPU클럭(8)은 오실레이터클럭(4)에 비해 4사이클의 타이밍 지연을 갖는다.FIG. 2D is when the control input signal 14 is 11, and the high period of the CPU clock is extended to 3 cycles so that the CPU clock 8 has a timing delay of 4 cycles compared to the oscillator clock 4. .
상기 제2도 2A, 2B, 2C, 2D에 도시된 타이밍은 상기 제어입력신호(14)의 디지털 신호값(øø,ø1, 1ø,11)에 따라 CPU클럭(8)의 하이구간을 확장시켜 결국, 확장된 CPU클럭(8)의 펄스 폭만큼 상기 마이크로프로세서(12)가 지연되는 동작을 나타낸 것이다.The timings shown in FIGS. 2A, 2B, 2C, and 2D extend the high section of the CPU clock 8 in accordance with the digital signal values øø, ø1, 1ø, and 11 of the control input signal 14. The microprocessor 12 is delayed by the pulse width of the extended CPU clock 8.
상기한 바와 같은 본 발명에 따르면, 준비신호(ready signal)가 없는 마이크로프로세스가 입출력소자를 억세스할 때 이를 감지하여 CPU클럭 신호 자체를 지연시키므로써 클럭신호를 이용하여 마이크로프로세서의 지연(wait)기능을 구현할 수 있는 효과가 있다.According to the present invention as described above, the microprocessor without the ready signal (ready signal) detects when accessing the input and output devices to delay the CPU clock signal itself by using the clock signal by using the delay (wait) function of the microprocessor There is an effect that can be implemented.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950029246A KR0182956B1 (en) | 1995-09-06 | 1995-09-06 | Wait function implementation apparatus of microprocess using clock signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950029246A KR0182956B1 (en) | 1995-09-06 | 1995-09-06 | Wait function implementation apparatus of microprocess using clock signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970016878A KR970016878A (en) | 1997-04-28 |
KR0182956B1 true KR0182956B1 (en) | 1999-05-15 |
Family
ID=19426301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950029246A KR0182956B1 (en) | 1995-09-06 | 1995-09-06 | Wait function implementation apparatus of microprocess using clock signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0182956B1 (en) |
-
1995
- 1995-09-06 KR KR1019950029246A patent/KR0182956B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970016878A (en) | 1997-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100492048B1 (en) | Data processing circuit with a self-timed instruction execution unit | |
US4958276A (en) | Single chip processor | |
US5408639A (en) | External memory access control for a processing system | |
KR0167683B1 (en) | Data output buffer control method for using high frequency action of motivated memory | |
EP0510833A2 (en) | Data processing apparatus having address decoder | |
US4857868A (en) | Data driven clock generator | |
KR0182956B1 (en) | Wait function implementation apparatus of microprocess using clock signal | |
JPH03144990A (en) | Memory device | |
US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
JP2004519032A (en) | Hardware initialization with or without processor intervention | |
JP4727799B2 (en) | Semiconductor integrated circuit and external signal capturing method | |
KR100305027B1 (en) | Retarder | |
KR100494114B1 (en) | Timer circuit | |
JPH05100844A (en) | Program wait control circuit for micro processor | |
JPS5739438A (en) | Input controlling system | |
JP3190121B2 (en) | Control device | |
KR100284990B1 (en) | Circuit and Method for Generating Stretch Clock with 1/4 Cycle Increase | |
JPH05315898A (en) | Trigger synchronization circuit | |
JP3204743B2 (en) | Control device | |
KR100221071B1 (en) | Dynamic random access memory | |
JP3045731B2 (en) | Sequence control method | |
JPH04195560A (en) | Microprocessor | |
JPH02141861A (en) | External weight controller | |
RU1827714C (en) | Former of pulse sequence | |
JPS6190252A (en) | Wait cycle insertion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |