KR0182678B1 - Packet service apparatus of switching system - Google Patents

Packet service apparatus of switching system Download PDF

Info

Publication number
KR0182678B1
KR0182678B1 KR1019960017434A KR19960017434A KR0182678B1 KR 0182678 B1 KR0182678 B1 KR 0182678B1 KR 1019960017434 A KR1019960017434 A KR 1019960017434A KR 19960017434 A KR19960017434 A KR 19960017434A KR 0182678 B1 KR0182678 B1 KR 0182678B1
Authority
KR
South Korea
Prior art keywords
packet
processor
processing
data
matching
Prior art date
Application number
KR1019960017434A
Other languages
Korean (ko)
Other versions
KR970078322A (en
Inventor
허비또
Original Assignee
이계철
한국전기통신공사
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 유기범, 대우통신주식회사 filed Critical 이계철
Priority to KR1019960017434A priority Critical patent/KR0182678B1/en
Publication of KR970078322A publication Critical patent/KR970078322A/en
Application granted granted Critical
Publication of KR0182678B1 publication Critical patent/KR0182678B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/296—Packet switching

Abstract

본 패킷서비스장치는 교환기에 있어서 패킷데이터 전송시 중재과정을 간소화하여 데이터 전송효율을 향상시키기 위한 것으로서, 본 장치는 디지탈 가입자 또는 디지탈 중계선으로부터 전송되는 패킷데이타에 대한 패킷링크 정합 및 전송처리를 하기 위한 다수의 패킷핸들링제어보드들; 패킷서비스를 제공하기 위하여 상위프로세서로서 패킷호 제어 기능을 수행하는 패킷호 제어프로세서; 및 패킷핸들링제어보드들과 직렬버스로 접속되어 패킷핸들링제어보드들에 대한 중재처리 및 패킷핸들링제어보드들간의 패킷데이타 전송을 위한 정합처리를 하고, 패킷호 제어프로세서와 직렬버스로 접속되어 패킷핸들링제어보드들과 패킷호 제어프로세서간의 패킷데이타 전송을 위한 정합처리를 하기 위한 패킷상위프로세서 접속기를 포함하도록 구성된다.This packet service device is to improve data transmission efficiency by simplifying the arbitration process in packet data transmission at the exchange, and the device is used for packet link matching and transmission processing for packet data transmitted from a digital subscriber or a digital relay line. A plurality of packet handling control boards; A packet call control processor which performs a packet call control function as an upper processor to provide a packet service; And the packet handling control boards connected to the serial bus for arbitration processing and matching processing for packet data transmission between the packet handling control boards, and the packet call control processor connected to the serial bus for packet handling. And a packet upper processor connector for matching processing for packet data transmission between the control boards and the packet call control processor.

Description

교환기에 있어서 패킷서비스장치Packet service device in exchange

제1도는 교환기에 있어서 종래의 패킷서비스장치에 대한 블록도.1 is a block diagram of a conventional packet service apparatus in an exchange.

제2도는 교환기에 있어서 본 발명에 따른 패킷서비스장치에 대한 블록도.2 is a block diagram of a packet service apparatus according to the present invention in an exchange.

제3도는 제2도에 도시된 패킷핸들링제어보드에 대한 상세블럭도.3 is a detailed block diagram of the packet handling control board shown in FIG.

제4도는 제2도에 도시된 패킷상위프로세서 접속기에 대한 상세 블록도.4 is a detailed block diagram of the packet superprocessor connector shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

220 : 패킷호 제어프로세서 200 : 패킷상위프로세서 접속기220: packet call control processor 200: packet upper processor connector

210, 211, 212, 213 : 제1~N 패킷핸들링 제어보드210, 211, 212, 213: 1st to Nth packet handling control board

301 : 링크정합부 302 : 공통 패킷메모리301: link matching unit 302: common packet memory

303 : 패킷처리제어부 304 : 패킷메모리 중재부303: packet processing control unit 304: packet memory arbitration unit

305 : 정합부 401 : 패킷호 제어프로세서 정합부305: matching unit 401: packet call control processor matching unit

402 : 메인프로세서 403 : 중재 및 정합처리부402: main processor 403: arbitration and matching processing unit

404 : 데이타 변환부404: data conversion unit

본 발명은 교환기에 있어서 패킷서비스장치에 관한 것으로, 특히 패킷데이타의 전송효율을 향상시킨 패킷서비스장치에 관한 것이다. 종래 교환기에서 사용된 패킷서비스장치는 제1도에 도시된 바와 같이 패킷호 제어프로세서(100), 패킷호 제어프로세서 중재보드(110), 패킷버스 메인중재보드(120), 패킷호 핸들링 중재보드(130,150), 패킷핸들링제어보드(140~143,150~153)로 구성되어 패킷서비스를 처리하였다. 즉, 패킷핸들링 중재보드(130 또는 150)에 의하여 중재되는 다수의 패킷핸들링제어보드(140~143 또는 150~153)중 예를 들어 패킷핸들링제어보드(140)가 패킷호 연결요구 패킷을 수신하여 가상호 설정을 위해 패킷호제어프로세서(22)에 루팅데이타를 요구하면, 패킷호핸들링중재보드(130)는 패킷핸들링제어보드들(140~143)에 대한 중재처리에 의하여 패킷핸들링제어보드(140)에 의한 루팅데이타 요구를 검출하게 된다.The present invention relates to a packet service apparatus in an exchange, and more particularly, to a packet service apparatus having improved transmission efficiency of packet data. The packet service apparatus used in the conventional exchange includes a packet call control processor 100, a packet call control processor arbitration board 110, a packet bus main arbitration board 120, and a packet call handling arbitration board as shown in FIG. 130, 150, and packet handling control boards 140 to 143, 150 to 153 to process packet services. That is, for example, among the plurality of packet handling control boards 140 to 143 or 150 to 153 mediated by the packet handling arbitration board 130 or 150, the packet handling control board 140 receives a packet call connection request packet. When routing data is requested from the packet call control processor 22 for the virtual call setup, the packet call handling arbitration board 130 is a packet handling control board 140 by an arbitration process for the packet handling control boards 140 to 143. Routing data request is detected.

이에 따라 패킷핸들링중재보드(130)는 패킷버스 메인중재보드(120)로 해당 루팅데이타를 요구하게 된다. 패킷버스 메인중재보드(120) 역시 패킷호 핸들링중재보드(130,15)와 패킷호 제어프로세서 중재보드(110)에 대한 중재처리중 패킷호 핸들링중재보드(130)로 부터 루팅데이타가 요구된 것이 검출되면, 해당되는 패킷호 제어프로세서(100)로 전송될 수 있도록 패킷호 제어프로세서 중재보드(110)에 대한 중재처리를 한다.Accordingly, the packet handling arbitration board 130 requests the corresponding routing data to the packet bus main arbitration board 120. The packet bus main arbitration board 120 also requires routing data from the packet call handling arbitration board 130 and the packet call handling mediation board 130 during the arbitration process for the packet call handling arbitration boards 130 and 15. When it is detected, the packet call control processor arbitration board 110 is arbitrated so that the packet call control processor 100 can be transmitted.

패킷호 제어프로세서 중재보드(110)는 패킷버스 메인중재보드(120)에 의해 패킷호 제어프로세서(100)에 대한 중재처리를 하여 패킷핸들링제어보드(140)에서 요구한 루팅데이타가 패킷호 제어프로세서(100)로 전송되도록 한다.The packet call control processor arbitration board 110 arbitrates the packet call control processor 100 by the packet bus main arbitration board 120 so that the routing data requested by the packet handling control board 140 is the packet call control processor. To 100.

패킷호 제어프로세서(100)는 루팅데이타가 인가되면, 착신주소를 번역하고 내부에 구비되어 있는 루팅 데이터베이스(미도시됨)를 액세스하여 패킷핸들링제어보드(140)로 액세스된 루팅정보를 전송하여 패킷전송이 가능하도록 통로를 제공하여 준다. 이 때 패킷호 제어프로세서(100)에서 패킷핸들링 제어보드(140)로의 루팅정보 전송시에도 패킷호 제어프로세서 중재보드(110), 패킷버스 메인중재보드(120) 및 패킷호 핸들링중재보드(130)에 의한 중재과정을 거친다. 그리고 제1도에서 패킷호 제어프로세서(100)를 하나만 도시하였으나 패킷호 제어프로세서 중재보드(110)는 적어도 2개 이상의 패킷호 제어프로세서(100)에 대한 중재처리를 할 수 있도록 구성되고, 패킷핸들링제어보드들(140~143 또는 150~153)간을 중재하는 패킷호 핸들링중재보드(130,150)도 시스템규모에 따라 더 많은 수의 패킷핸들링제어보드에 대한 중재처리를 할 수 있도록 구성될 수 있고, 패킷핸들링중재보드 자체를 다수개 더 구비하도록 설계될 수 있다.When routing data is applied, the packet call control processor 100 translates the destination address, accesses a routing database (not shown) provided therein, and transmits the routing information to the packet handling control board 140 to transmit the packet. Provide a path for transmission. At this time, even when routing information is transmitted from the packet call control processor 100 to the packet handling control board 140, the packet call control processor arbitration board 110, the packet bus main arbitration board 120, and the packet call handling arbitration board 130 Arbitration process is undertaken. Although only one packet call control processor 100 is shown in FIG. 1, the packet call control processor arbitration board 110 is configured to perform arbitration processing for at least two packet call control processors 100, and packet handling. The packet call handling arbitration boards 130 and 150, which arbitrate between the control boards 140 to 143 or 150 to 153, may also be configured to arbitrate a greater number of packet handling control boards according to the system size. The packet handling intervention board itself may be designed to have a plurality.

이와 같이 종래의 패킷서비스장치는 패킷핸들링 제어보드(140~143 또는 150~153)와 패킷호 제어프로세서(100)간의 패킷데이타 전송시 패킷호 핸들링중재보드(130,150), 패킷버스 메인중재보드(120), 패킷호 제어프로세서 중재보드(110)를 통한 2단계의 중재과정을 거쳐야 할 뿐아니라 패킷핸들링 제어보드들(140~143, 150~153)간에 패킷데이타 전송시에도 2단계의 중재과정을 거쳐야 하므로 패킷을 전송하는 과정이 복잡하여 전송효율을 저하시키는 원인이 되었는데, 이와 같은 전송효율 저하현상은 동시에 여러 패킷핸들링제어보드로 부터 패킷전송이 요구될 경우에 더욱 심각하게 발생되는 문제가 있었다.As described above, the conventional packet service apparatus includes packet call handling arbitration boards 130 and 150 and packet bus main arbitration boards 120 when packet data is transmitted between the packet handling control boards 140 to 143 or 150 to 153 and the packet call control processor 100. In addition to the two-step arbitration process through the packet call control processor arbitration board 110, two-step arbitration must also be performed when transmitting packet data between the packet handling control boards 140 to 143 and 150 to 153. Therefore, the process of transmitting a packet is complicated and causes a decrease in transmission efficiency. Such a decrease in transmission efficiency is more serious when a packet transmission is required from several packet handling control boards at the same time.

따라서 본 발명의 목적은 교환기에 있어서 패킷데이타 전송시 중재과정을 간소화하여 데이타 전송효율을 향상시키기 위한 패킷서비스장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a packet service apparatus for improving data transmission efficiency by simplifying an arbitration process when transmitting packet data in an exchange.

본 발명에 따른 장치는, 패킷서비스를 제공하기 위하여 교환기에 구비된 패킷서비스장치에 있어서, 디지탈 가입자 또는 디지탈 중계선으로부터 전송되는 패킷데이타에 대한 패킷링크 정합 및 전송처리를 하기 위한 다수의 패킷핸들링제어보드들; 패킷서비스를 제공하기 위하여 상위프로세서로서 패킷호 제어기능을 수행하는 패킷호 제어프로세서; 및 패킷핸들링제어보드들과 직렬버스로 접속되어 패킷핸들링제어보드들에 대한 중재처리 및 패킷핸들링제어보드들간의 패킷데이타 전송을 위한 정합처리를 하고, 패킷호 제어프로세서와 직렬버스로 접속되어 패킷핸들링제어보드들과 패킷호 제어프로세서간의 패킷데이타 전송을 위한 정합처리를 하기 위한 패킷상위프로세서 접속기를 포함하는 것을 특징으로 한다.An apparatus according to the present invention is a packet service apparatus provided in an exchange to provide a packet service, comprising: a plurality of packet handling control boards for packet link matching and transmission processing for packet data transmitted from a digital subscriber or a digital relay line field; A packet call control processor which performs a packet call control function as an upper processor to provide a packet service; And the packet handling control boards connected to the serial bus for arbitration processing and matching processing for packet data transmission between the packet handling control boards, and the packet call control processor connected to the serial bus for packet handling. And a packet upper processor connector for matching processing for packet data transmission between the control boards and the packet call control processor.

이하, 첨부된 도면을 참조하여 본 발명에 다른 바람직한 실시예를 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail another preferred embodiment of the present invention.

제2도는 본 발명에 따른 패킷서비스장치의 블록도로서, 패킷호 제어기능을 수행하는 패킷호 제어프로세서(220), 패킷링크 접속 및 패킷데이타 처리를 하기 위한 제1~N 패킷핸들링 제어보드(210~213), 제1~N패킷핸들링제어보드(210~213)에 대한 중재처리 및 패킷호제어프로세서(220)와 제1~N 패킷핸들링 제어보드(210~213)간 또는 제1~N 패킷핸들링제어보드(210~213)간의 패킷데이타 전송을 위한 정합처리를 하기 위한 패킷상위프로세서 접속기(200)로 구성된다. 그리고 이와 같이 구성된 패킷호 제어프로세서(220)와 패킷상위프로세서 접속기(200), 패킷상위프로세서 접속기(200)와 제1~N 패킷핸들링 제어보드(210~213)간에는 송신데이타신호, 수신데이타신호, 송신데이타클럭, 수신데이타 클럭, 송신데이타버스 요구신호(Request To Send, 이하 RTS라고 약함) 및 송신데이타버스 허가신호(Clear To Send, 이하 CTS라고 약함)로 구성된 직렬버스(Serial Bus)로 접속된다.2 is a block diagram of a packet service apparatus according to the present invention, the packet call control processor 220 performing a packet call control function, the first to N packet handling control board 210 for packet link connection and packet data processing. 213), arbitration processing for the first to N packet handling control boards 210 to 213, and between the packet call control processor 220 and the first to N packet handling control boards 210 to 213 or the first to N packets. It consists of a packet upper processor connector 200 for matching processing for packet data transmission between the handling control board (210 ~ 213). The packet call control processor 220 and the packet upper processor connector 200, the packet upper processor connector 200, and the first to N packet handling control boards 210 to 213 configured as described above may include a transmission data signal, a reception data signal, Connected to a serial bus consisting of a transmit data clock, a receive data clock, a transmit data bus request signal (referred to as RTS below), and a transmit data bus enable signal (clear to send, abbreviated CTS below). .

제1~N 패킷핸들링제어보드(210~213)는 제3도에 도시된 바와 같이 패킷레벨의 프로토콜(예를 들어 X.25)에 대한 처리를 하고 패킷핸들링 제어보드에 대한 전반적인 제어를 수행하기 위한 패킷처리 제어부(303), 디지탈 가입자 또는 디지탈 중계선 정합스위치(미도시됨)와 계층2에 대한 링크정합처리를 하기 위한 링크정합부(301), 상위프로세서(패킷호 제어프로세서(220)) 및 타 패킷핸들링제어보드와 통신하기 위하여 패킷상위프로세서 접속기(200)와의 정합처리를 하기 위한 정합부(305), 패킷처리를 위하여 패킷데이타를 일시적으로 저장하기 위한 공통패킷메모리(302), 링크정합부(301), 정합부(305) 및 패킷처리제어부(303)가 공통패킷메모리(302)를 공유할 수 있도록 중재처리하기 위한 패킷메모리 중재부(304)로 구성되어 상술한 바와 같이 패킷링크 접속 및 패킷데이타 전송처리를 수행한다.The first through N packet handling control boards 210 through 213 process the packet level protocol (for example, X.25) and perform overall control on the packet handling control board as shown in FIG. A packet processing control unit 303, a digital subscriber or digital relay line matching switch (not shown), a link matching unit 301 for link matching processing for layer 2, an upper processor (packet call control processor 220), and Matching unit 305 for matching processing with the packet upper processor connector 200 to communicate with other packet handling control board, common packet memory 302 for temporarily storing packet data for packet processing, link matching unit 301, the matching unit 305 and the packet processing control unit 303 is composed of a packet memory arbitration unit 304 for arbitration processing so that the common packet memory 302 can be shared. Packet day Perform other transfer processing.

즉, 디지탈 가입자 또는 디지탈 중계선을 통해 전송된 패킷데이타가 교환기내의 스위치경로(미도시됨)를 통하여 제1패킷핸들링어보드(210)로 인가되면,패킷처리제어부(303)에 의하여 수신인터럽트 서비스루틴이 설정되어 링크정합부(301)는 인가된 패킷데이타에 대하여 계층2 정합처리를 하여 공통패킷메모리(302)의 소정 영역에 저장한다. 그리고 패킷처리제어부(303)는 공통패킷메모리(302)에 저장되어 있는 링크정합부(301)로부터 전송된 데이터를 읽어 분석하고, 송신할 형태로 변환시킨 뒤 공통패킷메모리(302)의 또 다른 소정영역에 저장시킨 다음 패킷데이타 수신카운트(또는 도착데이타 카운트)값을 증가시킨다. 이와 같은 패킷데이타 수신처리에 의하여 일정 패킷데이타가 수신된 것이 정합부(305)에 의하여 검출되면, 정합부(305)는 패킷상위프로세서 접속기(200)로 RTS신호를 송출한다. 이 때 정합부(305)는 공통패킷메모리(302)의 저장영역에 대하여 주기적으로 폴링(Poling)법으로 검색하여 패킷데이타의 수신량을 파악하고, 수신량이 일정량에 도달하면 자체적으로 상술한 RTS신호를 송출한다. 이와 같이 패킷데이타를 수신하는데 있어서 공통패킷메모리(302)의 저장영역에 대한 적절한 이용은 패킷메모리 중재부(304)의 중재에 의하여 이루어진다.That is, when packet data transmitted through the digital subscriber or the digital relay line is applied to the first packet handling aboard 210 through a switch path (not shown) in the exchange, the packet processing control unit 303 receives an interrupt service. The routine is set, and the link matching section 301 performs layer 2 matching processing on the applied packet data and stores it in a predetermined area of the common packet memory 302. The packet processing controller 303 reads and analyzes the data transmitted from the link matching unit 301 stored in the common packet memory 302, converts the data into a format to be transmitted, and then selects another predetermined packet of the common packet memory 302. After storing in the area, increase the packet data reception count (or arrival data count) value. When the matching unit 305 detects that the predetermined packet data has been received by the packet data receiving process as described above, the matching unit 305 transmits an RTS signal to the packet upper processor connector 200. At this time, the matching unit 305 periodically searches the storage area of the common packet memory 302 by polling to determine the reception amount of the packet data, and when the reception amount reaches a predetermined amount, the matching RTS signal itself. Send the. In this way, appropriate use of the storage area of the common packet memory 302 in receiving the packet data is made by arbitration of the packet memory arbitration unit 304.

패킷상위프로세서 접속기(200)는 제4도에 도시된 바와 같이 패킷상위프로세서 접속기(200)내의 전반적인 제어를 하는 메인프로세서(402), 상위프로세서인 패킷호 제어프로세서(220)와의 정합처리를 하기 위한 패킷호 제어프로세서 정합부(401), 패킷핸들링제어보드들(210~213)에 대한 중재처리 및 정합처리를 하기 위한 중재 및 정합처리부(403), 패킷핸들링제어보드들(210~213) 또는 패킷호 제어프로세서(220)로부터 수신된 데이타를 패킷호 제어프로세서(220) 또는 패킷핸들링제어보드들(210~213)로 전송하는데 있어서 상호 인식할 수 있는 데이터의 형태로 변환하기 위한 데이터변환부(404)로 구성되어 구비된 제1~N 패킷핸들링제어보드(210~213)에 대한 중재처리 및 패킷데이타 전송처리를 한다.As shown in FIG. 4, the packet upper processor connector 200 is configured to perform a matching process with the main processor 402 which performs overall control in the packet upper processor connector 200 and the packet call control processor 220 which is a higher processor. Packet call control processor matching unit 401, arbitration and matching processing unit 403, packet handling control boards (210 to 213) or packets for arbitration and matching processing for the packet handling control boards (210 to 213) Data conversion unit 404 for converting the data received from the call control processor 220 to the form of mutually recognizable data in transmission to the packet call control processor 220 or the packet handling control boards 210 to 213. Mediation processing and packet data transmission processing for the first to N packet handling control board (210 ~ 213) is configured as).

즉, 패킷상위프로세서 접속기(200)는 메인프로세서(402)에 의해 중재 및 정합처리부(403)를 제어하여 RS422방식의 직렬버스로 접속되어 있는 제1~N 패킷핸들링제어보드(210~213)에 대한 중재처리를 한다. 중재 및 정합처리부(403)는 각 카운터를 동작하며 카운터 동작중 해당 카운터의 RTS가 송출된 것이 검출되면 CTS를 송출하여 패킷핸들링제어보드(210)에서 데이터를 전송할 수 있도록 한다.That is, the packet upper processor connector 200 controls the arbitration and matching processing unit 403 by the main processor 402 to the first to N packet handling control boards 210 to 213 connected to the RS422 type serial bus. Mediate the proceedings. The mediation and matching processing unit 403 operates each counter, and if it is detected that the RTS of the counter is transmitted during the counter operation, the mediation and matching processing unit 403 transmits the CTS to transmit data from the packet handling control board 210.

CTS신호가 수신되면, 제1패킷핸들링어보드(210)내의 정합부(305)는 공통패킷메모리(302)에 저장되어 있는 송신할 형태로 변환된 데이터를 읽어 정합처리를 하여 패킷상위프로세서 접속기(200)로 전송한다.When the CTS signal is received, the matching unit 305 in the first packet handling aboard 210 reads the data converted into a form to be transmitted stored in the common packet memory 302 and performs matching processing to match the packet upper processor connector ( 200).

패킷상위프로세서 접속기(200)는 CTS신호 송출후 제1패킷핸들링어보드(210)로부터 패킷데이타가 전송되면, 메인프로세서(402)에서 분석하여 패킷호 제어프로세서(220)로 전송할 것인지 다른 패킷핸들링제어보드(212,213)로 전송할 것인지를 체크한다. 체크결과, 다른 패킷핸들링제어보드(211~213)로 전송하고자 하는 경우에는 중합 및 정합처리부(403)를 통하여 제1패킷핸들링어보드(210)를 제외한 나머지 패킷핸들링제어보드(211~213)로 수신된 패킷데이타를 동시에 전송한다. 이와 같은 수신처리는 패킷핸들링제어보드(210~213)의 수신모드가 항상 온상태로 설정되어 있도록 구성되어 있어 가능하다. 그리고 패킷핸들링제어보드(210~213)는 데이터가 수신되면, 수신된 데이터에 대한 어드레스를 분석하고 자신의 어드레스를 갖는 데이터는 취하고 자신의 어드레스를 갖지 않는 데이터는 무시하는 형태로 처리한다.When the packet upper processor connector 200 transmits packet data from the first packet handling board 210 after transmitting the CTS signal, the packet upper processor connector 200 analyzes the main processor 402 and transmits the packet data to the packet call control processor 220. Check whether to send to the board (212,213). As a result of the check, when the packet is to be transmitted to other packet handling control boards 211 to 213, the remaining packet handling control boards 211 to 213 are excluded from the first packet handling control board 210 through the polymerization and matching processing unit 403. Simultaneously transmit the received packet data. Such reception processing is possible because the reception mode of the packet handling control boards 210 to 213 is always set to the on state. When the data is received, the packet handling control boards 210 to 213 analyze the address of the received data, take the data having its own address, and ignore the data having no own address.

즉, 패킷핸들링제어보드들은 제3도에 도시된 바와 같이 구성되어 있으므로 데이터가 수신되면 정합부(305)를 통해 정합처리를 하여 공통 패킷메모리(302)에 저장하고, 패킷처리 제어부(303)는 공통패킷메모리(302)에 저장된 정합부(305)로부터 출력된 데이터에 대하여 자신의 어드레스를 갖는 데이터인지를 분석하고, 자신의 어드레스를 갖는 데이터인 경우에 디지탈 가입자 또는 디지탈 중계선으로 송신할 수 있도록 데이터의 형태를 변환시켜 공통 패킷메모리(302)에 저장하고, 링크 정합부(301)는 공통 패킷메모리(302)에 저장된 송신할 형태로 변환된 데이터를 읽어 해당 디지탈 가입자 또는 디지탈 중계선으로 전송한다.That is, since the packet handling control boards are configured as shown in FIG. 3, when data is received, the packet handling control boards are matched through the matching unit 305 and stored in the common packet memory 302, and the packet processing control unit 303 The data output from the matching unit 305 stored in the common packet memory 302 is analyzed to determine whether the data has its own address, and in the case of the data having its own address, the data can be transmitted to the digital subscriber or the digital relay line. The data is converted into a common packet memory 302, and the link matching unit 301 reads the data converted into a form to be transmitted stored in the common packet memory 302 and transmits the converted data to the corresponding digital subscriber or digital relay line.

한편, 수신된 패킷데이타에 대한 분석결과, 패킷호 제어프로세서(220)로 전송할 데이터인 경우에는 데이터 변환부(404)를 제어하여 중재 및 정합처리부(403)로부터 전송된 패킷데이타를 패킷호 제어프로세서(220)가 인식할 수 있는 데이터로 변환하고, 패킷호 제어프로세서 정합부(401)를 통해 패킷호 제어프로세서(220)로 전송한다. 반면에 패킷호 제어프로세서(220)로부터 패킷핸들링제어보드들(210~213)로 데이터를 전송할 경우에는 패킷호 제어프로세서 정합부(401), 데이터 변환부(404)와 중재 및 정합처리부(403)를 통해 해당되는 패킷핸들링제어보드로 전송되게 된다.On the other hand, as a result of the analysis of the received packet data, if the data to be transmitted to the packet call control processor 220, the data conversion unit 404 is controlled to control the packet data transmitted from the arbitration and matching processing unit 403 packet call control processor The data is converted into data recognizable by the 220 and transmitted to the packet call control processor 220 through the packet call control processor matching unit 401. On the other hand, when transmitting data from the packet call control processor 220 to the packet handling control boards 210 to 213, the packet call control processor matching unit 401, the data conversion unit 404 and the arbitration and matching processing unit 403 It is transmitted to the corresponding packet handling control board through.

이상, 상술한 바와 같이 본 발명은 패킷핸들링제어보드간 또는 패킷핸들링제어보드와 패킷호제어프로세서간에 패킷데이타를 전송하기 위하여 정합처리를 하는 패킷상위프로세서 접속기와 패킷상위프로세서 접속기에 적합하도록 패킷핸들링제어보드를 구현한 패킷서비스장치를 제공함으로서, 종래에 비해 패킷데이타 전송을 위한 중재과정을 간소화하였고, 하나의 패킷상위프로세서로 동일 서브시스템내의 모든 패킷링크를 제어할 수 있도록 함으로써 패킷데이타의 전송효율을 향상시킬 수 있는 효과가 있다.As described above, the present invention provides a packet handling control to be suitable for a packet upper processor connector and a packet upper processor connector for matching processing to transmit packet data between the packet handling control board or between the packet handling control board and the packet call control processor. By providing a packet service device that implements a board, the mediation process for packet data transmission is simplified compared to the conventional one, and a packet upper processor can control all packet links in the same subsystem to improve packet data transmission efficiency. There is an effect that can be improved.

Claims (3)

패킷서비스를 제공하기 위하여 교환기에 구비된 패킷서비스장치에 있어서, 디지탈 가입자 또는 디지탈 중계선으로부터 전송되는 패킷데이타에 대한 패킷링크 정합 및 전송처리를 하기 위한 다수의 패킷핸들링제어보드들(210~213); 상기 패킷서비스를 제공하기 위하여 상위프로세서로서 패킷호 제어기능을 수행하는 패킷호 제어프로세서(220); 및 상기 패킷핸들링제어보드들(210~213)과 직렬버스로 접속되어 상기 패킷핸들링제어보드들(210~213)에 대한 중재처리 및 상기 패킷핸들링제어보드들(210~213)간의 패킷데이타 전송을 위한 정합처리를 하고, 상기 패킷호 제어프로세서(220)와 직렬버스로 접속되어 상기 패킷핸들링제어보드들(210~213)과 상기 패킷호 제어프로세서(220)간의 패킷데이타 전송을 위한 정합처리를 하기 위한 패킷상위프로세서 접속기(200)를 포함하는 것을 특징으로 하는 교환기에 있어서 패킷서비스장치.A packet service apparatus provided in an exchange to provide a packet service, comprising: a plurality of packet handling control boards 210 to 213 for packet link matching and transmission processing for packet data transmitted from a digital subscriber or a digital relay line; A packet call control processor 220 which performs a packet call control function as a higher processor to provide the packet service; And an arbitration process for the packet handling control boards 210 to 213 and a packet data transmission between the packet handling control boards 210 to 213 connected to the packet handling control boards 210 to 213 through a serial bus. And a matching process for transmitting packet data between the packet handling control boards 210 to 213 and the packet call control processor 220 by being connected to the packet call control processor 220 through a serial bus. Packet service apparatus in a switch comprising a packet upper processor connector (200) for. 제1항에 있어서, 상기 패킷핸들링 제어보드(210 또는 211 또는 212 또는 213)는, 상기 패킷서비스 처리를 위하여 상기 패킷데이타를 일시적으로 저장하기 위한 공통패킷메모리(302); 상기 디지탈 가입자 또는 디지탈 중계선으로부터 전송되는 패킷데이타를 상기 공통패킷메모리(302)에 저장하거나 공통패킷메모리(302)에 저장되어 있는 패킷데이타를 상기 디지탈 가입자 또는 디지탈 중계선으로 전송할 때 상기 패킷데이타에 대하여 계층 2에 대한 링크정합처리를 하기 위한 링크정합부(301); 상기 패킷데이타에 대한 전반적인 패킷핸들링처리 및 상기 공통패킷메모리(302)에 저장되어 있는 패킷데이타를 상기 패킷상위프로세서 접속기(200) 또는 상기 디지탈가입자 또는 디지탈 중계선으로 송신할 형태로 변환하기 위한 패킷처리제어부(303), 상기 패킷호 제어프로세서(220) 및 타 패킷핸들링제어보드들과 통신하기 위하여 상기 패킷상위프로세서 접속기(200)와의 정합처리를 하기 위한 정합부(305); 및 상기 링크정합부(301), 정합부(305) 및 패킷처리제어부(303)가 상기 공통패킷메모리(302)를 공유할 수 있도록 중재처리하기 위한 패킷메모리 중재부(304)를 포함하도록 구성되는 것을 특징으로 하는 교환기에 있어서 패킷서비스장치.2. The apparatus of claim 1, wherein the packet handling control board (210 or 211 or 212 or 213) comprises: a common packet memory (302) for temporarily storing the packet data for the packet service processing; The packet data transmitted from the digital subscriber or the digital relay line is stored in the common packet memory 302 or the packet data stored in the common packet memory 302 is transmitted to the digital subscriber or the digital relay line. A link matching unit 301 for link matching processing for 2; A packet processing control unit for converting the overall packet handling process for the packet data and the packet data stored in the common packet memory 302 into a form to be transmitted to the packet upper processor connector 200 or the digital subscriber or digital relay line. 303, a matching unit 305 for matching processing with the packet higher processor connector 200 to communicate with the packet call control processor 220 and other packet handling control boards; And a packet memory arbitration unit 304 for arbitrating the link matching unit 301, the matching unit 305, and the packet processing control unit 303 to share the common packet memory 302. Packet service apparatus in the exchange, characterized in that. 제1항 또는 제2항에 있어서, 상기 패킷상위프로세서 접속기(200)는, 상기 패킷상위프로세서 접속기(200)내의 전반적인 제어를 하는 메인프로세서(402); 상기 메인프로세서(402)에 의해 제어되어 상기 패킷호 제어프로세서(220)와의 정합처리를 하기 위한 패킷호 제어프로세서 정합부(401); 상기 메인프로세서에 의해 제어되어 상기 패킷핸들링제어보드들(210~213)에 대한 중재처리 및 정합처리를 하기 위한 중재 및 정합처리부(403); 및 상기 메인프로세서(402)에 의해 제어되어 상기 패킷핸들링제어보드들(210~213)과 상기 패킷호 제어프로세서(220)간에 송수신되는 패킷데이터를 상호 인식할 수 있는 형태로 변환하기 위한 데이터변환부(404)를 포함하도록 구성되는 것을 특징으로 하는 교환기에 있어서 패킷서비스장치.According to claim 1 or 2, wherein the packet upper processor connector 200, the main processor (402) for the overall control in the packet upper processor connector (200); A packet call control processor matching unit 401, controlled by the main processor 402, for matching processing with the packet call control processor 220; An arbitration and matching processing unit 403 controlled by the main processor for arbitration processing and matching processing for the packet handling control boards 210 to 213; And a data conversion unit controlled by the main processor 402 to convert the packet data transmitted and received between the packet handling control boards 210 to 213 and the packet call control processor 220 into a form that can be mutually recognized. And 404, a packet service apparatus in an exchange.
KR1019960017434A 1996-05-22 1996-05-22 Packet service apparatus of switching system KR0182678B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017434A KR0182678B1 (en) 1996-05-22 1996-05-22 Packet service apparatus of switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017434A KR0182678B1 (en) 1996-05-22 1996-05-22 Packet service apparatus of switching system

Publications (2)

Publication Number Publication Date
KR970078322A KR970078322A (en) 1997-12-12
KR0182678B1 true KR0182678B1 (en) 1999-05-15

Family

ID=19459479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017434A KR0182678B1 (en) 1996-05-22 1996-05-22 Packet service apparatus of switching system

Country Status (1)

Country Link
KR (1) KR0182678B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539908B1 (en) * 1998-12-24 2006-03-09 삼성전자주식회사 High-Speed Interprocessor Communication Devices at the Exchange_

Also Published As

Publication number Publication date
KR970078322A (en) 1997-12-12

Similar Documents

Publication Publication Date Title
EP0366935B1 (en) High-speed switching system with flexible protocol capability
JP2540624B2 (en) Exchange device
RU2001102964A (en) DEVICE AND METHOD FOR COMMUTING DATA PACKAGES ON THE NETWORK (OPTIONS)
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
US5982296A (en) Data switching processing method and apparatus
US4466062A (en) Apparatus for CCIS data transfer between a CPU and a plurality of data terminal equipment
US4796022A (en) Double transit bus system
US5511230A (en) Communication system between master system and multiple slave systems in time division mode where a next slave is serviced upon receipt of final acknowledgement
KR0182678B1 (en) Packet service apparatus of switching system
US5423053A (en) Device managing accessing priority to common resources, of functional modules divided over a plurality of local units in each of which they form of local daisy chain
KR100208229B1 (en) Packet service apparatus having parallel structure for interfacing digital service unit in a switching system
KR100208228B1 (en) Modem interface packet service apparatus having parallel structure in a switching system
KR0182685B1 (en) Packet service apparatus in switching system
EP1187422B1 (en) Method and device for tunable packet arbitration
JPS63155249A (en) Inter-equipment communication system
KR100221303B1 (en) Packet handler for interfacing parallel bus
KR100334810B1 (en) Communication apparatus for aicps
KR0148552B1 (en) Dispersed packet exchanging method for packet exchanging system
CA1235229A (en) Double transit bus system
KR19980069059A (en) Integrated packet handler device and method for matching at switch center
JPH0583297A (en) Packet transfer system
JPH07319823A (en) Inter-processor communication system
JP2766559B2 (en) Packet transfer control method
JP2923992B2 (en) Access Channel Control Method for Demand Assignment Communication System
JP2758752B2 (en) Common bus contention arbitration method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021212

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee