KR0181754B1 - Data service unit - Google Patents
Data service unit Download PDFInfo
- Publication number
- KR0181754B1 KR0181754B1 KR1019960067643A KR19960067643A KR0181754B1 KR 0181754 B1 KR0181754 B1 KR 0181754B1 KR 1019960067643 A KR1019960067643 A KR 1019960067643A KR 19960067643 A KR19960067643 A KR 19960067643A KR 0181754 B1 KR0181754 B1 KR 0181754B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- pulse
- violation
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명의 목적은 복극성 디지탈 신호의 극성 위배펄스를 검출하여 선로상태를 판단하는 회로를 포함하는 데이타 서비스 장치를 제공하는 데 있다.An object of the present invention is to provide a data service apparatus including a circuit for detecting a polarity violation pulse of a bipolar digital signal to determine a line state.
본 발명은, 자국의 데이타 단말기로부터 데이타를 수신하고 복극성 디지탈 신호로 변환하여 데이타 송수신부(23)로 송신하거나, 데이타 수신부(24)에 수신된 상대 데이타 단말기로부터의 데이타를 단극성 디지탈 신호로 변환하여 자국의 데이타 단말기로 송신하는 단말기 접속부(22)와, 송신 선로를 경유하여 데이타 포트장치(81)로 데이타를 송출하는 데이타 송신부(23)와, 수신 선로를 경유하여 데이타 포트장치(81)로부터 데이타를 입력하는 데이타 수신부(24)를 포함하는 데이타 처리부(21)와 ; 데이타 처리부(21)의 동작을 제어하는 중앙처리부(91)를 포함하는 데이타 서비스 장치에 있어서, 데이타 수신부(24)로부터 단말기 접속부(22)로 입력되는 복극성 디지탈 신호로부터 극성을 위반한 펄스를 검출하는 위배펄스 검출부(41)와, 데이타 수신부(24)에서 단말기 접속부(22)로 입력되는 복극성 디지탈 신호로부터 제어신호를 검출하는 제어신호 검출부(51)와, 위배펄스 검출부(41)에서 검출한 위배펄스에서 제어펄스를 제거하는 위배펄스 마스킹(Masking)부(61)와, 상기 위배펄스 마스킹부(61) 및 중앙처리부(91)에 접속하여 제어신호를 제외한 위배펄스의 수를 계수하여 그 값을 중앙처리부(91)로 출력하는 위배펄스 계수부(71)로 구성되는 위배펄스 판단부(31)를 더 포함한다.The present invention receives data from a data terminal of a local station, converts the data into a bipolar digital signal, and transmits the data to the data transmission / reception unit 23, or converts the data from the counterpart data terminal received by the data reception unit 24 into a unipolar digital signal. A terminal connecting portion 22 for converting and transmitting the data to the data terminal of the local station, a data transmitting portion 23 for transmitting data to the data port apparatus 81 via the transmission line, and a data port apparatus 81 via the receiving line. A data processing unit 21 including a data receiving unit 24 for inputting data from the apparatus; A data service apparatus including a central processing unit (91) for controlling the operation of the data processing unit (21), wherein a pulse in violation of polarity is detected from a bipolar digital signal input from the data receiving unit (24) to the terminal connection unit (22). The control signal detector 51 detects a control signal from a bipolar digital signal input from the data receiver 24 to the terminal connection unit 22, and the violation pulse detector 41 detects the control signal. It is connected to the above-mentioned pulse masking unit 61 for removing the control pulse from the above-mentioned pulses, the above-mentioned pulse masking unit 61 and the central processing unit 91 and counted the number of the above-mentioned pulses excluding the control signal. It further comprises a violation pulse determination unit 31 composed of a violation pulse counting unit 71 for outputting the to the central processing unit (91).
Description
본 발명 데이타 통신 장치에 관한 것이며, 보다 상세히는 데이타 서비스망을 통한 데이타 통신에 사용되는 데이타 서비스 장치(Data Service Unit : DSU)에 관한 것이다.The present invention relates to a data communication device, and more particularly, to a data service unit (DSU) used for data communication through a data service network.
제1도는 종래의 데이타 서비스 장치의 구성도이다.1 is a block diagram of a conventional data service apparatus.
제1도를 보면, 종래의 데이타 서비스 장치는 자국의 데이타 단말기로부터 데이타를 수신하고 복극성 디지탈 신호로 변환하여 데이타 송수신부(3)로 송신하거나, 데이타 수신부(4)에 수신된 상대 데이타 단말기로부터의 데이타를 단극성 디지탈 신호로 변환하여 자국의 데이타 단말기로 송신하는 단말기 접속부(2)와, 상기 단말기 접속부(2) 및 데이타 포트장치(11)에 접속하여 송신 선로를 경유하여 데이타 포트장치(11)로 데이타를 송출하는 데이타 송신부(3)와, 상기 단말기 접속부(2) 및 데이타 포트장치(11)에 접속하여 수신 선로를 경유하여 데이타 포트장치(11)로부터 데이타를 입력하는 데이타 수신부(4)를 포함하는 데이타 처리부(1)와 ; 상기 데이타 처리부(1)에 접속하여 데이타 처리부(21)의 동작을 제어하는 중앙처리부(12)로 구성된다.Referring to FIG. 1, a conventional data service apparatus receives data from a data terminal of a local station, converts the data into a bipolar digital signal, and transmits the data to the data transmission / reception unit 3 or from a counterpart data terminal received by the data reception unit 4. A data port device 11 connected to the terminal connection part 2 for converting the data of the data into a unipolar digital signal and transmitting it to a data terminal of the local station, and connected to the terminal connection part 2 and the data port device 11 via a transmission line. A data transmitter (3) for transmitting data to the terminal, and a data receiver (4) for connecting data to the terminal connection unit (2) and the data port device (11) and inputting data from the data port device (11) via a receiving line. A data processing unit 1 including; The central processing unit 12 is connected to the data processing unit 1 and controls the operation of the data processing unit 21.
제1도의 데이타 서비스 장치의 동작을 설명한다.The operation of the data service device of FIG. 1 will be described.
먼저 송신동작을 보면 자국의 데이타 단말기로부터 입력되는 데이타는 단말기 접속부(2)에서 복극성 디지탈 신호로 변환된 후 데이타 송신부(3), 자국의 데이타 포트장치(11) 및 상대국의 데이타 포트장치(도시되지 않음)를 경유하여 상대 데이타 서비스 장치의 송수신회로의 데이타 수신부(도시되지 않음)로 전송된다.First, in the transmission operation, the data input from the data terminal of the local station is converted into a bipolar digital signal at the terminal connection unit 2, and then the data transmission unit 3, the data port device 11 of the own station, and the data port device of the other station (not shown). (Not shown) is transmitted to the data receiving unit (not shown) of the transceiver circuit of the counterpart data service apparatus.
수신동작을 보면 상대국의 데이타 포트장치(도시되지 않음), 자국의 데이타 포트장치(11) 및 데이타 수신부(4)를 경유하여 단말기 접속부(2)로 입력된 상대 데이타 단말기로부터의 데이타는 단극성 디지탈 신호로 변환된 후 자국의 데이타 단말기로 전송된다.In the receiving operation, data from the counterpart data terminal inputted to the terminal connecting unit 2 via the data port device (not shown) of the other station, the data port device 11 of the local station and the data receiving unit 4 is unipolar digital. It is converted into a signal and transmitted to the local data terminal.
종래의 데이타 서비스 장치는 선로의 이상 유무를 판단할 수 있는 회로를 포함하지 않아 선로의 이상 유무를 알 수 없다는 문제점이 있었다.The conventional data service apparatus does not include a circuit that can determine whether there is an error in the line, so there is a problem in that the error of the line cannot be known.
본 발명의 목적은 복극성 디지탈 신호의 극성 위배펄스를 검출하여 선로상태를 판단하는 회로를 포함하는 데이타 서비스 장치를 제공하는 데 있다.An object of the present invention is to provide a data service apparatus including a circuit for detecting a polarity violation pulse of a bipolar digital signal to determine a line state.
제1도는 종래의 데이타 서비스 장치의 구성도.1 is a block diagram of a conventional data service apparatus.
제2도는 본 발명에 따른 데이타 서비스 장치의 구성도.2 is a block diagram of a data service device according to the present invention.
제3도는 제2도에 도시된 위배펄스 판단부(31)의 실시예를 도시한 도면.3 is a diagram showing an embodiment of the violation pulse determining unit 31 shown in FIG.
제4도는 제3도에 도시된 위배펄스 검출부(41)의 실시예를 따른 동작타이밍도.4 is an operation timing diagram according to an embodiment of the violation pulse detection unit 41 shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2,22 : 단말기 접속부 3,23 : 데이타 송신부2,22 terminal connection unit 3,23 data transmission unit
4,24 : 데이타 수신부 11,81 : 데이타 포트장치4,24: data receiving unit 11,81: data port device
12,91 : 중앙처리부 31 : 위배펄스 판단부12,91: central processing unit 31: violation pulse determination unit
FF : 플립플립 AND, NAND, OR, EXOR, INV : 논리게이트FF: Flip-Flip AND, NAND, OR, EXOR, INV: Logic Gate
제2도는 본 발명에 따른 데이타 서비스 장치의 구성도이다.2 is a block diagram of a data service device according to the present invention.
제2도를 보면, 본 발명은, 자국의 데이타 단말기로부터 데이타를 수신하고 복극성 디지탈 신호로 변환하여 데이타 송수신부(23)로 송신하거나, 데이타 수신부(24)에 수신된 상대 데이타 단말기로부터의 데이타를 단극성 디지탈 신호로 변환하여 자국의 데이타 단말기로 송신하는 단말기 접속부(22)와, 상기 단말기 접속부(22) 및 데이타 포트장치(81)에 접속하여 송신 선로를 경유하여 데이타 포트장치(81)로 데이타를 송출하는 데이타 송신부(23)와, 상기 단말기 접속부(22) 및 데이타 포트장치(81)에 접속하여 수신 선로를 경유하여 데이타 포트장치(81)로부터 데이타를 입력하는 데이타 수신부(24)를 포함하는 데이타 처리부(21)와 ; 상기 데이타 처리부(21)에 접속하여 데이타 처리부(21)의 동작을 제어하는 중앙처리부(91)를 포함하는 데이타 서비스장치에 있어서, 상기 단말기 접속부(22) 및 데이타 수신부(24)에 접속하여 데이타 수신부(24)로부터 단말기 접속부(22)로 입력되는 복극성 디지탈 신호로부터 극성을 위반한 펄스를 검출하는 위배펄스 검출부(41)와, 상기 위배펄스 검출부(41)에 접속하여 데이타 수신부(24)에서 단말기 접속부(22)로 입력되는 복극성 디지탈 신호로부터 제어신호를 검출하는 제어신호 검출부(51)와, 상기 위배펄스 검출부(41) 및 제어신호 검출부(51)에 접속하여 위배펄스 검출부(41)에서 검출한 위배펄스에서 제어펄스를 제거하는 위배펄스 마스킹(Masking)부(61)와, 상기 위배펄스 마스킹부(61) 및 중앙처리부(91)에 접속하여 제어신호를 제외한 위배펄스의 수를 계수하여 그 값을 중앙처리부(91)로 출력하는 위배펄스 계수부(71)로 구성되는 위배펄스 판단부(31)를 더 포함한다.Referring to FIG. 2, the present invention receives data from a data terminal of a local station, converts it into a bipolar digital signal, and transmits the data to the data transmission / reception unit 23 or data from a counterpart data terminal received by the data reception unit 24. Is connected to the terminal connection section 22 and the data port device 81 via the transmission line to the data port device 81 via the transmission line. A data transmitter 23 for transmitting data, and a data receiver 24 for connecting the terminal connection 22 and the data port device 81 to input data from the data port device 81 via a receiving line; A data processor 21 for performing; A data service apparatus including a central processing unit (91) connected to the data processing unit (21) to control the operation of the data processing unit (21), wherein the data connection unit is connected to the terminal connection unit (22) and the data receiving unit (24). A violation pulse detection section 41 for detecting a pulse in violation of polarity from the bipolar digital signal inputted from the terminal connection section 22 to the terminal connection section 22 and a violation pulse detection section 41 are connected to the terminal to receive the data from the terminal. The control signal detector 51 detects a control signal from the bipolar digital signal inputted to the connection unit 22, and connects to the violation pulse detection unit 41 and the control signal detection unit 51 and detects the violation pulse detection unit 41. The number of violation pulses excluding the control signal is counted by connecting to the violation pulse masking unit 61 which removes the control pulse from one violation pulse, and the violation pulse masking unit 61 and the central processing unit 91. It further includes a violation pulse determination unit 31 composed of a violation pulse counting unit 71 for outputting the value to the central processing unit 91.
본 발명에 따른 데이타 서비스 장치에서의 데이타 전송과정은 종래의 경우와 동일하게 이루어진다.The data transmission process in the data service device according to the present invention is performed in the same manner as in the conventional case.
제3도는 제2도에 도시된 위배펄스 판단부(31)의 실시예를 도시한 도면이고, 제4도는 제3도에 도시된 위배펄스 판단부(31)의 실시예의 동작타이밍도이다.3 is a diagram showing an embodiment of the violation pulse determination unit 31 shown in FIG. 2, and FIG. 4 is an operation timing diagram of the embodiment of the violation pulse determination unit 31 shown in FIG.
제3도를 보면, 본 발명의 실시예에 따른 위배펄스 판단부(31)는 양의 신호선에 접속하여 수신클럭에 따라 양의 신호를 래치하는 제1디 플립플립(DFF : 42)과, 음의 신호선에 접속하여 수신클럭에 따라 음의 신호를 래치하는 제2디 플립플립(DFF : 43)과, 상기 제1디 플립플립(42) 및 제2디 플립플립(43)에 접속하여 수신클럭에 따라 제1디플립플립(42) 및 제2디플립플립(43)의 출력을 입력으로 하여 동작하는 JK 플립플립(44)과, 상기 D 플립플립(42) 및 JK 플립플립(44)의 Q 출력단에 접속된 제2NAND 게이트(45)와, 상기 JK 플립플립(44)의 Q 출력단에 접속된 인버터(INV : 49)와, 상기 인버터(INV : 49) 및 제2디 플립플립(43)의 Q 출력단에 접속된 제1NAND 게이트(46)와, 상기 제1NAND 게이트(46) 및 제2NAND 게이트(45)에 접속된 AND 게이트(45)를 포함하는 위배펄스검출부(41)와; 상기 위배펄스검출부(41)의 제1디플립플립(42) 및 제2디 플립플립(43)에 접속된 제2OR 게이트(52)와, 상기 제2OR 게이트(52) 및 위배펄스 검출부(41)의 AND 게이트(47)에 접속하여 AND 게이트(47)의 출력을 인에이블 신호로 하여 제2OR 게이트(52)의 출력에서 제어펄스의 유무를 검출하여 출력하는 제어펄스 판단부(53)와, 상기 제어펄스 판단부(53)에 접속된 제1OR 게이트(54)를 포함하는 제어신호 검출부(51)와 ; 상기 제어신호 검출부(51)의 제1OR 게이트(54) 및 위배펄스 검출부(41)의 AND 게이트(47)에 접속된 EXOR 게이트(61)와 ; 상기 EXOR 게이트(61) 및 중앙처리부(91)에 접속된 계수기(71)로 구성된다.Referring to FIG. 3, the violation pulse determining unit 31 according to the embodiment of the present invention connects to the positive signal line and latches the first signal according to the reception clock. A second di flip-flop (DFF) 43 which is connected to a signal line of L and latches a negative signal according to the reception clock, and is connected to the first di flip-flop 42 and the second di flip-flop 43 to receive a reception clock. JK flip-flop 44 and the D flip-flop 42 and the JK flip-flop 44 are operated according to the output of the first and second flip-flop 42 and 43 A second NAND gate 45 connected to a Q output terminal, an inverter INV 49 connected to a Q output terminal of the JK flip-flop 44, the inverter INV 49 and a second di flip-flop 43 A violation pulse detection unit (41) including a first NAND gate (46) connected to a Q output terminal of the gate, and an AND gate (45) connected to the first and second NAND gates (46); A second OR gate 52 connected to the first flip-flop 42 and the second flip-flop 43 of the violation pulse detection unit 41, the second OR gate 52 and the violation pulse detection unit 41; A control pulse judging unit 53 which is connected to an AND gate 47 and detects the presence or absence of a control pulse at the output of the second OR gate 52 using the output of the AND gate 47 as an enable signal, and A control signal detection unit 51 including a first OR gate 54 connected to the control pulse determination unit 53; An EXOR gate 61 connected to the first OR gate 54 of the control signal detector 51 and the AND gate 47 of the violation pulse detector 41; A counter 71 is connected to the EXOR gate 61 and the central processing unit 91.
본 발명의 실시예에 따른 위배펄스 판단부(31)의 위배펄스 판단동작을 설명한다.The violation pulse determination operation of the violation pulse determination unit 31 according to the embodiment of the present invention will be described.
먼저 제3도에 도시된 위배펄스 검출부(41)의 실시예에 따른 동작타이밍도인 제4도를 참조하여 위배펄스 검출부(41)에서의 위배펄스 검출동작을 설명한다.First, a violation pulse detection operation of the violation pulse detection unit 41 will be described with reference to FIG. 4, which is an operation timing diagram according to the embodiment of the violation pulse detection unit 41 shown in FIG. 3.
제4도의 a는 2개의 디 플립플립(42, 43) 및 JK 플립플립(44)에 입력되는 수신클럭을 나타낸다.A in FIG. 4 shows the reception clocks input to the two de-flips 42 and 43 and the JK flip-flop 44.
제4도의 b 및 c는 각각 양의 신호선 및 음의 신호선에서 2개의 디 플립플립(42, 43)으로 입력되는 신호를 나타내는 데 2개의 위배펄스(제4도의 b에서 7번째 신호 및 제4도의 c에서 4번째 신호)가 나타나 있다.B and c in FIG. 4 represent signals input to the two de-flips 42 and 43 from the positive signal line and the negative signal line, respectively, and two violation pulses (the seventh to b signal of FIG. 4th signal in c) is shown.
제3도의 제1디 플립플립(42)의 출력은 제4도의 d, 제2디플립플립(43)의 출력은 제4도의 e가 된다.The output of the first di flip-flop 42 in FIG. 3 is d in FIG. 4, and the output of the second flip-flop 43 is e in FIG. 4.
제3도의 JK플립플립(44)의 Q 출력단은 제4도의 f가 되고, 제3도의 인버터(49)의 출력은 제4도의 g가 된다.The Q output terminal of the JK flip-flop 44 of FIG. 3 becomes f of FIG. 4, and the output of the inverter 49 of FIG. 3 becomes g of FIG.
제2NAND 게이트(45)의 출력은 제4도의 h, 제1NAND 게이트(46)의 출력은 제4도의 i가 된다.The output of the second NAND gate 45 is h in FIG. 4, and the output of the first NAND gate 46 is i in FIG. 4.
AND 게이트(47)의 출력은 제4도의 j가 되어 양의 신호선 및 음의 신호선으로 입력되는 2개의 위배펄스와 일치한다.The output of the AND gate 47 becomes j in FIG. 4 and coincides with two violation pulses input to the positive signal line and the negative signal line.
위배펄스가 제어신호인지의 판단과정을 보면, 데이타 서비스 장치에서 제어펄스는 위배펄스를 갖도록 코드화되어 있으므로 제어신호 판단부(53)에서 양의 신호선 및 음의 신호선에 나타나는 신호에서 제어펄스와 일치하는 코드를 검출하여 위배펄스가 제어신호인지를 판단할 수 있다.In the process of determining whether the violation pulse is a control signal, since the control pulse is coded to have the violation pulse in the data service device, the control signal determination unit 53 matches the control pulse in the signals appearing on the positive signal line and the negative signal line. The code can be detected to determine whether the violation pulse is a control signal.
위배펄스에서 제어펄스를 제외시키는 과정을 보면, 제1OR 게이트(54)의 출력이 하이(high)일 때 AND 게이트(47)의 출력이 로우(Low)가 되는 경우는 없고, 제어펄스가 아닌 위배펄스가 존재하는 것을 나타내는 AND 게이트(47)의 출력이 하이이고 제1OR 게이트(54)의 출력이 로우가 될 때 EXOR 게이트(61)의 출력이 하이가 되므로 위배펄스에서 제어펄스를 제외시킬 수 있다.In the process of excluding the control pulse from the violation pulse, when the output of the first OR gate 54 is high, the output of the AND gate 47 does not become low, and the violation is not a control pulse. When the output of the AND gate 47 indicating the presence of a pulse is high and the output of the first OR gate 54 goes low, the output of the EXOR gate 61 becomes high, so that the control pulse can be excluded from the violation pulse. .
계수기(71)에서 계수된 위배펄스는 중앙처리부로 전달되어 위배펄스의 수에 의하여 선로상태를 판단한다.The violation pulse counted by the counter 71 is transferred to the central processing unit to determine the track state based on the number of violation pulses.
상술한 바와 같이, 본 발명의 데이타 서비스 장치에서는 종래의 데이타 서비스 장치에 복극성 디지탈 신호의 위배펄스를 검출하는 회로를 추가로 구성하여 위배펄스의 수를 계수함으로써, 위배펄스의 다소에 의하여 선로상태를 판단할 수 있다.As described above, in the data service device of the present invention, a circuit for detecting a violation pulse of a bipolar digital signal is further configured in the conventional data service device to count the number of violation pulses, so that the state of the line is changed according to the number of violation pulses. Can be determined.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960067643A KR0181754B1 (en) | 1996-12-19 | 1996-12-19 | Data service unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960067643A KR0181754B1 (en) | 1996-12-19 | 1996-12-19 | Data service unit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980048982A KR19980048982A (en) | 1998-09-15 |
KR0181754B1 true KR0181754B1 (en) | 1999-05-15 |
Family
ID=19488995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960067643A KR0181754B1 (en) | 1996-12-19 | 1996-12-19 | Data service unit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0181754B1 (en) |
-
1996
- 1996-12-19 KR KR1019960067643A patent/KR0181754B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980048982A (en) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1172331A (en) | Self-clocking data transmission system | |
US4325147A (en) | Asynchronous multiplex system | |
US4442528A (en) | Pulse communication method and system using CMI to 3-level CMI conversion | |
US3611298A (en) | Data transmission system | |
US4068104A (en) | Interface for in band SCPC supervisory and signalling system | |
KR0181754B1 (en) | Data service unit | |
US4658399A (en) | Circuit arrangement designed to pick up the error rate in numerical transmission systems | |
US5285459A (en) | HDB3 code violation detector | |
US4554541A (en) | Flag detection circuit | |
US5471507A (en) | Circuit for detecting object signal from input signal | |
EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
GB1427545A (en) | Checking the characteristics of an incoming signal | |
US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
JP2627890B2 (en) | Decoding circuit | |
JP2705625B2 (en) | Optical fiber cable break detection method | |
SU1374234A1 (en) | Device for interfacing telegraph communication line with digital computer | |
GB2147477A (en) | Data transmitter, data receiver and data transmission system | |
US3622997A (en) | Signal discriminator for time-sharing communication system having periodic line sampling | |
JPS6326429B2 (en) | ||
KR920004806Y1 (en) | Noise eliminating circuit in serial data transmission system | |
JP2555582B2 (en) | CMI code error detection circuit | |
US20070178871A1 (en) | Communication system, converter for use therein and method of signalling | |
SU642856A1 (en) | Discrete communication channel monitor | |
KR970022367A (en) | Malfunction detection device of radar system | |
SU1524187A1 (en) | Transceiver for multiple-access network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020329 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |