KR0179302B1 - Voltage pulse converter changed pulse according to voltage variation - Google Patents

Voltage pulse converter changed pulse according to voltage variation Download PDF

Info

Publication number
KR0179302B1
KR0179302B1 KR1019960043267A KR19960043267A KR0179302B1 KR 0179302 B1 KR0179302 B1 KR 0179302B1 KR 1019960043267 A KR1019960043267 A KR 1019960043267A KR 19960043267 A KR19960043267 A KR 19960043267A KR 0179302 B1 KR0179302 B1 KR 0179302B1
Authority
KR
South Korea
Prior art keywords
voltage
output
pulse
switching
current
Prior art date
Application number
KR1019960043267A
Other languages
Korean (ko)
Other versions
KR19980023767A (en
Inventor
한일송
최영재
김대환
Original Assignee
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사 filed Critical 한국전기통신공사
Priority to KR1019960043267A priority Critical patent/KR0179302B1/en
Priority to GB9720799A priority patent/GB2319127B/en
Priority to JP26751097A priority patent/JP3421229B2/en
Publication of KR19980023767A publication Critical patent/KR19980023767A/en
Application granted granted Critical
Publication of KR0179302B1 publication Critical patent/KR0179302B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기A voltage / pulse converter for changing a pulse according to a voltage change

2. 발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention

커패시터의 전압 변화에 따라 펄스를 변화시킴으로써, 아날로그 신호처리나 아날로그 디지탈 혼합 신호처리에서 아날로그 전압값을 이용하여 빠른 아날로그 연산을 수행할 수 있도록 하는 전압/펄스 변환기를 제공하고자 함.It is intended to provide a voltage / pulse converter that can perform fast analog operation using analog voltage values in analog signal processing or analog digital mixed signal processing by changing the pulse according to the voltage change of the capacitor.

3. 발명의 해결방법의 요지3. The point of the solution of the invention

외부로부터 전류를 입력받아 축전하는 축전 수단; 상기 축전 수단의 출력 전압을 입력받아 기준 전압과 비교하여 그 결과를 출력하는 전압 비교 수단; 상기 전압 비교 수단의 출력에 따라 펄스를 외부로 출력하는 펄스 추출 수단; 및 상기 펄스 추출 수단의 출력을 제어신호로 피드백받아 상기 축전 수단의 전류를 방전하는 방전 수단을 포함한다.Power storage means for receiving electric current from outside and storing electric power; A voltage comparison means for receiving an output voltage of the storage means and comparing the output voltage with a reference voltage and outputting the result; Pulse extraction means for outputting a pulse to the outside in accordance with the output of the voltage comparison means; And a discharging means for discharging the current of the storage means by feeding back the output of the pulse extracting means as a control signal.

4. 발명의 중요한 용도4. Important Uses of the Invention

아날로그 디지탈 혼합 신호처리가 응용되는 모든 분야에서 전압을 펄스로 변환하는 기술, 신경망 컴퓨터와 같은 아날로그 디지탈 혼합 계산기에서 전압을 펄스로 변환하는 기술, 커패시터의 전하량을 위주로 펄스로 변환하는 장치에 이용됨.It is used to convert voltage to pulse in all fields where analog digital mixed signal processing is applied, to convert voltage to pulse in analog digital mixing calculator such as neural network computer, and to convert pulse to electric charge of capacitor.

Description

전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기A voltage / pulse converter for changing a pulse according to a voltage change

본 발명은 아날로그 신호처리나 아날로그 디지탈 혼합 신호처리를 위하여 전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기에 관한 것이다.The present invention relates to a voltage / pulse converter for changing a pulse according to a voltage change for analog signal processing or analog digital mixed signal processing.

일반적인 전압/펄스 변환기는 전압이 어느 임계치를 넘어선 경우에는 동일 펄스를 계속적으로 발생시키고 임계치 이하가 되면 펄스 발생을 중단한다. 따라서, 주로 통신 분야에서 캐리어 주파수에 해당되는 펄스를 발생시키는데 사용되어 왔다.A typical voltage / pulse converter continuously generates the same pulse when the voltage exceeds a certain threshold, and stops generating the pulse when the voltage falls below the threshold. Therefore, it has been mainly used in the field of communication to generate a pulse corresponding to a carrier frequency.

종래에는 신경망 컴퓨터와 같은 계산기에서 신호를 처리하기 위하여 아날로그/디지탈(A/D) 변환기를 사용하여 아날로그 전압을 디지탈 값으로 변환한 후에 계산처리 과정을 수행함으로써, 계산 속도가 떨어지는 문제점이 있었다.Conventionally, there is a problem in that a calculation speed is lowered by performing a calculation process after an analog voltage is converted into a digital value by using an analog / digital (A / D) converter to process a signal in a calculator such as a neural network computer.

특히, 종래와 같이 신경망 컴퓨터 등에 사용되는 전압/펄스 변환기를 아날로그/디지탈 변환기를 이용하여 구현할 경우에 아날로그/디지탈 변환기가 많은 칩면적을 차지하기 때문에 대규모 집적회로화 하는데 어려움이 많고, 제조 공정이 복잡해지는 문제점이 있었다. 따라서, 신경망 컴퓨터 등에 사용하기 위한 새로운 전압/펄스 변환기가 필요하게 되었다.In particular, when a voltage / pulse converter used in a neural network computer or the like is implemented using an analog / digital converter as in the past, an analog / digital converter occupies a large chip area, so that it is difficult to make a large-scale integrated circuit. There was a problem to be solved. Therefore, a new voltage / pulse converter is required for use in neural network computers and the like.

상기 제반 문제점을 해결하기 위하여 안출된 본 발명은, 커패시터의 전압 변화에 따라 펄스를 변화시킴으로써, 아날로그 신호처리나 아날로그 디지탈 혼합 신호처리에서 아날로그 전압값을 이용하여 빠른 아날로그 연산을 수행할 수 있도록 하는 전압/펄스 변환기를 제공하는데 그 목적이 있다.According to an aspect of the present invention, there is provided a method of driving a liquid crystal display device, including: applying a voltage to a liquid crystal display panel to change a pulse according to a voltage change of a capacitor, / Pulse converter.

도 1A 및 제 1B 는 본 발명에 따른 전압/펄스 변환기의 블럭 구성도,1A and 1B are block diagrams of a voltage / pulse converter according to the present invention,

도 2A 및 2B 는 본 발명에 따른 전압/펄스 변환기의 상세 구성도,2A and 2B are detailed block diagrams of a voltage / pulse converter according to the present invention,

도 3A 및 3B 는 본 발명에 따른 전하 방전부의 상세 구성도,FIGS. 3A and 3B are detailed configuration diagrams of a charge discharging unit according to the present invention;

도 4A 및 4B 는 본 발명에 따른 전하 방전부의 다른 상세 구성도,4A and 4B are another detailed configuration diagram of the charge discharging portion according to the present invention,

도 5A 및 5B 는 본 발명에 따른 전하 방전부의 또다른 상세 구성도,5A and 5B are still another detailed configuration diagram of the charge discharging portion according to the present invention,

도 6 는 본 발명에 따른 전압 비교기의 상세 회로도,6 is a detailed circuit diagram of a voltage comparator according to the present invention,

* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

11 : 전하 축전부 12 : 전압 비교부11: charge storage section 12: voltage comparison section

13 : 펄스 추출부 14 : 전하 방전부13: Pulse extraction unit 14: Charge discharge unit

상기 목적을 달성하기 위한 본 발명의 장치는, 외부로부터 전류를 입력받아 축전하고, 이를 출력하는 축전 수단; 상기 축전 수단의 출력 전압을 입력받아 소정의 기준 전압과 비교하여 그 결과를 출력하는 전압 비교 수단; 상기 전압 비교 수단의 출력에 따라 펄스를 외부로 출력하는 펄스 추출 수단; 및 상기 펄스 추출 수단의 출력을 제어신호로 피드백받아 상기 축전 수단의 전류를 방전하는 방전 수단을 포함한다.According to an aspect of the present invention, there is provided an apparatus comprising: storage means for receiving an electric current from outside and storing electric power; A voltage comparison means for receiving an output voltage of the storage means and comparing the output voltage with a predetermined reference voltage and outputting the result; Pulse extraction means for outputting a pulse to the outside in accordance with the output of the voltage comparison means; And a discharging means for discharging the current of the storage means by feeding back the output of the pulse extracting means as a control signal.

또한, 본 발명의 다른 장치는, 외부로부터 전류를 입력받아 축전하고, 이를 출력하는 축전 수단; 상기 축전 수단의 출력 전압을 입력받아 소정의 기준 전압과 비교하여 그 결과를 출력하는 전압 비교 수단; 상기 전압 비교 수단의 출력에 따라 펄스를 외부로 출력하는 펄스 추출 수단; 및 상기 전압 비교 수단의 출력을 제어신호로 피드백받아 상기 축전 수단의 전류를 방전하는 방전 수단을 포함한다.Further, another apparatus of the present invention includes: a storage means for receiving a current from the outside to store it and outputting the stored current; A voltage comparison means for receiving an output voltage of the storage means and comparing the output voltage with a predetermined reference voltage and outputting the result; Pulse extraction means for outputting a pulse to the outside in accordance with the output of the voltage comparison means; And a discharging means for discharging the current of the storage means by feeding back the output of the voltage comparing means as a control signal.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1A 및 제 1B 는 본 발명에 따른 전압/펄스 변환기의 블럭 구성도이고, 도 2A 및 2B 는 본 발명에 따른 전압/펄스 변환기의 상세 구성도로서, 도면에서 11은 전하 축전부, 12는 전압 비교부, 13은 펄스 추출부, 14는 전하 방전부를 각각 나타낸다.2A and 2B are detailed block diagrams of a voltage / pulse converter according to the present invention. In FIG. 1A and FIG. 1B, a voltage / pulse converter according to the present invention is a block diagram, A comparator 13, a pulse extractor 13, and a charge discharger 14, respectively.

먼저, 도 1A 의 구성 및 동작을 살펴보면 다음과 같다.First, the configuration and operation of FIG. 1A will be described.

제1 아날로그 스위치(110)가 온(ON) 상태일 때, 전하 축전부(11)에서는 외부로부터 전류가 입력되어 커패시터(111)에 전하가 쌓이게 됨에 따라 커패시터(111)의 전압이 증가하게 된다. 또한, 전하 축전부(11)에서는 전압/펄스 변환기의 동작이 완료된 후에 기준전압보다 낮게 남아 있는 커패시터(111)내의 전하를 제거하기 위하여 제5 아날로그 스위치(112)를 커패시터(111)와 병렬로 연결한다. 즉, 전압/펄스 변화기 리셋용 제5 아날로그 스위치(112)가 커패시터(111)에 병렬로 연결되어 있다.When the first analog switch 110 is in the ON state, a current is inputted from the outside in the charge storage unit 11 and electric charge is accumulated in the capacitor 111, so that the voltage of the capacitor 111 is increased. In addition, in the charge storage unit 11, the fifth analog switch 112 is connected in parallel with the capacitor 111 to remove the charge in the capacitor 111 remaining lower than the reference voltage after the operation of the voltage / pulse converter is completed do. That is, a fifth analog switch 112 for resetting the voltage / pulse changer is connected in parallel to the capacitor 111.

제1 아날로그 스위치(110)가 온 상태일 때, 전압 비교부(12)의 제2 아날로그 스위치(120)는 오프(Off) 상태로 되게 하고 제4 아날로그 스위치는 온 상태로 되게 하여, 전압 비교부(12)의 상태를 리셋한다. 전압 비교부(12)가 실질적으로 동작하기 위해서는 제1 아날로그 스위치(110)를 오프 상태로 하여 외부로부터 전하 축전부(11)로 더 이상의 전류가 흘러들어 가지 않도록 하고, 제2 아날로그 스위치(120)를 온 상태로 하고 제4 아날로그 스위치(122)를 오프 상태로 하면, 커패시터(111)의 전압이 기준전압(V1)보다 클 경우에는 전압 비교기(121)의 출력이 온 상태가 되고, 커패시터(111)의 전압이 기준전압(V1)보다 작을 경우에는 전압 비교기(121)의 출력이 오프 상태가 된다.When the first analog switch 110 is in the on state, the second analog switch 120 of the voltage comparator 12 is turned off and the fourth analog switch is turned on, (12). In order for the voltage comparator 12 to operate substantially, the first analog switch 110 is turned off so that no further current flows from the external to the charge accumulator 11, When the voltage of the capacitor 111 is larger than the reference voltage V 1 , the output of the voltage comparator 121 is turned on and the capacitor 111 is smaller than the reference voltage V 1 , the output of the voltage comparator 121 is turned off.

펄스 추출부(13)는 한 입력을 전압 비교부(12)의 출력으로 하고, 다른 한 입력을 마스터 클럭 발생부(131)의 마스터 클럭으로 하는 2입력 논리곱 게이트를 이용하여 구성된다. 여기서, 전압 비교부(12)의 출력이 온 상태인 경우에는 계속하여 펄스 추출부(13)의 출력에 마스터 클럭의 주기로 펄스가 발생하게 되고, 전압 비교부(12)의 출력이 오프 상태인 경우에는 펄스 추출부(13)의 출력에 펄스가 발생되지 않는다.The pulse extraction unit 13 is configured by using a two input AND gate whose one input is the output of the voltage comparator 12 and the other input is the master clock of the master clock generator 131. Here, when the output of the voltage comparator 12 is in the ON state, a pulse is generated at the output of the pulse extractor 13 at the cycle of the master clock, and when the output of the voltage comparator 12 is in the OFF state No pulse is generated at the output of the pulse extracting unit 13. [

전하 방전부(14)는 제3 아날로그 스위치(140)와 방전 조절부(141)를 구비한다. 펄스 추출부(13)의 출력이 온 상태이면 그 출력 신호를 온/오프 제어신호로 피드백받아 제3 아날로그 스위치(140)가 온 상태가 되어 커패시터(111)가 방전 조절부(141)에 연결되며, 이때, 방전 조절부(141)를 통하여 커패시터(11)의 전류가 방전된다. 방전 조절부(141)는 저항성 소자(커패시터의 전류 방전 속도를 조절하기 위한 저항 값을 가지는 소자)나 정전류 소자(커패시터의 전류가 일정한 값으로 출력되도록 하는 소자)가 사용된다. 도 3A 및 3B와 도 4A 및 4B 는 저항성 소자를 이용하여 방전 조절부(141)를 구성한 예시도이고, 도 5A 및 5B 는 정전류 소자를 이용하여 방전 조절부(141)를 구성한 예시도이다.The charge discharger 14 includes a third analog switch 140 and a discharge controller 141. When the output of the pulse extractor 13 is in an on state, the output signal of the pulse extractor 13 is fed back to the on / off control signal, and the third analog switch 140 is turned on to connect the capacitor 111 to the discharge controller 141 At this time, the current of the capacitor 11 is discharged through the discharge controller 141. The discharge control unit 141 is a resistive element (element having a resistance value for adjusting the current discharge rate of the capacitor) or a constant current element (element for causing the current of the capacitor to be outputted at a constant value). FIGS. 3A and 3B and FIGS. 4A and 4B are diagrams illustrating the configuration of the discharge control unit 141 using a resistive element. FIGS. 5A and 5B are views illustrating the configuration of the discharge control unit 141 using a constant current device.

상기와 같이 동작하는 전압/펄스 변환기에서, 전하 방전부(14)의 제3 아날로그 스위치(140)를 제외한 모든 스위치는 외부의 프로세서로부터 입력되는 제어 신호에 따라 온/오프된다.In the voltage / pulse converter operating as described above, all the switches except for the third analog switch 140 of the charge discharging unit 14 are turned on / off according to a control signal input from an external processor.

이제, 도 1B 의 구성 및 동작을 살펴보면, 아래에 설명된 부분을 제외하고는 도 1A 와 구성 및 동작이 동일하다.Now, referring to the configuration and operation of FIG. 1B, the configuration and operation are the same as those of FIG. 1A except for the portions described below.

전압 비교부(12)의 출력이 온 상태이면 그 출력 신호를 온/오프 제어신호로 피드백받아 제3 아날로그 스위치(140)가 온 상태가 되어 커패시터(111)가 방전 조절부(141)에 연결되며, 이때, 방전 조절부(141)를 통하여 커패시터(11)의 전류가 방전된다.When the output of the voltage comparator 12 is on, the output signal of the voltage comparator 12 is fed back to the on / off control signal, and the third analog switch 140 is turned on to connect the capacitor 111 to the discharge controller 141 At this time, the current of the capacitor 11 is discharged through the discharge controller 141.

도 3A 및 3B 는 본 발명에 따른 전하 방전부의 상세 구성도이고, 도 4A 및 4B 는 본 발명에 따른 전하 방전부의 다른 상세 구성도이며, 도 5A 및 5B 는 본 발명에 따른 전하 방전부의 또다른 상세 구성도이고, 도 6 는 본 발명에 따른 전압 비교기의 상세 회로도이다. 이를 참조하여 본 발명에 따른 구체적인 실시예의 구성 및 동작을 살펴보면 다음과 같다.FIGS. 3A and 3B are detailed configuration diagrams of the charge discharging unit according to the present invention, FIGS. 4A and 4B are other detailed configuration diagrams of the charge discharging unit according to the present invention, 6 is a detailed circuit diagram of the voltage comparator according to the present invention. The configuration and operation of a specific embodiment according to the present invention will be described with reference to the drawings.

제1 아날로그 스위치(110)가 온(ON) 상태일 때, 전하 축전부(11)에서는 외부로부터 전류가 입력되어 커패시터(111)에 전하가 쌓이게 됨에 따라 커패시터(111)의 전압이 증가하게 된다. 이때, 전압 비교부(12)의 제2 아날로그 스위치(120)는 오프 상태로 되게 하고, 제4 아날로그 스위치는 온 상태로 되게 하여, 전압 비교부(12)의 상태를 리셋한다. 전압/펄스 변환기가 실질적으로 동작하기 위해서는, 제1 아날로그 스위치(110)를 오프 상태로 하여, 전하 축전부(11)로 더 이상의 전류가 흘러들지 않도록 해야 한다. 그리고, 제2 아날로그 스위치(120)를 온 상태로 하고, 제4 아날로그 스위치(122)를 오프 상태로 하여 커패시터(111)의 전압이 기준전압(V1)보다 클 경우에는 전압 비교기(121)의 출력이 온 상태가 되고, 커패시터(111)의 전압이 기준전압(V1)보다 작을 경우에는 전압 비교기(121)의 출력이 오프 상태가 된다.When the first analog switch 110 is in the ON state, a current is inputted from the outside in the charge storage unit 11 and electric charge is accumulated in the capacitor 111, so that the voltage of the capacitor 111 is increased. At this time, the second analog switch 120 of the voltage comparator 12 is turned off, the fourth analog switch is turned on, and the state of the voltage comparator 12 is reset. In order for the voltage / pulse converter to operate substantially, it is necessary to turn off the first analog switch 110 so that no further current flows to the charge storage portion 11. [ When the second analog switch 120 is turned on and the fourth analog switch 122 is turned off and the voltage of the capacitor 111 is larger than the reference voltage V 1 , And the output of the voltage comparator 121 is turned off when the voltage of the capacitor 111 is smaller than the reference voltage V 1 .

도 1A 에서 보는 바와 같이, 펄스 추출부(13)에서는 전압 비교부(12)의 출력이 온 상태인 경우에 계속해서 마스터 클럭의 주기로 펄스가 출력된다. 이때, 펄스 추출부(12)의 펄스 출력은 제어 신호로 피드백되어 전하 방전부(14)의 제3 아날로그 스위치를 온 상태로 한다. 그러나, 전압 비교부(12)의 출력이 온 상태이면 전하 방전부(14)의 제3 아날로그 스위치가 온 상태가 되어 커패시터(111)가 방전 조절부(141)에 연결되며, 이에 따라 방전 조절부(141)를 통해 커패시터(111)의 전류가 방전된다. 따라서, 커패시터(111)의 전압이 강하된다. 이 과정은 커패시터(111)의 전압이 전압 비교기(121)의 기준전압보다 작아질 때까지 계속되며, 이때까지 펄스 추출부(13)에서는 마스터 클럭의 주기로 펄스가 출력된다.As shown in Fig. 1A, in the pulse extracting section 13, when the output of the voltage comparator 12 is in an on state, a pulse is outputted at a cycle of the master clock subsequently. At this time, the pulse output of the pulse extracting unit 12 is fed back as a control signal to turn on the third analog switch of the charge discharger 14. However, when the output of the voltage comparator 12 is in the on state, the third analog switch of the charge discharger 14 is turned on and the capacitor 111 is connected to the discharge controller 141, The current of the capacitor 111 is discharged through the capacitor 141. Therefore, the voltage of the capacitor 111 is lowered. This process continues until the voltage of the capacitor 111 becomes smaller than the reference voltage of the voltage comparator 121. The pulse extracting unit 13 outputs a pulse at the cycle of the master clock until this time.

도 1B 에서 보는 바와같이, 전압 비교부(12)의 출력은 펄스 추출부(13)로 입력되며, 전압 비교부(12)의 출력은 제어 신호로 피드백되어 전하 방전부(14)의 제3 아날로그 스위치를 온 상태로 한다. 이때, 펄스 추출부(13)에서는 전압 비교부(12)의 출력이 온 상태인 경우에 계속해서 마스터 클럭의 주기로 펄스가 출력된다. 그러나, 전압 비교부(12)의 출력이 온 상태이면, 전하 방전부(14)의 제3 아날로그 스위치가 온 상태가 되어 커패시터(111)가 방전 조절부(141)에 연결되며, 이에 따라 방전 조절부(141)를 통해 커패시터(111)의 전류가 방전된다. 따라서, 커패시터(111)의 전압이 강하된다. 이 과정은 커패시터(111)의 전압이 전압 비교기(121)의 기준전압보다 작아질 때까지 계속되며, 이때까지 펄스 추출부(13)에서는 마스터 클럭의 주기로 펄스가 출력된다.1B, the output of the voltage comparator 12 is input to the pulse extractor 13, and the output of the voltage comparator 12 is fed back to the control signal, Turn on the switch. At this time, in the pulse extracting unit 13, when the output of the voltage comparator 12 is in the ON state, a pulse is outputted at the cycle of the master clock subsequently. However, when the output of the voltage comparator 12 is in the on state, the third analog switch of the charge discharger 14 is turned on, and the capacitor 111 is connected to the discharge regulator 141, The current of the capacitor 111 is discharged through the capacitor 141. Therefore, the voltage of the capacitor 111 is lowered. This process continues until the voltage of the capacitor 111 becomes smaller than the reference voltage of the voltage comparator 121. The pulse extracting unit 13 outputs a pulse at the cycle of the master clock until this time.

앞에서 설명한 바와같이, 전하 방전부(14)는 제3 아날로그 스위치(140)와 방전 조절부(141)를 구비한다. 제3 아날로그 스위치(140)는 전압 비교부(12)의 출력 또는 펄스 추출부(13)의 출력에 따라 온/오프되도록 구성되며, 제3 아날로그 스위치(140)가 온 상태일 때 커패시터(111)가 방전 조절부(141)에 연결되어 방전 조절부(141)를 통해 커패시터(111)의 전류가 방전된다. 방전 조절부(141)는 저항성 소자나 정전류 소자를 사용하여 구성된다.As described above, the charge discharger 14 includes the third analog switch 140 and the discharge adjuster 141. The third analog switch 140 is configured to be turned on and off according to the output of the voltage comparator 12 or the output of the pulse extractor 13. The third analog switch 140 is connected to the capacitor 111 when the third analog switch 140 is on, The discharge control unit 141 is connected to the discharge control unit 141 to discharge the current of the capacitor 111. [ The discharge control unit 141 is configured using a resistive element or a constant current element.

도 3A 및 3B 는 저항성 소자를 이용하여 방전 조절부(14)를 구성한 내부 조절의 경우로서, n형 전계 효과 트랜지스터(MOSFET)를 사용하는 경우에 게이트 단자와 드레인 단자를 제3 아날로그 스위치(140)에 연결하고 소오스 단자를 접지에 연결하여 구한다. 이러한 구성은 내부 조절이기 때문에 외부 신호의 영향을 받지 않는 장점이 있다.3A and 3B illustrate the internal adjustment of the discharge regulator 14 using the resistive element. In the case of using an n-type field effect transistor (MOSFET), the gate terminal and the drain terminal are connected to the third analog switch 140, And connect the source terminal to ground. This configuration is advantageous in that it is not affected by external signals since it is an internal adjustment.

도 4A 및 4B 는 저항성 소자를 이용하여 방전 조절부(14)를 구성한 외부 조절의 경우로서, n형 전계 효과 트랜지스터(MOSFET)를 사용하는 경우에 드레인 단자를 제3 아날로그 스위치(140)에 연결하고, 소오스 단자를 접지에 연결하며, 게이트 단자를 외부에서 조절하도록 구성한다. 이러한 구성은 커패시터(111)의 방전을 외부에서 조절할 수 있는 장점이 있다.FIGS. 4A and 4B illustrate the external adjustment of the discharge regulator 14 using a resistive element. In the case of using an n-type field effect transistor (MOSFET), the drain terminal is connected to the third analog switch 140 , The source terminal is connected to the ground, and the gate terminal is configured to be controlled from the outside. This configuration has an advantage that the discharge of the capacitor 111 can be externally adjusted.

도 5A 및 5B 는 전계 효과 트랜지스터(MOSFET) 저항성 제어형 곱셈 연산기(한국특허 94-77234호) 또는 아날로그 제어형 곱셈 연산기 등을 이용하여 구성한 외부 조절의 경우에는 외부 신호의 영향을 받을 우려가 없고, 외부 조절도 가능하다.FIGS. 5A and 5B are diagrams for explaining a case where external control is performed by using a field effect transistor (MOSFET) resistance control type multiplication operator (Korean Patent No. 94-77234) or an analog control type multiplier, It is also possible.

전하 축전부(11)의 커패시터 전압이 전압 비교부(12)의 비교 전압(V1)보다 작아지면, 펄스 추출부(13)의 출력에는 더 이상 펄스가 발생하지 않게 되며, 이로써 전압/펄스 변환기의 동작이 완료된다. 전압/펄스 변환기의 동작이 완료된 후에, 남겨져 있는 커패시터(111)내의 전하를 제거하기 위하여 전압/펄스 변환기 리셋용 제5 아날로그 스위치(112)를 온 상태로 하여 커패시터(111)내의 모든 전류를 방전시킨다.When the capacitor voltage of the charge storage section 11 becomes smaller than the comparison voltage V 1 of the voltage comparison section 12, the pulse is no longer generated at the output of the pulse extraction section 13, Is completed. After the operation of the voltage / pulse converter is completed, the fifth analog switch 112 for resetting the voltage / pulse converter is turned on to discharge all the current in the capacitor 111 in order to remove the charge in the remaining capacitor 111 .

전압 비교기(121)의 일예를 도 6 을 참조하여 살펴보면, 전압 비교기(121)는 소오스 단자가 Vpp에 연결된 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(61), 소오스 단자가 Vpp에 연결되고 게이트 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(61)의 게이트 단자에 연결되며 드레인 단자가 출력단에 연결된 제2 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(62), 드레인 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(61)의 게이트 단자와 드레인 단자에 연결되고 게이트 단자가 V-에 연결되며 소오스 단자가 Vnn에 연결된 제1 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(63), 드레인 단자가 출력단에 연결되고 게이트 단자가 V+에 연결되며 소오스 단자가 Vnn에 연결된 제2 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)(64)를 구비한다.Referring Referring to Figure 6 an example of a voltage comparator 121, voltage comparator 121 is a source terminal of claim 1 p-type metal oxide semiconductor field effect transistor (MOSFET) (61), a source terminal coupled to V pp is V pp A second p-type metal oxide semiconductor field effect transistor (MOSFET) 62 connected to a gate terminal of the first p-type metal oxide semiconductor field effect transistor (MOSFET) 61 and a drain terminal connected to the output terminal, ), A drain terminal connected to a gate terminal and a drain terminal of the first p-type metal oxide semiconductor field effect transistor (MOSFET) 61, a gate terminal connected to V - and a source terminal connected to V nn , metal oxide semiconductor field effect transistor (MOSFET) (63), a drain terminal connected to the output terminal and the gate terminal is connected to the source terminal V + is the 2 n-type metal oxide film is attached to V nn And a conductive field effect transistor (MOSFET) (64).

도면에서 V-가 V+보다 큰 경우에 Vo는 Vpp에서 약 1.1V를 뺀 값이 되므로 거의 Vpp값이 되어 온 상태가 된다. 그리고, V-가 V+보다 작은 경우에 Vo는 Vnn에 약 1.1V를 더한 값이 되므로 거의 Vnn값이 되어 오프 상태가 된다.In the figure, when V - is larger than V + , V o is a value obtained by subtracting about 1.1 V from V pp , and the state is almost V pp value. Then, when V - is smaller than V + , V o becomes a value obtained by adding approximately 1.1 V to V nn , so that V nn is almost turned off.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. The present invention is not limited to the drawings.

상기와 같은 본 발명은 커패시터의 전압 변화에 따라 펄스를 변화시킴으로써, 아날로그 신호처리나 아날로그 디지탈 혼합 신호처리에서 아날로그 전압값을 이용하여 빠른 아날로그 연산을 수행할 수 있는 대규모 집적회로를 간단한 공정으로 제조할 수 있으며, 아날로그 디지탈 혼합 신호처리가 응용되는 모든 분야에서 전압을 펄스로 변환하는 기술, 신경망 컴퓨터와 같은 아날로그 디지탈 혼합 계산기에서 전압을 펄스로 변환하는 기술, 커패시터의 전하량을 위주로 펄스로 변환하는 장치 등에 다양하게 응용할 수 있는 효과가 있다.The present invention as described above makes it possible to manufacture a large scale integrated circuit capable of performing fast analog operation using analog voltage values in analog signal processing or analog digital mixed signal processing by changing the pulse according to the voltage change of the capacitor The technology that converts voltage to pulse in all fields where analog digital mixed signal processing is applied, the technology to convert voltage to pulse in analog digital mixing calculator such as neural network computer, the device to convert pulse to charge of capacitor There is an effect that various applications can be made.

Claims (26)

외부로부터 전류를 입력받아 축전하고, 이를 출력하는 축전 수단;Power storage means for receiving a current from the outside to store the current, and outputting the stored current; 상기 축전 수단의 출력 전압을 입력받아 소정의 기준 전압과 비교하여 그 결과를 출력하는 전압 비교 수단;A voltage comparison means for receiving an output voltage of the storage means and comparing the output voltage with a predetermined reference voltage and outputting the result; 상기 전압 비교 수단의 출력에 따라 펄스를 외부로 출력하는 펄스 추출 수단; 및Pulse extraction means for outputting a pulse to the outside in accordance with the output of the voltage comparison means; And 상기 펄스 추출 수단의 출력을 제어신호로 피드백받아 상기 축전 수단의 전류를 방전하는 방전 수단을 포함하여 이루어진 전압/펄스 변환기.And a discharging means for feeding back the output of the pulse extracting means as a control signal and discharging the current of the accumulating means. 제 1 항에 있어서,The method according to claim 1, 상기 축전 수단은,The storage means 외부로부터 입력되는 전류를 온/오프 스위칭하는 제1 스위칭 수단;A first switching means for on / off switching a current input from the outside; 상기 제1 스위칭 수단이 온 상태가 되면 외부로부터 입력되는 전류를 축전하는 전하 충전 수단; 및Charge charging means for charging a current input from the outside when the first switching means is turned on; And 상기 전하 충전 수단과 병렬로 연결되어 소정의 동작이 완료되면 온 상태가 되어 기준전압보다 낮게 남아 있는 상기 전하 충전 수단내의 전하를 제거하는 제2 스위칭 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And second switching means connected in parallel with the charge charging means to remove an electric charge in the charge charging means that is turned on when a predetermined operation is completed and remains lower than a reference voltage. 제 2 항에 있어서,3. The method of claim 2, 상기 전하 충전 수단은,Wherein the charge charging means comprises: 커패시터를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a capacitor. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,4. The method according to any one of claims 1 to 3, 상기 전압 비교 수단은,Wherein the voltage comparing means comprises: 상기 축전 수단으로부터 입력되는 출력 전압을 온/오프 스위칭하는 제2 스위칭 수단; 및Second switching means for on / off switching the output voltage input from the storage means; And 상기 제2 스위칭 수단이 온 상태가 되면 상기 축전 수단의 출력을 일입력으로 받고 상기 소정의 기준전압을 타입력으로 받아, 상기 축전 수단의 전압이 상기 소정의 기준전압(V1)보다 클 경우에는 온 상태를 출력하고 상기 축전 수단의 전압이 상기 소정의 기준전압(V1)보다 작을 경우에는 오프 상태를 출력하는 전압 비교기를 포함하는 것을 특징으로 하는 전압/펄스 변환기.When the second switching means is turned on, receives the output of the storage means as one input, receives the predetermined reference voltage as another input, and when the voltage of the storage means is greater than the predetermined reference voltage (V 1 ) And outputting an off state when the voltage of the storage means is lower than the predetermined reference voltage (V 1 ). 제 4 항에 있어서,5. The method of claim 4, 상기 전압 비교 수단은,Wherein the voltage comparing means comprises: 상기 제2 스위칭 수단의 출력단과 접지 사이에 연결되어, 상기 제2 스위칭 수단이 오프 상태가 되면, 온 상태가 되어 상기 전압 비교기의 상태를 리셋하는 제4 스위칭 수단을 더 포함하는 것을 특징으로 하는 전압/펄스 변환기.And fourth switching means connected between the output terminal of the second switching means and the ground to reset the state of the voltage comparator when the second switching means is turned off, / Pulse converter. 제 5 항에 있어서,6. The method of claim 5, 상기 전압 비교기는,Wherein the voltage comparator comprises: 소오스 단자가 Vpp에 연결된 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET);The source terminal of claim 1 p-type metal oxide semiconductor field effect transistor (MOSFET) connected to the V pp; 소오스 단자가 Vpp에 연결되고 게이트 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 게이트 단자에 연결되며 드레인 단자가 출력단에 연결된 제2 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET);A second p-type metal oxide semiconductor field effect transistor (MOSFET) having a source terminal connected to Vpp and a gate terminal connected to the gate terminal of the first p-type metal oxide semiconductor field effect transistor (MOSFET) and a drain terminal connected to the output terminal, ; 드레인 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 게이트 단자와 드레인 단자에 연결되고 게이트 단자가 V-에 연결되며 소오스 단자가 Vnn에 연결된 제1 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET); 및The drain terminal is the first 1 p-type metal oxide semiconductor field effect transistor connected to the gate terminal and the drain terminal of the (MOSFET), and the gate terminal V - is connected to the source terminal of claim 1 n-type metal oxide semiconductor field effect associated with the V nn A transistor (MOSFET); And 드레인 단자가 출력단에 연결되고 게이트 단자가 V+에 연결되며 소오스 단자가 Vnn에 연결된 제2 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a second n-type metal oxide semiconductor field effect transistor (MOSFET) having a drain terminal connected to the output terminal, a gate terminal connected to V + , and a source terminal connected to V nn . 제 4 항에 있어서,5. The method of claim 4, 상기 펄스 추출 수단은,Wherein the pulse extracting means comprises: 마스터 클럭을 생성하는 마스터 클럭 발생 수단; 및Master clock generating means for generating a master clock; And 상기 전압 비교 수단의 출력을 일입력으로 하고, 상기 마스터 클럭 발생 수단으로부터 출력되는 마스터 클럭을 타입력으로 하여 논리곱 연산을 수행하여 상기 전압 비교 수단의 출력이 온 상태인 경우에 계속하여 마스터 클럭의 주기로 펄스를 출력하는 논리곱 연산 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.Wherein the output of the voltage comparison means is one input and the master clock output from the master clock generation means is another input to carry out a logical product operation so that when the output of the voltage comparison means is on, And a logical product operation means for outputting a pulse in a periodic manner. 제 7 항에 있어서,8. The method of claim 7, 상기 방전 수단은,The discharge means 상기 펄스 추출 수단의 출력을 온/오프 제어신호로 피드백받아 스위칭되는 제3 스위칭 수단; 및Third switching means for switching the output of the pulse extracting means to an on / off control signal and switching the third switching means; And 상기 제3 스위칭 수단이 온 상태가 되면, 상기 축전 수단에 연결되어 상기 축전 수단의 전류를 방전시키는 방전 조절 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And discharge control means connected to the storage means for discharging the current of the storage means when the third switching means is in the on state. 제 8 항에 있어서,9. The method of claim 8, 상기 방전 조절 수단은,The discharge control means includes: 상기 축전 수단의 전류 방전 속도를 조정하기 위한 저항 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a resistance means for adjusting a current discharge rate of said storage means. 제 9 항에 있어서,10. The method of claim 9, 상기 저항 수단은,Wherein the resistance means comprises: 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 전압/펄스 변환기.A voltage / pulse converter comprising a field effect transistor. 제 10 항에 있어서,11. The method of claim 10, 상기 전계 효과 트랜지스터는,Wherein the field effect transistor comprises: 게이트 단자를 상기 제3 스위칭 수단에 연결하여 구성한 것임을 특징으로 하는 전압/펄스 변환기.And a gate terminal connected to the third switching means. 제 10 항에 있어서,11. The method of claim 10, 상기 전계 효과 트랜지트터는,The field effect transistor 게이트 단자를 외부에서 조절할 수 있도록 구성한 것임을 특징으로 하는 전압/펄스 변환기.And the gate terminal is adjustable from the outside. 제 8 항에 있어서,9. The method of claim 8, 상기 방전 조절 수단은,The discharge control means includes: 상기 축전 수단의 전류가 일정한 값으로 출력되도록 하는 곱셈 연산기를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a multiplier operable to output a current of the storage means at a constant value. 외부로부터 전류를 입력받아 축전하고, 이를 출력하는 축전 수단;Power storage means for receiving a current from the outside to store the current, and outputting the stored current; 상기 축전 수단의 출력 전압을 입력받아 소정의 기준 전압과 비교하여 그 결과를 출력하는 전압 비교 수단;A voltage comparison means for receiving an output voltage of the storage means and comparing the output voltage with a predetermined reference voltage and outputting the result; 상기 전압 비교 수단의 출력에 따라 펄스를 외부로 출력하는 펄스 추출 수단; 및Pulse extraction means for outputting a pulse to the outside in accordance with the output of the voltage comparison means; And 상기 전압 비교 수단의 출력을 제어신호로 피드백받아 상기 축전 수단의 전류를 방전하는 방전 수단을 포함하여 이루어진 전압/펄스 변환기.And a discharging means for discharging the current of the storage means by feeding back the output of the voltage comparing means as a control signal. 제 14 항에 있어서,15. The method of claim 14, 상기 축전 수단은,The storage means 외부로부터 입력되는 전류를 온/오프 스위칭하는 제1 스위칭 수단;A first switching means for on / off switching a current input from the outside; 상기 제1 스위칭 수단이 온 상태가 되면 외부로부터 입력되는 전류를 축전하는 전하 충전 수단; 및Charge charging means for charging a current input from the outside when the first switching means is turned on; And 상기 전하 충전 수단과 병렬로 연결되어 소정의 동작이 완료되면 온 상태가 되어 기준전압보다 낮게 남아 있는 상기 전하 충전 수단내의 전하를 제거하는 제2 스위칭 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And second switching means connected in parallel with the charge charging means to remove an electric charge in the charge charging means that is turned on when a predetermined operation is completed and remains lower than a reference voltage. 제 15 항에 있어서,16. The method of claim 15, 상기 전하 충전 수단은,Wherein the charge charging means comprises: 커패시터를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a capacitor. 제 14 항 내지 제 16 항중 어느 한 항에 있어서,17. The method according to any one of claims 14 to 16, 상기 전압 비교 수단은,Wherein the voltage comparing means comprises: 상기 축전 수단으로부터 입력되는 출력 전압을 온/오프 스위칭하는 제2 스위칭 수단; 및Second switching means for on / off switching the output voltage input from the storage means; And 상기 제2 스위칭 수단이 온 상태가 되면 상기 축전 수단의 출력을 일입력으로 받고 상기 소정의 기준전압을 타입력으로 받아, 상기 축전 수단의 전압이 상기 소정의 기준전압(V1)보다 클 경우에는 온 상태를 출력하고 상기 축전 수단의 전압이 상기 소정의 기준전압(V1)보다 작을 경우에는 오프 상태를 출력하는 전압 비교기를 포함하는 것을 특징으로 하는 전압/펄스 변환기.When the second switching means is turned on, receives the output of the storage means as one input, receives the predetermined reference voltage as another input, and when the voltage of the storage means is greater than the predetermined reference voltage (V 1 ) And outputting an off state when the voltage of the storage means is lower than the predetermined reference voltage (V 1 ). 제 17 항에 있어서,18. The method of claim 17, 상기 전압 비교 수단은,Wherein the voltage comparing means comprises: 상기 제2 스위칭 수단의 출력단과 접지 사이에 연결되어, 상기 제2 스위칭 수단이 오프 상태가 되면, 온 상태가 되어 상기 전압 비교기의 상태를 리셋하는 제4 스위칭 수단을 더 포함하는 것을 특징으로 하는 전압/펄스 변환기.And fourth switching means connected between the output terminal of the second switching means and the ground to reset the state of the voltage comparator when the second switching means is turned off, / Pulse converter. 제 18 항에 있어서,19. The method of claim 18, 상기 전압 비교기는,Wherein the voltage comparator comprises: 소오스 단자가 Vpp에 연결된 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET);The source terminal of claim 1 p-type metal oxide semiconductor field effect transistor (MOSFET) connected to the V pp; 소오스 단자가 Vpp에 연결되고 게이트 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 게이트 단자에 연결되며 드레인 단자가 출력단에 연결된 제2 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET);A second p-type metal oxide semiconductor field effect transistor (MOSFET) having a source terminal connected to Vpp and a gate terminal connected to the gate terminal of the first p-type metal oxide semiconductor field effect transistor (MOSFET) and a drain terminal connected to the output terminal, ; 드레인 단자가 상기 제1 p형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)의 게이트 단자와 드레인 단자에 연결되고 게이트 단자가 V-에 연결되며 소오스 단자가 Vnn에 연결된 제1 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET); 및The drain terminal is the first 1 p-type metal oxide semiconductor field effect transistor connected to the gate terminal and the drain terminal of the (MOSFET), and the gate terminal V - is connected to the source terminal of claim 1 n-type metal oxide semiconductor field effect associated with the V nn A transistor (MOSFET); And 드레인 단자가 출력단에 연결되고 게이트 단자가 V+에 연결되며 소오스 단자가 Vnn에 연결된 제2 n형 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a second n-type metal oxide semiconductor field effect transistor (MOSFET) having a drain terminal connected to the output terminal, a gate terminal connected to V + , and a source terminal connected to V nn . 제 17 항에 있어서,18. The method of claim 17, 상기 펄스 추출 수단은,Wherein the pulse extracting means comprises: 마스터 클럭을 생성하는 마스터 클럭 발생 수단; 및Master clock generating means for generating a master clock; And 상기 전압 비교 수단의 출력을 일입력으로 하고, 상기 마스터 클럭 발생 수단으로부터 출력되는 마스터 클럭을 타입력으로 하여 논리곱 연산을 수행하여 상기 전압 비교 수단의 출력이 온 상태인 경우에 계속하여 마스터 클럭의 주기로 펄스를 출력하는 논리곱 연산 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.Wherein the output of the voltage comparison means is one input and the master clock output from the master clock generation means is another input to carry out a logical product operation so that when the output of the voltage comparison means is on, And a logical product operation means for outputting a pulse in a periodic manner. 제 20 항에 있어서,21. The method of claim 20, 상기 방전 수단은,The discharge means 상기 전압 비교 수단의 출력을 온/오프 제어신호로 피드백받아 스위칭되는 제3 스위칭 수단; 및Third switching means for receiving the output of the voltage comparing means as feedback by an on / off control signal; And 상기 제3 스위칭 수단이 온 상태가 되면, 상기 축전 수단에 연결되어 상기 축전 수단의 전류를 방전시키는 방전 조절 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And discharge control means connected to the storage means for discharging the current of the storage means when the third switching means is in the on state. 제 21 항에 있어서,22. The method of claim 21, 상기 방전 조절 수단은,The discharge control means includes: 상기 축전 수단의 전류 방전 속도를 조정하기 위한 저항 수단을 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a resistance means for adjusting a current discharge rate of said storage means. 제 22 항에 있어서,23. The method of claim 22, 상기 저항 수단은,Wherein the resistance means comprises: 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 전압/펄스 변환기.A voltage / pulse converter comprising a field effect transistor. 제 23 항에 있어서,24. The method of claim 23, 상기 전계 효과 트랜지스터는,Wherein the field effect transistor comprises: 게이트 단자를 상기 제3 스위칭 수단에 연결하여 구성한 것임을 특징으로 하는 전압/펄스 변환기.And a gate terminal connected to the third switching means. 제 23 항에 있어서,24. The method of claim 23, 상기 전계 효과 트랜지트터는,The field effect transistor 게이트 단자를 외부에서 조절할 수 있도록 구성한 것임을 특징으로 하는 전압/펄스 변환기.And the gate terminal is adjustable from the outside. 제 21 항에 있어서,22. The method of claim 21, 상기 방전 조절 수단은,The discharge control means includes: 상기 축전 수단의 전류가 일정한 값으로 출력되도록 하는 곱셈 연산기를 포함하는 것을 특징으로 하는 전압/펄스 변환기.And a multiplier operable to output a current of the storage means at a constant value.
KR1019960043267A 1996-09-30 1996-09-30 Voltage pulse converter changed pulse according to voltage variation KR0179302B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960043267A KR0179302B1 (en) 1996-09-30 1996-09-30 Voltage pulse converter changed pulse according to voltage variation
GB9720799A GB2319127B (en) 1996-09-30 1997-09-30 A voltage/pulse converting apparatus
JP26751097A JP3421229B2 (en) 1996-09-30 1997-09-30 Voltage / pulse converter that changes the pulse by voltage change

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043267A KR0179302B1 (en) 1996-09-30 1996-09-30 Voltage pulse converter changed pulse according to voltage variation

Publications (2)

Publication Number Publication Date
KR19980023767A KR19980023767A (en) 1998-07-06
KR0179302B1 true KR0179302B1 (en) 1999-04-01

Family

ID=19475794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043267A KR0179302B1 (en) 1996-09-30 1996-09-30 Voltage pulse converter changed pulse according to voltage variation

Country Status (3)

Country Link
JP (1) JP3421229B2 (en)
KR (1) KR0179302B1 (en)
GB (1) GB2319127B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518540B2 (en) 2002-07-31 2009-04-14 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
AU2003255371A1 (en) 2002-07-31 2004-02-23 Carlos J. R. P. Augusto Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwith
US7319423B2 (en) 2002-07-31 2008-01-15 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
WO2012130990A1 (en) * 2011-03-29 2012-10-04 Continental Teves Ag & Co. Ohg Device for measuring a supply voltage in electric vehicles

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL137500C (en) * 1964-04-23
US3587092A (en) * 1969-04-04 1971-06-22 Weston Instruments Inc Analog-digital converters
US4031367A (en) * 1975-03-31 1977-06-21 Schlumberger Technology Corporation Methods and apparatus for pulse height analyzer offset control
FR2385264A1 (en) * 1977-03-22 1978-10-20 Hitachi Ltd ANALOGUE-DIGITAL CONVERTER
JPS581567B2 (en) * 1978-04-07 1983-01-12 株式会社日立製作所 signal converter
JPS62112222U (en) * 1985-12-28 1987-07-17

Also Published As

Publication number Publication date
GB2319127B (en) 2000-09-06
GB9720799D0 (en) 1997-12-03
JPH10336034A (en) 1998-12-18
JP3421229B2 (en) 2003-06-30
GB2319127A (en) 1998-05-13
KR19980023767A (en) 1998-07-06

Similar Documents

Publication Publication Date Title
CN101882864B (en) Electrifying startup circuit and electrifying startup method thereof
US4716322A (en) Power-up control circuit including a comparator, Schmitt trigger, and latch
US7427889B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
US5532653A (en) Supply voltage compensated charge pump oscillator
CN114094649B (en) Data line integrated with capacitive load access identification device and identification method and system
US5397928A (en) Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor
CN110545095A (en) Rapid power-down signal detection circuit and power-on reset device for detecting power supply voltage jitter
US10992222B2 (en) Detection circuit and electronic device using the same
KR0179302B1 (en) Voltage pulse converter changed pulse according to voltage variation
CN115102384B (en) Soft start control circuit, control method thereof and power supply circuit
US11852663B2 (en) Voltage monitor using a capacitive digital-to-analog converter
CN110830008A (en) Voltage waveform generating device
US6271735B1 (en) Oscillator controller with first and second voltage reference
US4004163A (en) Time delay, charge, transfer circuit
US11474789B2 (en) Power supplier circuit and operation method
CN212063521U (en) Load access recognition device and charging device
US3535555A (en) Ramp function generator having voltage controlled slope
CN108233909A (en) The controllable semi-conductor electricity electrical source protecting equipment of conversion rate
US11901804B2 (en) Power supplying circuit and power supplying method
US20220350363A1 (en) Clock signal generator, on-chip clock system, and chip
CN112003472B (en) Buck conversion circuit
CN107359862B (en) RC oscillation circuit for realizing hysteresis by using capacitor
CN103631304B (en) Mu balanced circuit
CN115833307A (en) Battery charging circuit, charging control method and electronic equipment
CN215072364U (en) Annular oscillation circuit and integrated chip

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101109

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee