KR0177970B1 - Data processor using shared memory in digital exchange - Google Patents
Data processor using shared memory in digital exchange Download PDFInfo
- Publication number
- KR0177970B1 KR0177970B1 KR1019950069192A KR19950069192A KR0177970B1 KR 0177970 B1 KR0177970 B1 KR 0177970B1 KR 1019950069192 A KR1019950069192 A KR 1019950069192A KR 19950069192 A KR19950069192 A KR 19950069192A KR 0177970 B1 KR0177970 B1 KR 0177970B1
- Authority
- KR
- South Korea
- Prior art keywords
- shared memory
- data
- processor
- memory
- processors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/36—Memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
본 발명은 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치에 관한 것으로서, 본 발명의 장치는 국데이타를 저장하기 위한 공유 메모리(10); 로컬 메모리만을 구비하고 있으며, 국 데이타를 생성하여 상기 공유 메모리(10)에 저장하는 제1프로세서(20); 및 로컬 메모리만을 구비하고 있으며, 상기 공유 메모리(10)에 저장된 국데이타를 읽어와 처리하는 다수개의 제2프로세서(30, 40, 50, 60)로 구성되어 있어, 각 프로세서내의 국데이타를 저장하기 위한 수단을 없애고 별도로 하나의 공유 메모리 수단을 두어 국데이타를 상기 공유 메모리에서 관리함으로써, 상기 프로세서의 불필요한 메모리 용량을 감소시킬 뿐만 아니라 프로세서의 부하 자체도 감소시킨다는 데 그 효과가 있다.The present invention relates to a national data processing apparatus using a shared memory in an electronic switching system, the apparatus of the present invention comprises: a shared memory (10) for storing national data; A first processor (20) having only a local memory and generating station data in the shared memory (10); And a plurality of second processors (30, 40, 50, and 60) for reading and processing the station data stored in the shared memory (10), having only a local memory, and storing the station data in each processor. By eliminating the means for managing the state data in the shared memory by having a separate shared memory means, there is an effect that not only reduces the unnecessary memory capacity of the processor, but also reduces the load of the processor itself.
Description
제1도는 일반적인 전전자 교환기의 국데이타 처리 장치에 대한 구성도.1 is a block diagram of a state data processing apparatus of a general electronic exchanger.
제2도는 본 발명에 따른 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치에 대한 구성도.2 is a block diagram of a national data processing apparatus using a shared memory in the electronic switch according to the present invention.
제3도는 본 발명에 따른 장치를 적용하기 위해 데이타 화일을 생성하는 과정을 도시한 흐름도이다.3 is a flowchart illustrating a process of generating a data file for applying the apparatus according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 공유 메모리 20 : 제1 프로세서10: shared memory 20: first processor
30, 40, 50, 60 : 제2 프로세서 20a, 30a, 40a, 50a, 60a : 로컬 메모리30, 40, 50, 60: second processor 20a, 30a, 40a, 50a, 60a: local memory
본 발명은 전전자 교환기에 관한 것으로, 특히 하나의 공유 메모리를 이용하여 프로세서와 프로세서가 국데이타를 송수신하도록 되어진 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an all-electronic exchange, and more particularly, to a state data processing apparatus using a shared memory in an all-electronic exchanger in which a processor and a processor transmit and receive national data using one shared memory.
일반적으로, 전자 교환 방식은 통화로부와 제어부를 트랜스터나 직접 회로 등의 전자 부품을 중심으로 구성한 교환 방식인 바, 상기 제어부와 통화로부까지 포함하여 전자화한 전전자 교환 방식의 교환기는, 교환 방식을 프로그램에서 규정하는 축적 프로그램(Stored Program)제어에 의해 실행한다. 즉, 상기 교환기의 동작은 이전에 미리 기억되어 있는 프로그램에 따라 다수 개의 프로세서에 의해 제어된다.In general, the electronic exchange method is an exchange method in which the call path unit and the control unit are configured mainly on electronic components such as a transmitter or an integrated circuit. The method is executed by the stored program control specified by the program. That is, the operation of the exchange is controlled by a plurality of processors in accordance with a program previously stored in advance.
그런데 시스템 운용자에 의해 상기 축적 프로그램은 내용을 추가, 변경해야 하는 경우가 발생할 수 있는데, 상기 다수개의 프로세서들은 이러한 사태에 용이하게 대처할 수 있어야 한다. 따라서 상기 다수개의 프로세서간에는 서로 긴밀한 통신이 이루어져야 한다.However, the accumulation program may need to be added or changed by a system operator, and the plurality of processors should be able to easily cope with such a situation. Therefore, the plurality of processors must be in close communication with each other.
이때, 동급 레벨의 프로세서간에서 일어나는 상호 작용을 프로세서간 통신(IPC:Inter-Process Communication)라 하는데, 이들 프로세서는 같은 자원을 둘러싸고 정보를 서로 주고 받는 등 서로 간섭한다.At this time, the interaction between the processors of the same level is called Inter-Process Communication (IPC), and these processors interfere with each other by exchanging information with each other surrounding the same resource.
예컨데, 상기 전전자 교환기에서 하나의 프로세서가 임의의 공통데이타(예컨데 국데이타)를 생성하면, 시스템 내의 존재하는 모든 프로세서에게 상기 공통 데이타를 전송하여, 추가 혹은 변경된 내용을 모든 프로세서에게 통보줌으로써, 전전자 교환기가 상기 추가, 변경된 내용에 따라 동작하도록 하여야 한다.For example, when one processor generates arbitrary common data (for example, national data) in the electronic switchboard, the common data is transmitted to all the processors existing in the system, and all the processors are notified of the added or changed information. The electronic exchange shall operate according to the above additions and modifications.
여기서, 국데이타(Office data)란 교환기를 최초 구동하기 위한 기본적인 데이타 및 교환기가 운용 중 발생할 수 있는 추가, 변경 데이터를 말하는데, 상기 국데이타는 가입자 라인 스팩 데이타(SLS:Subscriver Line Spec.data), 트렁크 라인 스팩 데이타(TLS:Trunk Line Spec.data), 스위칭 및 넘버 번역 스팩 데이타(SNS:Swiching Number translation Spec.data), 운용 및 유지보수 스팩 데이타(OMS:Operating Maintenance Spec.data), 입출력 스팩 데이타(IOS:Input Output Spec.data)로 구분할 수 있다.Here, the office data refers to basic data for initial operation of the exchange and addition or change data that may occur during the operation of the exchange. Trunk Line Spec.data (TLS), Switching Number Translation Spec.data (SNS), Operational Maintenance Spec.Data (OMS), I / O Spec Data It can be divided into (IOS: Input Output Spec.data).
여기서, IOS는 기본 입출력에 관계되는 데이타로 헤더, 패스워드, 디스플레이 칼라, 포트 제어에 관계되는 데이타를 모아 놓은 것이다.Here, IOS is data related to basic input / output, which is a collection of data related to header, password, display color, and port control.
제1도는 일반적인 전전자 교환기의 국데이타 처리 장치에 대한 구성도로서, 각각의 프로세서들(1, 2, 3, 4, 5)은 내부에 로컬 메모리(1a, 2a, 3a, 4a, 5a)와 공유 메모리(1b, 2b, 3b, 4b, 5b)를 구비하고 있다.FIG. 1 is a block diagram of a state data processing apparatus of a general electronic switching device. Each of the processors 1, 2, 3, 4, and 5 has a local memory 1a, 2a, 3a, 4a, and 5a. Shared memories 1b, 2b, 3b, 4b and 5b are provided.
여기서, 로컬 메모리(1a, 2a, 3a, 4a, 5a)는 각각의 프로세서(1, 2, 3, 4, 5)가 독립적으로 처리해야 하는 데이타를 저장해둔 수단이고, 공유 메모리(1b, 2b, 3b, 4b, 5b)는 제1프로세서(1)가 공통데이타를 생성하여 다수개의 제2프로세서(2, 3, 4, 5)와 상기 공통데이타를 공유할 수 있도록 저장해둔 수단이다.Here, the local memories 1a, 2a, 3a, 4a, and 5a are means for storing data that each processor 1, 2, 3, 4, and 5 have to process independently, and the shared memories 1b, 2b, 3b, 4b, and 5b are means stored by the first processor 1 to generate common data and share the common data with a plurality of second processors 2, 3, 4, and 5, respectively.
이에 따라 제1프로세서(1)가 국데이타를 생성하면, 국데이타를 다수개의 제2프로세서(2, 3, 4, 5)가 공통 처리하기 위해, 상기 제1프로세서(1)는 일단 자신의 공유 메모리(1b)에 저장한 다음, 다수개의 제2프로세서(2, 3, 4, 5)에게 국데이타를 전송하고, 상기 다수개의 프로세서(2, 3, 4, 5)에 전송된 국데이타는 각각의 공유 메모리(2b, 3b, 4b, 5b)에 저장된다.Accordingly, when the first processor 1 generates the station data, the first processor 1 is once shared so that the plurality of second processors 2, 3, 4, and 5 are commonly processed. After storing in the memory 1b, the station data is transmitted to the plurality of second processors (2, 3, 4, 5), and the station data transmitted to the plurality of processors (2, 3, 4, 5), respectively. Are stored in shared memory (2b, 3b, 4b, 5b).
그런데 종래의 장치는 임의의 국데이타를 공통 처리하기 위하여, 상기한 바와 같이 각각의 프로세서마다 공유 메모리를 구비하고 있어, 메모리의 낭비를 초래할 뿐만 아니라 프로세서의 로드에도 영향을 준다는 문제점이 있었다.However, the conventional apparatus has a shared memory for each processor as described above for common processing of any station data, which causes not only a waste of memory but also a load on the processor.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 각 프로세서의 공유 메모리를 없애는 대신 별도로 하나의 공유 메모리를 설치하여 각각의 프로세서가 공통으로 억세스하도록 되어진 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems. Instead of removing the shared memory of each processor, the present invention provides a station using a shared memory in an all-electronic exchanger in which one processor is commonly accessed by separately installing one shared memory. The object is to provide a data processing device.
상기 목적을 달성하기 위한 본 발명의 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치는,The state data processing apparatus using a shared memory in the all-electronic exchanger of the present invention for achieving the above object,
국데이타를 저장하기 위한 공유 메모리와;A shared memory for storing country data;
로컬 메모리만을 구비하고 있으며, 국 데이타를 생성하여 상기 공유 메모리에 저장하는 제1프로세서; 및A first processor having only a local memory and generating station data and storing the station data in the shared memory; And
로컬 메모리만을 구비하고 있으며, 상기 공유 메모리에 저장된 국데이타를 읽어와 처리하는 다수개의 제2프로세서로 구성되어 있는 것을 특징으로 한다.It comprises only a local memory, characterized in that composed of a plurality of second processors for reading and processing the station data stored in the shared memory.
본 발명의 장치에 따르면, 국데이타를 공통 처리하기 위해 별도로 하나의 공유 메모리를 두어 각각의 프로세서가 메모리를 억세스할 수 있다.According to the apparatus of the present invention, each processor can access the memory by separately providing one shared memory for common processing of the national data.
이하 첨부된 도면을 참조하여 본 발명의 일실시 예에 대하여 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치에 대한 구성도로서, 본 발명의 장치는, 국데이타를 저장하기 위한 공유 메모리(10); 로컬 메모리만을 구비하고 있으며, 국 데이타를 생성하여 상기 공유 메모리(10)에 저장하는 제1프로세서(20); 및 로컬 메모리만을 구비하고 있으며, 상기 공유 메모리(10)에 저장된 국데이타를 읽어와 처리하는 다수개의 제2프로세서(30, 40, 50, 60)로 구성되어 있다.2 is a block diagram of a state data processing apparatus using a shared memory in the electronic switch according to the present invention, the apparatus of the present invention comprises: a shared memory 10 for storing national data; A first processor (20) having only a local memory and generating station data in the shared memory (10); And a plurality of second processors (30, 40, 50, 60) having only a local memory and reading and processing the station data stored in the shared memory (10).
이어서 상기와 같이 구성된 본 발명의 동작 및 효과를 상세히 설명하기로 한다.Next will be described in detail the operation and effect of the present invention configured as described above.
제2도에 도시된 바와 같이, 본 발명의 장치는 국데이타를 여러 프로세서가 공통 처리하기 위해 별도로 공유 메모리(10)를 두고 있다.As shown in FIG. 2, the apparatus of the present invention has a shared memory 10 separately for common processing by the various processors.
그리고 상기 다수개의 프로세서(20, 30, 40, 50, 60) 내부에는 로컬 메모리(20a, 30a, 40a, 50a, 60a)만을 갖고 있어, 자체 메모리 용량도 감소되고 상기 프로세서의 로드 또한 줄어든다.In addition, since the plurality of processors 20, 30, 40, 50, and 60 have only local memories 20a, 30a, 40a, 50a, and 60a, their own memory capacity is reduced and the load of the processor is reduced.
상기 제1프로세서(20)가 국데이타를 생성하여 공유 메모리(10)에 저장해두면, 나머지 프로세서(30, 40, 50, 60)들이 상기 공유 메모리(10)에 저장되어 있는 국데이타를 읽어가게 된다.When the first processor 20 generates the station data and stores it in the shared memory 10, the remaining processors 30, 40, 50, and 60 read the station data stored in the shared memory 10. .
즉, 상기 다수개의 제2 프로세서(30, 40, 50, 60)는 공유 메모리(10)에 기억되는 있는 국데이타를 읽어와 여러 가지 교환 기능을 수행하다가, 내용을 추가 혹은 변경해야 하는 경우가 발생하면 제1프로세서(20)가 국데이타를 생성하여 상기 공유 메모리(10)에 새로 저장한다.That is, the plurality of second processors 30, 40, 50, and 60 read the station data stored in the shared memory 10 to perform various exchange functions, and then the contents need to be added or changed. When the first processor 20 generates the station data and newly stored in the shared memory (10).
이에 따라 제2프로세서(30, 40, 50, 60)는 상기 추가 혹은 변경된 국데이타를 읽어와, 상기 추가, 변경된 내용에 따라 동작할 수 있다.Accordingly, the second processor 30, 40, 50, 60 may read the added or changed station data and operate according to the added or changed contents.
제3도는 본 발명에 따른 장치를 적용하기 위해 데이타 화일을 생성하는 과정을 도시한 흐름도로서, 상기 방법은 공유 메모리에 해당 국데이타가 있는가를 확인하기 위해, 데이타 베이스를 체크하는 제1단계(S1); 상기 제1단계(S1)에서 판단한 결과 해당 국데이타가 없으면, 처리 대상 국데이타를 로드하는 제2단계(S2); 상기 제2단계(S2)에서 로드해 온 데이타를 공유 메모리에 저장하기 위해, 데이타 포맷을 변환하여 데이타 베이스 화일을 생성하는 제3단계(S3); 상기 생성된 데이타 베이스 화일이 공유 메모리에 있는가를 판단하는 제4단계(S4); 상기 제4단계(S4)에서 판단한 결과 상기 데이타 베이스 화일이 없으면, 해당 디렉토리에 상기 화일을 저장하는 제5단계(S5); 상기 제4단계(S4)에서 판단한 결과 상기 데이타 베이스 화일이 있으면, 공유 메모리에 있는 데이타 베이스를 올드 화일로 변경 저장한 다음 상기 제5단계(S5)로 분기하는 제6단계(S6); 상기 제1단계(S1)에서 체크한 결과 해당 국데이타가 있으면, 해당 데이타 베이스 화일의 홰손을 막기 위해 다른 화일로 변경 저장한 다음 상기 제2단계(S2)로 분기하는 제7단계(S7)를 순차적으로 동작한다.3 is a flowchart illustrating a process of generating a data file for applying the apparatus according to the present invention. The method includes a first step (S1) of checking a database to check whether a corresponding station data exists in a shared memory. ; A second step (S2) of loading the subject country data if there is no corresponding country data as a result of the determination in the first step (S1); A third step (S3) of converting a data format to generate a database file to store the data loaded in the second step (S2) in a shared memory; A fourth step (S4) of determining whether the generated database file is in a shared memory; A fifth step (S5) of storing the file in a corresponding directory if the database file does not exist as determined in the fourth step (S4); A sixth step (S6) of changing and storing the database in the shared memory into an old file and then branching to the fifth step (S5) if the database file is found as the result of the determination in the fourth step (S4); If there is a corresponding country data as a result of checking in the first step (S1), the seventh step (S7) is changed to another file to save the corresponding database file and then branched to the second step (S2). Operate sequentially.
상기 방법에 따라 제1프로세서(20)가 데이타 화일을 생성하여 국데이타를 공유 메모리(60)에 저장함으로써 다수개의 제2프로세서들(30, 40, 50, 60)이 상기 데이타를 억세스할 수 있다.According to the method, a plurality of second processors 30, 40, 50, and 60 may access the data by generating a data file by the first processor 20 and storing the state data in the shared memory 60. .
이상에서 설명한 바와 같이 본 발명에 의하면, 각 프로세서내의 국데이타를 저장하기 위한 수단을 없애고 별도로 하나의 공유 메모리수단을 두어 국데이타를 상기 공유 메모리에서 관리함으로써, 상기 프로세서의 불필요한 메모리 용량을 감소시킬 뿐만 아니라 프로세서의 부하 자체도 감소시킨다는 데 그 효과가 있다.As described above, according to the present invention, by eliminating the means for storing the station data in each processor and by separately providing one shared memory means to manage the station data in the shared memory, the unnecessary memory capacity of the processor is reduced. The effect is to reduce the load on the processor itself.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069192A KR0177970B1 (en) | 1995-12-30 | 1995-12-30 | Data processor using shared memory in digital exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069192A KR0177970B1 (en) | 1995-12-30 | 1995-12-30 | Data processor using shared memory in digital exchange |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056649A KR970056649A (en) | 1997-07-31 |
| KR0177970B1 true KR0177970B1 (en) | 1999-05-15 |
Family
ID=19448340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069192A KR0177970B1 (en) | 1995-12-30 | 1995-12-30 | Data processor using shared memory in digital exchange |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177970B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010009944A (en) * | 1999-07-14 | 2001-02-05 | 윤종용 | Method for owning configuration information of board jointly in mobile telecommunication system |
-
1995
- 1995-12-30 KR KR1019950069192A patent/KR0177970B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056649A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129093A (en) | Method and apparatus for executing an operation request signal in a loosely coupled parallel computer having processor elements capable of updating memory contents and minimizing exclusive control of sharable distributed memories | |
| EP0347929A2 (en) | Parallel processor | |
| KR0177970B1 (en) | Data processor using shared memory in digital exchange | |
| US6345317B1 (en) | Information processing system having a plurality of input/output devices and a plurality of processors | |
| US6931015B2 (en) | Control program structure of ATM switching system and method thereof | |
| KR100299031B1 (en) | Method for accessing lstatistic information relation in exchang system | |
| KR930007235B1 (en) | Primitive tranceiving method | |
| KR100284317B1 (en) | System file loading device in all electronic exchange | |
| KR100957343B1 (en) | An apparatus and method a plurality of processors for accessing system database in umts system | |
| KR0175576B1 (en) | Control method of function execution in asynchronous transfer mode switching system | |
| KR960002364B1 (en) | The method utilizing help-service functions for an electronics switching system | |
| KR970004860B1 (en) | Method for translating and routing prefix in full electronic switching system | |
| KR100252513B1 (en) | How to change subscriber information at ATM switch | |
| KR930010288B1 (en) | Electronic exchange system | |
| KR0161164B1 (en) | Apparatus for storing and outputting system analysis data in the switching system and method thereof | |
| KR100197415B1 (en) | Time switch having an interface jointly with interconnection network subsystem | |
| KR100202068B1 (en) | Telephony device control bus leading method in exchange | |
| KR20000034433A (en) | Method for loading processor in small-sized atm exchange system | |
| KR940010621A (en) | Hierarchical Loading Method of Electronic Switching System with Large Capacity Distributed Control Method | |
| KR20000037975A (en) | Method for allocating floating memory in switching system | |
| KR100312533B1 (en) | Apparatus and method for processing a message in a printer disk spool | |
| KR930001443B1 (en) | Data researching method in electronic switching center | |
| KR920007946B1 (en) | Memory initialization realizing method | |
| KR0182642B1 (en) | Global service status management apparatus in full electronic switching system | |
| KR20000040024A (en) | System for downloading program in switching center |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |