KR0177957B1 - 주전산기의 스누우프 요구 처리장치 - Google Patents

주전산기의 스누우프 요구 처리장치 Download PDF

Info

Publication number
KR0177957B1
KR0177957B1 KR1019960011630A KR19960011630A KR0177957B1 KR 0177957 B1 KR0177957 B1 KR 0177957B1 KR 1019960011630 A KR1019960011630 A KR 1019960011630A KR 19960011630 A KR19960011630 A KR 19960011630A KR 0177957 B1 KR0177957 B1 KR 0177957B1
Authority
KR
South Korea
Prior art keywords
state
tag
storing
storage unit
multiplexer
Prior art date
Application number
KR1019960011630A
Other languages
English (en)
Other versions
KR970071271A (ko
Inventor
이상원
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960011630A priority Critical patent/KR0177957B1/ko
Publication of KR970071271A publication Critical patent/KR970071271A/ko
Application granted granted Critical
Publication of KR0177957B1 publication Critical patent/KR0177957B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • G06F12/0831Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846Cache with multiple tag or data arrays being simultaneously accessible

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 빈번히 발생하는 태그 인밸리드(I state)인 경우에도 듀플리케이티드 태그 디렉토리의 상태만 변경하는 사이클의 처리시에는 스누우핑 요구의 처리가 가능하도록 하여 불필요한 스누우프 노 액크널리지의 발생을 줄여 버스 처리 효율을 높이도록 한 행정전산망 주전산기의 스누우프 요구 처리장치에 관한 것이다.
이러한 본 발명은 DD의 상태를 저장하는 램과 DD의 태그를 저장하는 램의 어드레스를 분리하기 위한 제1 및 제2멀티플렉서와; 제1멀티플렉서에서 출력된 어드레스에 따라 DD에 태그를 저장하는 DD태그 저장부와; 제2멀티플렉서에서 출력되는 어드레스에 따라 DD의 상태를 저장하는 제1 및 제2DD상태 저장부와; 제2멀티플렉서를 제어하는 콘트롤 신호에 따라 DD의 상태와 태그를 동시에 변경하는 경우 제2DD상태 저장부가 동작되도록 제어하는 트랜시버를 구비한다.

Description

주전산기의 스누우프 요구 처리장치
제1도는 종래 행정전산망 주전산기의 스누우프 요구 처리장치 실시예도.
제2도는 종래 행정전산망 주전산기의 스누우프 요구 처리장치 다른 실시예도.
제3도는 본 발명에 의한 행정전산망 주전산기의 스누우프 요구 처리장치 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
100, 101 : 제1 및 제2멀티플렉서 102 : DD태그 저장부
103, 104 : 제1 및 제2 DD상태 저장부 105 : 트랜시버
본 발명은 주전산기의 스누우프 요구 처리에 관한 것으로, 특히 빈번히 발생하는 태그 인밸리드(I state)인 경우에도 듀플리케이티드 태그 디렉토리(Duplicated Tag Directory: 이하 DD라 약칭함)의 상태만 변경하는 사이클의 처리시에는 스누우핑 요구의 처리가 가능하도록 하여 불필요한 스누우프 노 액크널리지(Snoop No Acknowledge:이하 SNK라 약칭함)의 발생을 줄여 버스 처리 효율을 높이도록 한 주전산기의 스누우프 요구 처리장치에 관한 것이다.
일반적으로, 하이파이 버스(HiPi+Bus)상에서 캐시를 가지는 RQ(Requester:시스템 버스 사용 요구기)는 스누우프 요구를 처리하는데 있어 중앙처리장치(CPU)의 성능 저하를 방지하고 스누우프 처리를 원활하게 할 목적으로 DD를 두고 캐시콘트롤러가 관리하는 태그 내용과 같은 값을 가지도록 한다.
버스상에서 스누우프 요구가 오면 DD의 태그를 읽고 비교하여 태그 일치이고 상태가 유효(M,E,S)인 경우에만 캐시 콘트롤러 스누우핑 사이클을 수행한다.
따라서 불필요한 캐시 콘트롤러 스누우핑을 줄일 수 있다.
이러한 DD를 이용한 종래의 스누우프 요구 처리장치는 첨부된 도면 제1도에 도시된 바와 같이, 콘트롤 신호(Control)에 따라 입력 어드레스를 선택하여 출력하는 멀티플렉서(1)와, DD태그를 저장하는 DD태그 저장부(2)와, DD상태를 저장하는 DD상태 저장부(3)로 구성된다.
이와 같이 구성된 종래 스누우프 요구 처리 장치의 동작을 설명하면 다음과 같다.
먼저, DD의 쓰기 억세스가 없는 한 DD는 항상 읽기 억세스되고 어드레스 입력은 버스에서 래치한 것을 사용한다.
캐시 콘트롤러 스누우핑 사이클을 구동하여 캐시의 상태가 바뀌면 DD의 상태를 같은 값으로 변경하고, 캐시 콘트롤러에서 캐시 라인 올로케이션 사이클이 나오면 DD의 태그와 상태를 변경한다.
아울러 DD쓰기 억제스중 발생한 스누우핑 사이클에 대해서는 항상 SNK를 구동한다.
여기서 SNK는 현재 진행중인 버스 동작이 자신이 캐시에 영향을 주는 것인데도 불구하고 자신이 이에 합당한 캐시 동작을 할 수 없거나 또는 진행 중인 버스 동작에 관련된 자신의 캐시 동작에 문제가 발생한 경우 해당 버스 동작을 더 이상 진행되지 못하도록 하기 위해 하이파이 버스상에 정의된 신호이다.
SNK를 수신한 RQ는 중재 제어기를 통해 시스템 데이터 전송 사이클을 재시도하게 된다.
따라서 이를 보안하기 위해 종래에는 제2도와 같은 DD의 구조를 이용하였다.
이는 DD상태를 저장하는 DD상태 저장부(3) 부분과 태그를 저장하는 DD태그 저장부(2)의 어드레스를 분리하여 DD의 쓰기 억세스시에도 태그 변경이 없는 경우에는 태그 데이타의 읽기가 가능토록 구성되었다.
즉, DD의 쓰기 억세스가 없는 한 DD는 항상 읽기 억세스되고, 어드레스 입력은 버스에서 래치한 것을 사용한다.
그리고 캐시 콘트롤러 스누우핑 사이클을 구동하여 캐시의 상태가 변경되면 DD의 상태를 같은 값으로 변경한다.
캐시 콘트롤러에서 캐시 라인 올로케이션 사이클이 나오면 DD의 태그와 상태를 변경하게 되며, DD쓰기 억세스중 상태만 변경하는 경우 발생한 스누우핑 사이클에 대해 DD의 태그를 읽어서 히트인 경우만 SNK를 구동한다.
즉, 이 방법은 DD의 상태만 변경하는 사이클의 처리시에는 태그 미스인 또다른 스누우핑 요구의 처리가 가능하게 되는 것이다.
그러나 이와 같이 보완된 방법은 태그 미스인 스누우핑 요구의 경우에는 처리가 가능하여 버스 효율을 높일 수 있으나, 태그 인밸리드인 경우의 처리가 불가능한 문제점이 있었다.
여기서 태그 인밸리드가 되는 경우는 다음과 같다.
첫째로, 외부 스누우프가 캐시 인밸리드를 요구하는 경우이고, 둘째로는 플러쉬(Flush) 사이클을 구동하는 경우이다.
따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 빈번히 발생하는 태그 인밸리드(I state)인 경우에도 DD의 상태만 변경하는 사이클의 처리시에는 스누우핑 요구의 처리가 가능하도록 하여 불필요한 스누우프 노 액크널리지(Snoop No Acknowledge:이하 SHK라 약칭함)의 발생을 줄여 버스 처리 효율을 높이도록 한 행정전산망 주전산기의 스누우프 요구 처리 장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적 수단은,
DD의 상태를 저장하는 램과 DD의 태그를 저장하는 램의 어드레스를 분리하기 위한 제1 및 제2멀티플렉서와;
상기 제1멀티플렉서에서 출력된 어드레스에 따라 DD의 태그를 저장하는 DD태그 저장부와;
상기 제2멀티플렉서에 출력되는 어드레스에 따라 DD의 상태를 저장하는 제1 및 제2 DD상태 저장부와;
상기 제2멀티플렉서를 제어하는 콘트롤 신호에 따라 DD의 상태와 태그를 동시에 변경하는 경우 상기 제2DD상태 저장부가 동작되도록 제어하는 트랜시버로 이루어진다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 행정전산망 주전산기의 스누우프 요구 처리 장치 블럭 구성도이다.
도시된 바와 같이, DD의 상태를 저장하는 램과 DD의 태그를 저장하는 램의 어드레스를 분리하기 위한 제1 및 제2멀티플렉서(100)(101)와; 상기 제1멀티플렉서(100)에서 출력된 어드레스에 따라 DD의 태그를 저장하는 DD태그 저장부(102)와; 상기 제2멀티플렉서(101)에서 출력되는 어드레스에 따라 DD의 상태를 저장하는 제1 및 제2DD 상태 저장부(103)(104)와; 상기 제2멀티플렉서(101)를 제어하는 콘트롤 신호에 따라 DD의 상태와 태그를 동시에 변경하는 경우 상기 제2DD상태 저장부(104)가 동작되도록 제어하는 트랜시버(105)로 구성 되었다.
이와 같이 구성된 본 발명에 의한 스누우프 요구 처리 장치의 작용 및 효과를 설명하면 다음과 같다.
먼저, 캐시 시스템에서 인밸리드된 캐시 라인은 올로케이션을 통하여 상태가 변경 된다.
따라서 DD의 상태만 변경하는 사이클의 경우에는 1상태의 캐시 라인은 영향을 받지 않게 된다.
이에 따라 본 발명은 DD의 상태중 1상태 정보만 별도로 저장하여 DD의 상태만 변경하는 사이클의 경우에는 이를 억세스하여 태그 상태를 판단하는 정보로 사용하게 되는 것이다.
이를 구현하기 위해 제3도에서와 같이, DD의 상태를 저장하는 DD상태 저장램이 더 부가되었다.
이하, 제3도에 의거 본 발명의 바람직한 실시예를 설명한다.
DD의 쓰기 억세스가 없는 한 DD는 항상 읽기 억세스되고 어드레스는 두개의 어드레스중(어드레스 입력1, 어드레스 입력2) 버스에서 래치한 것을 사용한다.
이 경우는 DD태그와 상태가 모드 읽기 억세스상태이다.
한편, 캐시 콘트롤러 스누우핑 사이클을 구동하여 캐시의 상태가 바뀌면 DD의 상태값을 같은 값으로 변경하게 되며, 이 경우 제1DD상태 저장부(103)는 쓰기 억세스 상태이며, DD태그 저장부(102)와 추가된 제2DD상태 저장부(104)는 읽기 억세스된다.
아울러 캐시 콘트롤러에서 캐시 라인 올로케이션 사이클이 나오면 DD의 태그와 상태를 변경한다.
이때 추가된 제2DD상태 저장부(104)의 내용도 함께 변경하게 되며, 이 경우 DD태그 저장부(102)와 제1 및 제2DD상태 저장부(103)(104)는 모두 쓰기 억세스 상태이다.
다음으로, DD쓰기 억세스중 상태만 변경하는 경우, 발생한 스누우핑 사이클에 대해 DD의 태그를 비교하고 제2DD상태 저장부(104)의 상태를 읽어서 태그 히트(tag hit)이고 Ⅰ상태가 아닌 경우 SNK를 구동한다.
이 경우 제1DD상태 저장부(103)는 쓰기 억세스 상태이고, DD태그 저장부(102)와 추가된 제2DD상태 저장부(104)는 읽기 억세스 상태가 된다.
한편, 트랜시버(105)는 DD의 상태와 태그를 동시에 변경하는 경우 제2DD상태 저장부(104)가 동작되도록 하고, 그 이외의 경우에서는 오프 상태가 된다.
이상에서와 같이 본 발명은 DD의 상태만 변경하는 사이클 구동시에는 요구된 스누우핑에 대하여 태그 히트이고 태그 상태가 1상태인 경우에는 SNK를 구동할 필요가 없으므로 불필요한 SNK의 발생을 줄일 수 있어 버스 처리 효율을 높일 수 있는 효과가 있다.

Claims (2)

  1. DD의 상태를 저장하는 램과 DD의 태그를 저장하는 램의 어드레스를 분리하기 위한 제1 및 제2멀티플렉서와; 상기 제1멀티플렉서에서 출력된 어드레스에 따라 DD의 태그를 저장하는 DD태그 저장부와; 상기 제2멀티플렉서에서 출력되는 어드레스에 따라 DD의 상태를 저장하는 제1 및 제2DD상태 저장부와; 상기 제2멀티플렉서를 제어하는 콘트롤 신호에 따라 DD의 상태와 태그를 동시에 변경하는 경우 상기 제2DD상태 저장부가 동작되도록 제어하는 트랜시버를 포함하여 구성된 것을 특징으로 하는 행정전산망 주전산기의 스누우프 요구 처리장치.
  2. 제1항에 있어서, DD쓰기 억세스중 상태만 변경하는 경우, 발생한 스누우핑 사이클에 대해 DD의 태그를 비교하고 제2DD상태 저장부의 상태를 읽어서 태그 히트이고 태그 상태가 1상태인 경우에는 SNK를 구동하지 않는 것을 특징으로 하는 행정전산망 주전산기의 스누우프 요구 처리장치.
KR1019960011630A 1996-04-17 1996-04-17 주전산기의 스누우프 요구 처리장치 KR0177957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011630A KR0177957B1 (ko) 1996-04-17 1996-04-17 주전산기의 스누우프 요구 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011630A KR0177957B1 (ko) 1996-04-17 1996-04-17 주전산기의 스누우프 요구 처리장치

Publications (2)

Publication Number Publication Date
KR970071271A KR970071271A (ko) 1997-11-07
KR0177957B1 true KR0177957B1 (ko) 1999-05-15

Family

ID=19455953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011630A KR0177957B1 (ko) 1996-04-17 1996-04-17 주전산기의 스누우프 요구 처리장치

Country Status (1)

Country Link
KR (1) KR0177957B1 (ko)

Also Published As

Publication number Publication date
KR970071271A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR960009659B1 (ko) 멀티프로세서 시스템의 스누프회로
KR100194253B1 (ko) 메시 데이터 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템
US6651115B2 (en) DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces
US7032074B2 (en) Method and mechanism to use a cache to translate from a virtual bus to a physical bus
JP3067112B2 (ja) 遅延プッシュをコピー・バック・データ・キャッシュに再ロードする方法
US5522057A (en) Hybrid write back/write through cache having a streamlined four state cache coherency protocol for uniprocessor computer systems
US7360031B2 (en) Method and apparatus to enable I/O agents to perform atomic operations in shared, coherent memory spaces
US5778433A (en) Computer system including a first level write-back cache and a second level cache
JPS58118083A (ja) 多重処理システムにおけるキヤツシユ制御機構
JPH09259036A (ja) ライトバックキャッシュおよびライトバックキャッシュ内で整合性を維持する方法
US6574710B1 (en) Computer cache system with deferred invalidation
KR19980079663A (ko) Smp 버스의 최근 판독 상태에서의 캐시 라인들의 공유 개입 방법
JPH10320283A (ja) マルチプロセッサ・データ処理システム内でキャッシュ・コヒーレンシを維持するキャッシュ・コヒーレンシ・プロトコルを提供する方法及び装置
US5829027A (en) Removable processor board having first, second and third level cache system for use in a multiprocessor computer system
US5551000A (en) I/O cache with dual tag arrays
US5713004A (en) Cache control for use in a multiprocessor to prevent data from ping-ponging between caches
US5678025A (en) Cache coherency maintenance of non-cache supporting buses
US5987544A (en) System interface protocol with optional module cache
KR100322223B1 (ko) 대기행렬및스누프테이블을갖는메모리제어기
JPH10307754A (ja) システム・バスに対するキャッシュ操作の要求ベースの発行方法及び装置
JPH06318174A (ja) キャッシュ・メモリ・システム及び主メモリに記憶されているデータのサブセットをキャッシュする方法
US6484237B1 (en) Unified multilevel memory system architecture which supports both cache and addressable SRAM
US20040111566A1 (en) Method and apparatus for supporting opportunistic sharing in coherent multiprocessors
KR0177957B1 (ko) 주전산기의 스누우프 요구 처리장치
JP3971807B2 (ja) キャッシュ記憶装置および方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee