KR0176782B1 - 디스크 재생 제어 장치 - Google Patents

디스크 재생 제어 장치 Download PDF

Info

Publication number
KR0176782B1
KR0176782B1 KR1019950051435A KR19950051435A KR0176782B1 KR 0176782 B1 KR0176782 B1 KR 0176782B1 KR 1019950051435 A KR1019950051435 A KR 1019950051435A KR 19950051435 A KR19950051435 A KR 19950051435A KR 0176782 B1 KR0176782 B1 KR 0176782B1
Authority
KR
South Korea
Prior art keywords
signal
memory
address
data
output
Prior art date
Application number
KR1019950051435A
Other languages
English (en)
Other versions
KR970050823A (ko
Inventor
유제용
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950051435A priority Critical patent/KR0176782B1/ko
Publication of KR970050823A publication Critical patent/KR970050823A/ko
Application granted granted Critical
Publication of KR0176782B1 publication Critical patent/KR0176782B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1259—Formatting, e.g. arrangement of data block or words on the record carriers on discs with ROM/RAM areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 디스크 재생 제어 장치에 관한 것으로, 종래에는 별도의 메모리를 부가함에 의해 시스템에 크기가 커짐은 물론 제조 단가의 상승요인으로 작용하는 단점이 있다. 이러한 단점을 개선하기 위하여 본 발명은 디코더 시스템이 최대 속도인 경우에는 별도의 메모리를 접속함이 없이 가변 비틀율을 제어하고, 디코더 시스템이 최대 속도보다 낮거나 롬(ROM)과 같은 응용을 위하여 별도의 메모리를 접속하는 경우에는 별도의 메모리를 접속하여 가변 비트율을 제어할 수 있도록 창안한 것으로, 본 발명은 하나의 가변 비트율 제어기로 MPEG 보드의 메모리를 사용하여 제어 가능한 시스템에서는 추가의 메모리를 접속하지 않으므로 시스템의 제조단가를 줄일 수 있고 또한, 외부의 메모리를 접속하여야 하는 시스템에서는 단지 메모리만을 추가하여 사용함으로써 적응적으로 가변 비트율을 제어할 수 있다.

Description

디스크 재생 제어 장치
제1도는 종래 장치의 구성도.
제2도는 본 발명에 따른 일실시예의 구성도.
제3도는 제2도에서 어드레스 비교 블록의 구성도.
제4도는 제2도에서 메모리 제어 블록의 구성도.
제5도는 본 발명에 따른 다른 실시예의 구성도.
제6도는 제5도에서 어드레스 비교 블록의 구성도.
* 도면의 주요부분에 대한 부호의 설명
201,301 : 디스크 202,302 : 픽업
203,303 : 서보 204,304 : 디지털 신호 처리부
205,305 : 가변 비트율 제어부 206,306 : 메모리
207,307 : MPEG복호부 211,311 : 섹터어드레스 디코더
212,312 : 어드레스 비교 블록 213,313 : 메모리제어블럭
214,314 : 점프 제어 블록 221,232,234 : 멀티플렉서
222,235 : 플립플롭 223 : 비교기
224 : 트리거 231 : 메모리 액세스단
233 : 앤드게이트
본 발명은 디스크 재생 장치에 관한 것으로 특히, 가변 비트율로 기록된 디스크를 재생함에 있어 가변 비트율 디코더에서 MPEG 비디로 버퍼 또는 그 MPEG 비디오 디코더에 접속된 메모리중 하나 또는 가변 비트율 전용 메모리중 하나를 선택하여 재생시의 가변 비트율을 제어할 수 있도록한 디스크 재생 제어 장치에 관한 것이다.
근래에 고효율의 코딩 기법을 이용하여 씨디(CD) 크기의 광디스크에 화상 압축한 데이터를 높은 밀도로 기록하고 재생하기 위한 기술 개발이 계속 시도되고 있다.
이러한 시도에 의해 개발된 시스템은 화상 정보의 복잡도에 따라 코드 데이터의 발생양이 다른 가변 비트율 시스템으로, 기존의 씨디(CD)의 크기에 2시간 분량의 고화질 영상을 기록하여 재생할 수 있다.
여기서, 가변 비트율로 기록된 디스크를 재생하는 경우 재생이 요구되는 코드의 양은 고정 비트율의 시스템과는 달리 항상 변하게 된다.
종래의 방식은 제1도에 도시된 바와 같이 별도의 메모리를 사용하여 가변 비트율 제어에 이용하는 방식이다.
즉, 종래의 장치는 디스크(101)로부터 기록 데이터를 검출하는 픽업(102)과, 이 픽업(102)의 구동을 제어하고 그 픽업(102)의 검출 신호를 소정 레벨 증폭하는 서보(103)와, 이 서보(103)의 출력 신호를 입력으로 하여 복조, 디인터리빙 및 에러 정정등의 채널 복호를 수행하는 디지털 신호 처리부(104)와, 이 디지털 신호 처리부(104)의 출력 데이터를 메모리(106)에 일시 저장한 후 읽어 들이고 상기 메모리(106)의 저장 레벨이 한계치 이상이 되는 경우 점프 명령을 상기 서보(103)에 출력하는 가변 비트율 제어부(105)와, 이 가변 비트율 제어부(105)로부터 출력되는 데이터를 비디오와 오디오 스트림으로 분리하여 복호함에 의해 비디오 신호와 오디오 신호를 출력하는 MPEG 디코더(107)로 구성한다.
이와 같은 종래 장치의 동작 과정을 설명하면 다음과 같다.
픽업(102)이 디스크(101)에 가변 비트율로 기록된 데이터를 읽어 들이면 서보(103)는 상기 픽업(102)의 출력 신호를 소정 레벨로 전치 증폭하여 디지털 신호 처리부(103)에 전송하게 된다.
이때, 디지털 신호 처리부(104)는 서보(103)를 통해 입력되는 신호를 복조, 디인터리빙 및 에러 정정등의 채널 복호를 수행하여 디지털 데이터를 가변 비트율 제어부(105)에 전송하게 된다.
이에 따라, 가변 비트율 제어부(105)가 디지털 신호 처리부(104)에서 전송되는 데이터를 메모리(106)에 일시 저장한 후 MPEG 디코더(107)에 전송하면 상기 MPEG 디코더(107)는 비디오와 오디오 스트림으로 분리하여 복호함에 의해 비디오 신호와 오디오 신호를 출력하게 된다.
상기에서 가변 비트율 제어부(105)는 MPEG 디코더(107)로부터 요구하는 코드의 양이 느린 경우에 디지털 신호 처리부(104)에서 전송되는 데이터를 메모리(106)에 계속 저장함으로써 상기 MPEG 디코더(107)의 복호 처리 속도에 대응하게 된다.
또한, 가변 비트율 제어부(105)는 항상 일정량의 데이터를 메모리(106)에 저장시키는데, 그 이유은 MPEG 디코더(107)의 요구 코드량이 많은 경우에 대비하기 위한 것이다.
만일, MPEG 디코더(107)의 코드 요구량이 계속적으로 적어 메모리(106)의 저장 레벨이 한계치 이상이 되는 경우 가변 비트율 제어부(105)는 상기 메모리(106)의 저장 동작을 중지시킴과 아울러 서보(103)에 점프 명령을 전송하게 된다.
이에 따라, 서보(103)는 픽업(102)을 제어하여 디스크(101)의 내주측으로 트랙 점프를 시켜 재생하게 된다.
그리고, 가변 비트율 제어부(105)는 점프 명령이 전송되었을 때의 어드레스를 기억하여 내주측으로 트랙점프한 후 입력되는 데이터의 어드레스가 같을 때 다시 데이터를 메모리(106)에 기록한다. 이 시간의 경과동안 메모리(106)의 저장 레벨이 낮아지게 된다.
즉, 가변 비트율 제어부(105)가 메모리(106)에 오버플로어 또는 언더풀로어의 발생이 없이 MPEG 디코더(107)로 데이터를 전송할 수 있도록 상기 메모리(106)의 저장 동작 및 픽업(102)의 트랙 점프를 제어함으로써 상기 메모리(106)의 저장 레벨은 항상 일정 수준을 유지하게 된다.
그러나, 이러한 종래 방식은 별도의 메모리를 부가함에 의해 시스템의 크기가 커짐은 물론 제조 단가의 상승 요인으로 작용하는 단점이 있다.
한편, 이러한 단점을 개선하기 위하여 종래에는 MPEG 디코더에 내장된 메모리만을 이용하여 별도의 메모리를 접속함이 없이 가변 비트율을 제어할 수 있는 방법이 제시되었다.
그러나, 이러한 방법은 시스템 내에서 하나의 메모리를 줄일 수 있으나 MPEG 디코더에서 요구되는 코드의 양이 최대 속도일때의 속도로 복호 되어야 하는 단점이 있다.
본 발명은 종래의 문제점을 개선하기 위하여 디코더 시스템이 최대 속도인 경우에는 별도의 메모리를 접속함이 없이 가변 비트율을 제어하고, 디코더 시스템이 최대 속도보다 낮거나 롬(ROM)과 같은 응용을 위하여 별도의 메모리를 접속하는 경우에는 별도의 메모리를 접속하여 가변 비트율을 제어할 수 있도록 창안한 디스크 재생 제어 장치를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 디스크의 기록 코드를 검출하는 픽업 수단과, 이 픽업 수단을 구동하면서 검출 코드를 전치 증폭하는 서보 수단과, 이 서보 수단의 출력 신호를 복조, 디인터리빙 및 에러정정등의 신호 처리를 통해 데이터로 출력하는 디지털 신호 처리 수단과, 외부의 제어 신호에 의해 별도의 메모리 수단의 사용 여부를 결정하며 상기 디지털 신호 처리 수단의 출력 데이터를 입력으로 하여 각 섹터별로 어드레스와 데이터를 분리하고 그 분리된 어드레스가 이전의 어드레스와 같을 경우 상기 분리된 섹터 데이터를 전송하는 가변 비트율 제어 수단과, 이 가변 비트율 제어 수단의 전송 데이터를 복호하여 비디오 신호와 오디오 신호를 출력하면서 내부 메모리의 저장 레벨이 한계치 이상이 되면 오버플로어임을 나타내는 신호를 상기 가변 비트율 제어 수단에 전송하는 MPEG 복호 수단으로 구성한다.
상기 가변 비트율 제어 수단은 디지털 신호 처리 수단의 출력 데이터를 섹터별로 복호하여 어드레스와 데이터를 분리하는 섹터 어드레스 디코더 블록과, 외부의 제어 신호에 의해 복호 풀 신호 또는 메모리 풀 신호중 하나를 선택하여 상기 섹터 어드레스 디코더 블록에서 입력되는 이전 어드레스와 현재 어드레스가 일치할 때 유효 신호를 출력하는 어드레스 비교 블록과, 외부의 제어 신호에 의해 외부의 메모리 수단의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더 블록의 섹터 데이터의 전송 경로를 형성하는 메모리 제어 블록과, 외부의 제어 신호에 의해 상기 복호 풀 신호 또는 메모리 풀 신호중 하나를 점검하여 점프 요구 신호를 서보 수단에 출력하는 점프 제어 블록으로 구성한다.
상기 어드레스 비교 블록은 외부의 제어신호에 의해 복호 풀 신호 또는 메모리 풀 신호중 하나를 선택하는 멀티플렉서와, 이 멀티플렉서의 출력 신호에 의해 섹터 어드레스 디코더 블록에서 분리된 어드레스를 래치하는 플립플롭과, 이 플립플롭의 출력 어드레스와 상기섹터 어드레스 디코더 블록의 출력 어드레스를 비교하는 비교기와, 이 비교기의 출력에 세트되고 상기 멀티프렉서의 출력에 리세트되어 메모리 제어 블록의 유효 신호를 출력하는 트리거로 구성한다.
상기 메모리 제어 블록은 어드레스 비교 블록의 유효 신호에 의해 그 어드레스 비교 블록의 섹터 데이터를 외부의 메모리 수단에 라이트/리드하는 메모리 액세스단과, 외부의 제어신호가 1이면 상기 데이터 입출력단의 출력 데이터를 선택하고 0이면 어드레스 디코더 블록의 섹터 데이터를 선택하는 제1멀티플렉서와, MPEG 복호 수단의 데이터 요구 신호와 상기 어드레스 비교 블록의 유효 신호를 논리곱 하는 앤드게이트와, 외부의 제어 신호가 1이면 상기 데이터 요구 신호를 선택하고 0이면 상기 앤드게이트의 출력신호를 선택하는 제2멀티플렉서와, 이 제2멀티플렉서의 출력 신호에 의해 상기 제1멀티플렉서의 출력 신호를 래치하는 플립플롭으로 구성한다.
또한, 본 발명은 상기의 목적을 달성하기 위하여 디스크의 기록 코드를 검출하는 픽업 수단과, 이 픽업 수단을 구동하면서 검출 코드를 전치 증폭하는 서보 수단과, 이 서보 수단의 출력 신호를 복조, 디인터리빙 및 에러 정정등의 신호 처리를 통해 데이터로 출력하는 디지털 신호 처리 수단과, 외부의 제어 신호에 의해 별도의 메모리 수단의 사용 여부를 결정하며 상기 디지털 신호 처리 수단의 출력 데이터를 입력으로 하여 각 섹터 별로 어드레스와 데이터를 분리하고 그 분리된 어드레스가 이전의 어드레스와 같을 경우 상기 분리된 섹터 데이터를 전송하는 가변 비트율 제어 수단과, 이 가변 비트율 제어 수단의 전송 데이터를 복호하여 비디오 신호와 오디오 신호를 출력하면서 내부 메모리의 저장 레벨이 한계치 이상이 되면 오버플로어임을 나타내는 신호를 상기 가변 비트율 제어 수단에 전송하는 MPEG 복호 수단으로 구성한다.
상기 가변 비트율 제어수단은 디지털 신호 처리 수단의 출력 데이터를 섹터별로 복호하여 어드레스와 데이터를 분리하는 섹터 에드레스 디코더 블록과, 외부의 제어 신호에 의해 데이터 요구 신호 또는 메모리 풀 신호중 하나를 선택하여 상기 섹터 어드레스 디코더 블록에서 입력되는 이전 어드레스와 현재 어드레스가 일치할 때 유효 신호를 출력하는 어드레스 비교 블록과, 외부의 제어 신호에 의해 외부의 메모리 수단의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더 블록의 섹터 데이터의 전송 경로를 형성하는 메모리 제어 블록과, 외부의 제어 신호에 의해 상기 데이터 요구 신호 또는 메모리 풀 신호중 하나를 점검하여 점프 요구 신호를 서보 수단에 출력하는 점프 제어 블록으로 구성한다.
상기 어드레스 비교 블록은 외부의 제어신호에 의해 데이터 요구 신호 또는 메모리 풀 신호중 하나를 선택하는 멀티플렉서와, 이 멀티플렉서의 출력 신호에 의해 섹터 어드레스 디코더 블록에서 분리된 어드레스를 래치하는 플립플롭과, 이 플립플롭의 출력 어드레스와 상기 섹트 어드레스 디코더 블록의 출력 어드레스를 비교하는 비교기와, 이 비교기의 출력에 세트되고 상기 멀티플렉서의 출력에 리세트되어 메모리 제어 블록으로 유효신호를 출력하는 트리거로 구성한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 발명의 일실시예를 도시한 것으로, 디스크(201)의 기록 코드를 검출하는 픽업(202)과, 이 픽업(202)을 구동하면서 그 픽업(202)의 검출 코드를 소정 레벨로 전치 증폭하는 서보(203)와, 외부의 제어 신호(CS)에 의해 외부의 메모리(206)의 사용 여부를 결정하며 상기 서보(203)의 출력 코드를 입력으로 하여 어드레스(Addr)와 섹터 데이터(SDATA)를 분리하고 그 분리된 어드레스(Addr)가 이전의 어드레스(PAddr)와 동일한 경우 상기 분리된 섹터 데이터(SDATA)를 전송하는 가변 비트율 제어부(205)와, 이 가변 비트율 제어부(205)의 전송 데이터(DATA)를 복호하여 비디오 신호와 오디오 신호를 출력하면서 내부 메모리의 저장 레벨이 한계치 이상이 되어 오버플로어 상태가 되면 복호 풀 신호(MPEG-F)를 상기 가변 비트율 제어부(205)로 출력하는 MPEG복호부(207)로 구성한다.
상기 가변 비트율 제어부(205)는 디지털 신호 처리부(204)의 출력 데이터(pdata)를 섹터별로 복호하여 어드레스(Addr)와 데이터(SDATA)를 분리하는 섹터 어드레스 디코더(211)와, 외부의 제어 신호(CS)에 의해 복호 풀 신호(MPEG-F) 또는 메모리 풀 신호(MEM-F)중 하나를 선택하여 상기 섹터 어드레스 디코더(211)에서 입력되는 이전 어드레스(DAddr)와 현재 어드레스(Addr)가 일치할 때 유효 신호(Valid)를 출력하는 어드레스 비교 블록(212)과, 외부의 제어 신호(CS)에 의해 외부의 메모리(206)의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더(211)의 섹터 데이터(SDATA)의 전송 경로를 형성하는 메모리 제어 블록(213)과, 외부의 제어 신호(CS)에 의해 상기 복호 풀 신호(MPEG-F)또는 메모리 풀 신호(MEM-F) 중 하나를 점검하여 점프 요구 신호(JRQ)를 서보(203)에 출력하는 점프 제어 블록(214)으로 구성한다.
상기 어드레스 비교 블록(212)은 외부의 제어신호(CS)에 의해 복호 풀신호(MPEG-F) 또는 메모리 풀 신호(MEM-F) 중 하나를 선택하는 멀티플렉서(221)와, 이 멀티플렉서(221)의 출력 신호에 의해 섹터 어드레스 디코더(211)에서 분리된 어드레스(Addr)를 래치하는 플립플롭(222)과, 이 플립플롭(222)의 출력 어드레스(DAddr)와 상기 섹터 어드레스 디코더(211)의 출력어드레스(Addr)를 비교하는 비교기(233)와, 이 비교기(233)의 출력에 세트되고 상기 멀티플렉서(221)의 출력에 리세트되어 메모리 제어 블록(213)으로 유효 신호(Valid)를 출력하는 트리거(224)로 구성한다.
상기 메모리 제어 블록(213)은 어드레스 비교 블록(212)의 유효 신호(Valid)에 의해 그 어드레스 비교 블록(213)의 섹터 데이터(SDATA)를 외부의 메모리(206)에 저장한 후 읽어 출력하는 메모리 액세스단(231)과, 외부의 제어 신호(CS)가 1'이면 상기 메모리 액세스단(231)의 출력 데이터를 선택하고 0이면 섹터 어드레스 디코더(211)의 섹터 데이터(SDATA)를 선택하는 멀티플렉서(232)와, MPEG 복호부(207)의 데이터 요구 신호(DATA-R)와 상기어드레스 비교 블록(212)의 유효 신호(Valid)를 논리곱하는 앤드게이트(233)와, 외부의 제어신호(CS)가 1이면 상기 데이터 요구 신호(DATA-R)를 선택하고 0이면 상기 앤드게이트(233)의 출력 신호를 선택하는 멀티플렉서(234)와, 이 멀티플렉서(234)의 출력 신호에 의해 상기 멀티플렉서(232)의 출력 신호를 래치하는 플립플롭(235)으로 구성한다.
이와 같이 구성한 본 발명의 일실시예에 따른 동작 및 작용 효과를 설명하면 다음과 같다.
픽업(202)이 디스크(201)에 가변 비트율로 기록된 데이터를 읽어 들이면 서보(203)는 상기 픽업(202)의 출력 신호를 소정 레벨로 전치 증폭하여 디지털 신호 처리부(203)에 전송하고, 상기 디지털 신호 처리부(204)는 상기 서보(203)를 통해 입력되는 신호를 복조, 디인터리빙 및 에러 정정등의 채널 복호를 수행하여 디지털 데이터를 가변 비트율 제어부(205)에 전송하게 된다.
이때, 가변 비트율 제어부(205)는 외부의 제어 신호(CS)가 1이면 메모리(206)의 사용을 결정하고 0이면 상기 메모리(206)의 불사용을 결정함에 의해 디지털 신호 처리부(204)의 출력 데이터(pdata)에서 분리된 섹터 데이터(SDATA)를 상기 메모리(206)에 일시 저장한 후 또는 직접 MPEG 복호부(207)에 전송하게 된다.
이에 따라, MPEG 복호부(207)는 가변 비트율 제어부(205)로부터 입력되는 데이터(DATA)를 비디오 및 오디오 스트림으로 분리한 후 복호하여 비디오 신호와 오디오 신호를 출력하며, 복호를 수행함에 의해 내부 메모리의 저장 레벨이 한계치 이상이 되는 경우 복호 풀 신호(MPEG-F)를 상기 가변 비트율 제어부(205)에 출력하고 내부 메모리의 저장 레벨이 한계치 이하로 되는 경우 데이터 요구 신호(DATA-R)를 상기 가변 비트율 제어부(205)에 출력하게 된다.
상기에서 제어 신호(CS)가 0으로 입려되어 메모리(206)를 사용하지 않는 경우 MPEG 복호부(207)의 내부 메모리를 이용하여 가변 비트율을 제어하는데, 상기 MPEG 복호부(207)에서 복호 풀 신호(MPEG-F)를 입력받은 가변 비트율 제어부(205)는 점프 요구 신호(JRQ)를 서보(203)로 전송하여 픽업(202)을 내주측으로 이동시키고 상기 MPEG 복호부(207)로 데이터 전송을 중지시키게 된다.
이후, 가변 비트율 제어부(205)는 어드레스 비교 블록(212)에서 유효 신호(Valid)가 나오면 다시 MPEG 복호부(207)로 데이터를 전송한다.
반대로, 제어 신호(CS)가 1로 입력되어 메모리(206)를 사용하는 경우 복호 풀 신호(MPEG-F)가 아닌 메모리 풀 신호(MEM-F)를 사용함에 의해 상기 메모리(206)에 일정 수준의 데이터를 저장하여 가변 비트율을 제어하는데, MPEG 복호부(207)에서 데이터 요구 신호(DATA-R)가 입력되면 상기 메모리(206)의 저장 데이터를 읽어 상기 MPEG 복호부(207)에 전송하고 상기 메모리(206)의 저장 레벨이 한계치 이상이 되면 메모리 풀 신호(MEM)를 발생시켜 점프 요구 신호(JRQ)를 서보(203)에 전송하여 픽업(202)을 내주측으로 이동시키고 상기 MPEG 복호부(207)로 데이터 전송을 중지시키게 된다.
이 후, 가변 비트율 제어부(205)는 어드레스 비교 블록(212)에서 유효 신호(Valid)가 나올 때까지 메모리(206)에 데이터 쓰기를 중지한다. 그동안 메모리(206)의 저장 레벨은 정상으로 돌아오게 된다.
상기와 같은 동작을 수행하는 가변 비트율 제어부(205)에 대하여 상세히 설명하면 다음과 같다.
먼저, 가변 비트율 제어부(205)는 디지털 신호 처리부(204)의 출력 데이터(pdata)가 입력됨에 따라 섹터 어드레스 디코더(211)가 섹터별로 어드레스(Addr)와 데이터(SDATA)를 분리하면 어드레스 비교 블록(212)은 상기 제어 신호(CS)에 의해 메모리 제어 블록(2130의 메모리 풀 신호(MEM-F) 또는 MPEG 복호부(107)의 복호 풀 신호(MPWG-F)중 하나를 선택함에 의해 상기 어드레스(Addr)를 래치시키고, 이 래치된 이전의 어드레스(Addr)와 현재의 어드레스(Addr)가 일치하는 경우 유효 신호(Valid)를 상기 메모리 제어 블록(213)에 출력하게 된다.
여기서, 섹터 어드레스 디코더(211)는 디지털 신호 처리부(204)의 출력 데이터(pdata)를 입력으로 하여 섹터별로 복호하여 처음에 존재하는 섹터어드레스(Addr)는 어드레스 비교 블록(212)에 전송하고 그 섹터 어드레스(Addr)이후의 MPEG 데이터(SDATA)는 메모리 제어 블록(213)에 전송하게 된다.
즉, 상기 어드레스 비교 블록(212)은 멀티플렉서(221)가 제어신호(CS)가 1인 경우 메모리 제어 블록(213)으로부터의 메모리 풀 신호(MEM-F)를 선택하고 0인 경우 MPEG 복호부(207)의 복호 풀 신호(MPEG-F)를 선택하면 트리거(224)가 상기 멀티플렉서(221)의 출력신호에 의해 리세트되어 0인 유효 신호(Valid)를 상기 메모리 제어 블록(213)에 출력하고, 플립플롭(222)이 상기 멀티플렉서(221)의 출력 신호에 인에이블되어 섹터 어드레스 디코더(211)의 어드레스(Addr)를 래치하며, 비교기(223)가 상기 래치된 이전 어드레스(DAddr)와 현재의 어드레스(Addr)를 비교하여 일치하는 경우 트리거(224)를 세트시켜 1인 유효 신호(Valid)를 상기 메모리 블록(213)에 출력하게 된다.
상기 메모리 제어 블록(213)은 어드레스 비교 블록(212)의 유효 신호(Valid)에 따라 메모리 액세스단(231)이 섹터 어드레스 디코더(211)에서 전송하는 데이터(SDATA)를 메모리(206)에 저장한 후 읽어 들이는 동작을 반복적으로 수행하는데, 멀티플렉서(232)는 제어 신호(CS)가 0인 경우 상기 섹터 어드레스 디코더(211)의 데이터(SDATA)를 선택하여 플립플롭(235)에 직접 출력하고, 상기 제어 신호(CS)가 1인 경우 상기 메모리 액세스단(231)으로부터의 데이터를 선택하여 상기 플립플롭(235)에 전송하게 된다.
이때, 멀티플렉서(234)는 제어 신호(CS)가 1인 경우 MPEG복호부(207)로부터의 데이터 요구 신호(DATA-R)를 플립플롭(235)에 전송하고 제어 신호(CS)가 0인 경우 상기 데이터 요구 신호(DATA-R)와 어드레스 비교 블록(212)으로부터의 유효 신호(Valid)를 논리곱한 앤드게이트(233)의 출력 신호를 상기 플립플롭(235)에 출력하게 된다.
따라서, 메모리 제어 블록(213)은 제어 신호(CS)가 1으로 입력되어 메모리(206)의 사용이 있는 경우 멀티플렉서(232)가 섹터 어드레스 디코더(211)의 전송 데이터(SDATA)를 플립플롭(235)에 전송할 때 MPEG 복호부(207)에서 데이터 요구 신호(DATA-R)가 있으면 멀티플렉서(234)의 선택에 의해 플립플롭(235)을 인에이블시킴으로 상기 플립플롭(235)가 상기 멀티플렉서(232)로부터의 데이터를 상기 MPEG 복호부(207)에 전송하게 된다.
이 경우, 메모리 액세스단(231)은 섹터 어드레스 디코더(211)로부터의 데이터(SDATA)를 메모리(206)에 저장한 후 읽어 들이는 동작을 반복하는데, 상기 메모리(2906)의 저장 레벨이 한계치 이상이 되면 메모리 풀 신호(MEM-F)를 어드레스 비교 블록(212)과 점프 제어 블록(214)에 전송하게 된다.
또한, 메모리 제어 블록(213)은 제어 신호(CS)가 0으로 입력되어 상기 메모리(206)를 사용하지 않는 경우 멀티플렉서(232)가 메모리 액세스단(231)의 출력 데이터를 플립플롭(235)에 전송할 때 MPEG 복호부(207)에서 데이터 요구 신호(DATA-R)가 입력됨과 아울러 어드레스 비교 블록(212)에서 1인 유효 신호(Valid)가 입력되면 상기 신호(DATA-R)(Valid)를 입력으로 하는 앤드게이트(233)의 출력 신호이 멀티플렉서(234)를 통해 플립플롭(235)을 인에이블시킴으로 상기 플립플롭(235) 상기 멀티플렉서(232)로부터 전송되는 데이터를 상기 MPEG 복호부(207)에 전송하게 된다.
이 경우, 메모리 액세스단(231)은 섹터 어드레스 디코더(211)로부터의 데이터(SDATA)를 메모리(206)에 저장한 후 읽어 들이는 동작을 반복하는데, 상기 메모리(2906)의 저장 레벨이 한계치 이상이 되면 메모리 풀 신호(MEM-F)를 어드레스 비교 블록(212)과 점프 제어 블록(214)에 전송하게 된다.
상기 점프 제어 블록(214)은 가변 비트율 제어에 따른 오버플로우의 발생을 방지하기 위하여 별도의 메모리(206)을 사용하지 않는 경우 MPEG 복호부(207)로부터 복호 풀 신호(MPEG-F)가 있으며 점프 요구 신호(JRQ)를 서보(203)에 전송하여 픽업(202)을 디스크(201)의 내주측으로 이송시키고, 상기 메모리(206)를 사용하는 경우 메모리 제어 블록(213)으로부터 메모리 풀 신호(MEM-F)가 있으며 상기 서보(203)에 점프 요구 신호(JRQ)를 전송하여 상기 픽업(202)을 디스크(201)의 내주측으로 이동시킨다.
한편, 본 발명의 다른 실시예에서는 제5도에 도시한 바와 같이, 디스크(301)의 기록 코드를 검출하는 픽업(302)과, 이 픽업(302)을 구동하면서 그 픽업(302)의 검출 코드를 소정 레벨로 전치 증폭하는 서보(303)와, 이 서보(303)의 출력 신호를 복조, 디인터리빙 및 에러 정정등의 신호 처리를 수행하는 디지털 신호 처리부(304)와, 외부의 제어 신호(CS)에 의해 메모리(306)의 사용 여부를 결정하며 상기 디지털 신호 처리부(304)의 출력 데이터(pdata)를 입력으로 하여 각 섹터별로 어드레스(Addr)와 데이터(SDATA)를 분리하고 그 분리된 어드레스(Addr)가 이전의 어드레스(DAddr)와 일치하면 상기 섹터 데이터(SDATA)를 전송하는 가변 비트율 제어부(305)와, 이 가변 비트율 제어부(305)의 전송 데이터(DATA)를 복호하여 비디오 신호와 오디오 신호를 출력하면서 내부 메모리의 저장 레벨이 한계치 이상이 되면 복호풀 신호(MPEG-F)를 상기 가변 비트율 제어부(305)에 전송하는 MPEG 복호부(307)로 구성한다.
상기 가변 비트율 제어부(305)는 디지털 신호 처리부(304)의 출력 데이터(pdata)를 섹터별로 복호하여 어드레스(Addr)와 데이터(SDATA)를 분리하는 어드레스 디코더(311)와, 외부의 제어신호(CS)에 의해 데이터 요구 신호(DATA-R) 또는 메모리 풀 신호(MEM-F)중 하나를 선택하여 상기 섹터 어드레스 디코더(311)에서 입력되는 이전 어드레스(DAddr)와 현재 어드레스(Addr)가 일치할 때 유효 신호(Valid)를 출력하는 어드레스 비교 블록(312)과, 외부의 제어 신호(CS)에 의해 메모리(306)의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더(311)의 섹터 데이터(SDATA)의 전송 경로를 형성하는 메모리 제어 블록(313)과, 상기 섹터 어드레스 디코더(311)의 어드레스(Addr)를 점검하면서 외부의 제어 신호(CS)에 따라 상기 데이터 요구 신호(DATA-R)또는 메모리 풀 신호(MEM-F) 중 하나를 점검함에 의해 점프 요구 신호(JRQ)를 서보(303)에 출력하는 점프 제어 블록(314)으로 구성한다.
상기 어드레스 비교 블록(312)은 외부의 제어신호(CS)에 의해 데이터 요구 신호(DATA-R) 또는 메모리 풀 신호(MEM-F)중 하나를 선택하는 멀티플렉서(321)와, 이 멀티플렉서(321)의 출력 신호에 의해 섹터 어드레스 디코더(311)에서 전송된 어드레스(Addr)를 래치하는 플립플롭(322)과, 이 플립플롭(322)의 출력 어드레스(DAddr)와 상기 섹터 어드레스 디코더(311)의 출력 어드레스(Addr)가 일치하는지 비교하는 비교기(323)와, 이 비교기(323)의 출력에 세트되고 상기 멀티플렉서(321)의 출력에 리세트되어 메모리 제어 블록(313)으로 유효 신호(Valid)를 출력하는 트리거(324)로 구성한다.
상기 메모리 제어 블록(313)은 본 발명의 일실시예에 따른 제4도와 동일하게 구성한다.
이와같이 구성한 본 발명의 다른 실시예에 따른 동작 및 작용 효과를 설명하면 다음과 같다.
본 발명의 다른 실시예에도 일실시예와 마찬가지로 픽업(302)이 디스크(301)의 기록 데이터를 검출하면 서보(303), 디지털 신호 처리부(304), 가변비트율 제어부(305) 및 MPEG 복호부(307)을 순차 통해 복호함에 의해 비디오 신호와 오디오 신호를 출력하게 된다.
이때, 상기 가변 비트율 제어부(305)는 외부의 제어 신호(CS)가 1인 경우 메모리(306)의 사용을 결정하고 0인 경우 상기 메모리(306)의 불사용을 결정함에 의해 디지털 신호 처리부(304)의 출력 데이터(pdata)에서 분리된 섹터 데이터(SDATA)를 상기 메모리(306)에 일시 저장한 후 또는 직접 MPEG 복호부(307)에 전송하게 된다.
이에 따라, MPEG 복호부(307)는 복호 동작을 수행함에 의해 내부 메모리의 저장 레벨이 한계치 이하로 되는 경우 데이터 요구 신호(DATA-R)를 상기 가변 비트율 제어부(305)에 출력하게 된다.
이때, 0인 제어 신호(CS)의 입력으로 메모리(306)를 사용하지 않는 경우 MPEG 복호부(307)의 내부 메모리를 이용하여 가변 비트율을 제어하는데, 가변 비트율 제어부(305)의 어드레스 비교 블록(312)은 상기 제어 신호(CS)에 의해 멀티플렉서(321)가 상기 MPEG 복호부(307)로부터의 데이터 요구 신호(DATA-R)를 선택하고 플립플롭(322)이 상기 멀티플렉서(321)를 통해 데이터 요구 신호(DATA-R)가 인가될 때 플립플롭(322)이 섹터 어드레스 디코더(311)의 어드레스(Addr)를 래치함과 아울러 트리거(324)가 리세트되어 0인 유효 신호(Valid)를 출력하고 비교기(323)가 상기 플립플롭(322)에서 래치된 이전의 어드레스(DAddr)와 상기 섹터 어드레스 디코더(311)의 어드레스(Addr)을 비교하면 일치하는 경우 상기 트리거(324)가 1인 유효 신호(Valid)를 출력하게 된다.
이에 따라, 제4도와 같은 메모리 제어 블록(313)이 0인 제어 신호(CS), 유효 신호(Valid) 및 데이터 요구 신호(DATA-R)에 따라 섹터 어드레스 디코더(311)의 데이터(SDATA)를 MPEG 복호부(307)에 전송하게 된다.
이 후, 가변 비트율 제어부(305)는 점프 제어 블록(314)이 섹터 어드레스 디코더(311)에서 분리된 어드레스(Addr)를 계속 점검하면서 MPEG 복호부(307)의 데이터 요구 신호(DATA-R)를 입력으로 하여 상기 MPEG 복호부(307)의 내부 메모리의 저장 레벨의 한계치 이상이 되었다고 판단하면 점프 요구 신호(JRQ)를 서보(303)로 전송하여 픽업(302)을 내주측으로 이동시키고 상기 MPEG 복호부(307)로 데이터 전송을 중지시키게 된다.
이 후, 가변 비트율 제어부(305)는 MPEG 복호부(307)에서 데이터 요구 신호(DATA-R)가 입력되고 어드레스 비교 블록(312)에서 유효 신호(Valid)가 1로 되면 데이터가 상기 MPEG 복호부(307)로 전송되어진다.
반대로, 제어 신호(CS)가 1로 입력되어 메모리(306)를 사용하는 경우 복호 풀 신호(MPEG-F)가 아닌 메모리 풀 신호(MEM-F)를 사용함에 의해 상기 메모리(306)에 일정 수준의 데이터를 저장하여 가변 비트율을 제어하는데, MPEG 복후부(307)에서 데이터 요구 신호(DATA-R)가 입력되면 메모리 제어 블록(313)이 상기 메모리(306)의 저장 데이터를 읽어 상기 MPEG 복호부(307)에 전송하고 상기 메모리(306)의 저장 레벨의 한계치 이상이 되면 메모리 풀 신호(MEM)을 발생시켜 점프 제어 블록(314)이 점프 요구 신호(JRQ)를 서보(303)에 전송하여 픽업(302)을 내주측으로 이동시키고 상기 MPEG 복호부(307)로 데이터 전송을 중지시키게 된다.
이 후, 가변 비트율 제어부(305)는 메모리 제어 블록(313)에서 유효 신호(Valid)가 나올 때까지 메모리(306)에 데이터 쓰기를 중지한다. 상기 시간 동안 메모리 저장 레벨은 정상으로 돌아오게 된다.
이러한 본 발명의 다른 실시예는 MPEG 복호부(307)로부터 가변 비트율 제어부(305)로 내부 메모리의 저장 상태를 알려줄 필요가 없어 롬(ROM)의 응용 분야에서 외부의 메모리없이 가변 비트율을 제어할 수 있다.
상기에서 상세히 설명한 바와 같이 본 발명은 하나의 가변 비트율 제어기로 MPEG보드의 메모리를 사용하여 제어 가능한 시스템에서는 추가의 메모리를 접속하지 않으므로 시스템의 제조 단가를 줄일 수 있고 또한, 외부의 메모리를 접속하여야 하는 시스템에서는 단지 메모리만을 추가하여 사용함으로써 적응적으로 가변 비트율을 제어할 수 있는 효과가 있다.

Claims (5)

  1. 픽업 수단. 이 픽업 수단의 구동 및 구동 코드를 전치 증폭하는 서보 수단과, 외부의 제어 신호에 의해 별도의 메모리 수단의 사용 여부를 결정하며 상기 서보 수단의 출력 코드를 입력으로 하여 어드레스와 섹터 데이터를 분리하고 그 분리된 어드레스가 이전의 어드레스와 같을 경우 상기 분리된 섹터 데이터를 전송하는 가변 비트율 제어 수단과, 이 가변 비트율 제어 수단의 전송 데이터를 복호하는 MPEG 복호 수단으로 구성한 디스크 재생기에 있어서, 외부의 제어 신호에 의해 복호 풀 신호 또는 메모리 풀 신호중 하나를 선택하여 유효 신호로 출력하는 어드레스 비교 블록과, 외부의 제어 신호에 의해 외부의 메모리 수단의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더 블록의 섹터 데이터의 전송 경로를 형성하는 메모리 제어 블록과, 외부의 제어 신호에 의해 상기 복호 풀 신호 또는 메모리 풀 신호중 하나를 점검하여 점프 요구 신호를 서보 수단에 출력하는 점프 제어 블록으로 구성한 것을 특징으로 하는 디스크 재생 제어 장치.
  2. 제1항에 있어서, 어드레스 비교 블록은 외부의 제어 신호에 의해 복호풀 신호 또는 메모리 풀 신호중 하나를 선택하는 멀티플렉서와, 이 멀티 플렉서의 출력 신호에 의해 섹터 어드레스 디코더 블록에서 분리된 어드레스를 래치하는 플립플롭과, 이 플립플롭의 출력 어드레스와 상기 섹터 어드레스 디코더 블록의 출력 어드레스를 비교하는 비교기와, 이 비교기의 출력에 세트되고 상기 멀티플렉서의 출력에 리세트되어 메모리 제어 블록으로 유효 신호를 출력하는 트리거로 구성함을 특징으로 하는 디스크 재생 제어 장치.
  3. 제1항에 있어서, 메모리 제어 블록은 어드레스 비교 블록의 유효 신호에 의해 그 어드레스 비교 블록의 섹터 데이터를 외부의 메모리 수단에 라이트/리드하는 메모리 액세스수단과, 외부의 제어 신호가 1이면 상기 메모리 액세스단의 출력 데이터를 선택하고 0이면 어드레스 디코더 블록의 섹터 데이터를 선택하는 제1멀티플렉서와, MPEG 복호 수단의 데이터 요구 신호와 상기 어드레스 비교 블록의 유효 신호를 논리곱하는 앤드게이트와, 외부의 제어 신호가 1이면 상기 데이터 요구 신호를 선택하고 0이면 상기 앤드게이트의 출력 신호를 선택하는 제2멀티플렉서와, 이 제2멀티플렉서의 출력 신호에 의해 상기 제1멀티플렉서의 출력 신호를 래치하는 플립플롭으로 구성한 것을 특징으로 하는 디스크 재생 제어 장치.
  4. 픽업 수단, 이 픽업 수단의 구동 및 구동 코드를 전치 증폭하는 서보 수단과, 외부의 제어시호에 의해 별도의 메모리 수단의 사용 여부를 결정하며 상기 서보 수단의 출력 코드를 입력으로 하여 어드레스와 섹터데이터를 분리하고 그 분리된 어드레스가 이전의 어드레스와 같을 경우 상기 분리된 섹터 데이터를 전송하는 가변 비트율 제어수단과, 이 가변 비트율 제어 수단의 전송 데이터를 복호하는 MPEG 복호 수단으로 구성한 디스크 재생기에 있어서, 상기 가변 비트율 제어 수단은 디지털 신호 처리 수단의 출력 데이터를 섹터별로 복호하여 어드레스와 데이터를 분리하는 섹터 어드레스 디코더 블럭과, 외부의 제어 신호에 의해 데이터 요구 신호 또는 메모리 풀 신호중 하나를 선택하여 상기 섹터어드레스 디코더 블럭에서 입력되는 이전 어드레스와 현재 어드레스가 일치할 때 유효 신호를 출력하는 어드레스 비교 블럭과, 외부의 제어 신호에 의해 외부의 메모리 수단의 액세스 여부를 결정하여 상기 섹터 어드레스 디코더 블럭의 섹터 데이터의 전송 경로를 형성하는 메모리 제어 블럭과, 외부의 제어 신호에 의해 상기 데이터 요구 신호 또는 메모리 풀 신호중 하나를 점검하여 점프 요구 신호를 서보 수단에 출력하는 점프 제어 블럭으로 구성한 것을 특징으로 하는 디스크 재생 제어 장치.
  5. 제4항에 있어서, 어드레스 비교 블럭은 외부의 제어신호에 의해 데이터 요구 신호 또는 메모리 풀 신호중 하나를 선택하는 멀티플렉서와, 이 멀티플렉서의 출력 신호에 의해 섹터 어드레스 디코더 블럭에서 분리된 어드레스를 래치하는 플립플롭과, 이 플립플롭의 출력 어드레스와 상기 섹터 어드레스 디코더 블럭의 출력 어드레스를 비교하는 비교기와, 이 비교기의 출력에 세트되고 상기 멀티플렉서의 출력에 리세트되어 메모리 제어 블럭으로 유효 신호를 출력하는 트리거로 구성한 것을 특징으로 하는 디스크 재생 제어 장치.
KR1019950051435A 1995-12-18 1995-12-18 디스크 재생 제어 장치 KR0176782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051435A KR0176782B1 (ko) 1995-12-18 1995-12-18 디스크 재생 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051435A KR0176782B1 (ko) 1995-12-18 1995-12-18 디스크 재생 제어 장치

Publications (2)

Publication Number Publication Date
KR970050823A KR970050823A (ko) 1997-07-29
KR0176782B1 true KR0176782B1 (ko) 1999-04-15

Family

ID=19441038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051435A KR0176782B1 (ko) 1995-12-18 1995-12-18 디스크 재생 제어 장치

Country Status (1)

Country Link
KR (1) KR0176782B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110864A1 (de) 2015-12-11 2017-06-14 Hyundai Motor Company Verfahren und System zur Steuerung der Ventil-Öffnungs/Schließzeit eines Turbomotors mit kontinuierlich variabler Ventilöffnungsdauer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110864A1 (de) 2015-12-11 2017-06-14 Hyundai Motor Company Verfahren und System zur Steuerung der Ventil-Öffnungs/Schließzeit eines Turbomotors mit kontinuierlich variabler Ventilöffnungsdauer

Also Published As

Publication number Publication date
KR970050823A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US20010036139A1 (en) Optical disk and optical disk reproduction apparatus
KR100694519B1 (ko) 데이터기록장치및방법,데이터재생장치및방법,데이터기록재생장치및방법,및전송매체
JP3319209B2 (ja) データ復号化装置
KR960015391A (ko) 연속적인 데이타를 유지하는 비디오 플레이백 장치
KR100235438B1 (ko) 광디스크의 오디오재생신호 보상처리방법 및 장치
US5940358A (en) CD-R recording circuit with formatter to increase rate of generating control signals
KR100335440B1 (ko) Ｄｖｄ 응용을 ｃｄ 미디어상에 기록한 디스크, 기록 및/또는 재생 장치와 방법
US6577563B1 (en) Disk apparatus
KR0176782B1 (ko) 디스크 재생 제어 장치
KR100434630B1 (ko) 데이터 재생 장치, 데이터 재생 방법, 및 데이터 재생프로그램 기록 매체
US6963691B2 (en) Reproducing apparatus
US20040228608A1 (en) Digital recording/reproducing apparatus with a timeshift function, and method therefor
US6160785A (en) Method and apparatus for the processing and outputting of data
KR100207636B1 (ko) 광디스크의 가변전송 재생방법 및 장치
JPH117705A (ja) 光ディスクの記録装置及び光ディスクデータ転記装置、光ディスクデータフォーマット装置並びに光ディスク再生装置
KR0186133B1 (ko) 디스크 재생기의 재생 제어 장치
JPH06295532A (ja) データ処理装置
KR0166908B1 (ko) 광 디스크의 영상신호 저장방법
JP2978876B2 (ja) Ｐｃｍデータ出力方法および装置
KR100639799B1 (ko) 기록장치
KR100281014B1 (ko) Atapi명령 전송 포맷을 이용한 데이터 전송방법
KR100701754B1 (ko) 디지털 데이터 기록/재생 장치 및 방법
KR0165311B1 (ko) 씨디아이/씨디-롬 통합 플레이어 및 재생방법
JP3293514B2 (ja) 記録再生装置
KR100228670B1 (ko) 광디스크재생시스템의 효율적인 메모리관리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee